駆動回路、駆動方法、電子機器、及び表示装置
【課題】ディスプレイを構成する各画素の輝度のばらつきを抑制する。
【解決手段】第1の駆動用トランジスタは、ドレインからソースに第1の電流を供給し、第２の駆動用トランジスタは、第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、第1の駆動用トランジスタのソース電位が、第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給し、発光素子は、第１の駆動用トランジスタのソースから供給される第1の電流と、第２の駆動用トランジスタのソースから供給される第２の電流とにより、補正期間で補正された電圧に応じた明るさで発光する。本開示は、例えば、有機ELパネルを構成する各画素としての駆動回路に適用できる。
【解決手段】第1の駆動用トランジスタは、ドレインからソースに第1の電流を供給し、第２の駆動用トランジスタは、第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、第1の駆動用トランジスタのソース電位が、第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給し、発光素子は、第１の駆動用トランジスタのソースから供給される第1の電流と、第２の駆動用トランジスタのソースから供給される第２の電流とにより、補正期間で補正された電圧に応じた明るさで発光する。本開示は、例えば、有機ELパネルを構成する各画素としての駆動回路に適用できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、駆動回路、駆動方法、電子機器、及び表示装置に関し、特に、例えば、ディスプレイを構成する各画素の輝度のばらつきを抑制できるようにした駆動回路、駆動方法、電子機器、及び表示装置に関する。
【背景技術】
【０００２】
近年、発光素子として有機ＥＬ(Electro Luminescent)素子を用いた平面自発光型のパネル（以下、有機ＥＬパネルと称する）の開発が盛んになっている（例えば、特許文献１乃至５参照）。
【０００３】
この有機ＥＬ素子は、有機薄膜に電界をかけると発光する現象を利用した発光素子であり、印加電圧が１０Ｖ以下で駆動するため、低消費電力である。
【０００４】
また、有機ＥＬ素子は、自ら光を発する自発光素子であるため、液晶ディスプレイのように、バックライト等の照明部材を必要としないため、軽量化及び薄型化が容易である。
【０００５】
さらに有機ＥＬ素子は、その応答速度が数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の有機ＥＬパネルでは、各画素の輝度にばらつきが生じてしまうことがあった。
【０００８】
本開示は、このような状況に鑑みてなされたものであり、ディスプレイを構成する各画素の輝度のばらつきを抑制できるようにするものである。
【課題を解決するための手段】
【０００９】
本開示の第１の側面の駆動回路は、ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む駆動回路である。
【００１０】
前記第1の駆動用トランジスタのゲートと、前記第２の駆動用トランジスタのゲートとが接続され、前記第1の駆動用トランジスタのソースと、前記第２の駆動用トランジスタのソースとが接続されているようにすることができる。
【００１１】
前記補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、オフ状態からオン状態とされるスイッチング素子をさらに設けることができ、前記第２の駆動用トランジスタでは、前記スイッチング素子がオン状態とされたことに対応して、前記スイッチング素子を介して電源線と接続されたドレインからソースに前記第２の電流を供給することができる。
【００１２】
前記第1の駆動用トランジスタと前記第２の駆動用トランジスタは、ゲート、ドレイン、及びソースの向きがそれぞれ一致するように配置されるようにすることができる。
【００１３】
本開示の第１の側面の駆動方法は、第1の駆動用トランジスタと、第２の駆動用トランジスタと、発光素子とを含む駆動回路の駆動方法であって、前記第1の駆動用トランジスタによる、ドレインからソースに第1の電流を供給する第1の供給ステップと、前記第２の駆動用トランジスタによる、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の供給ステップと、前記発光素子による、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光ステップとを含む駆動方法である。
【００１４】
本開示の第１の側面の電子機器は、ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む電子機器である。
【００１５】
本開示の第１の側面の表示装置は、複数の画素部を発光させて画像を表示する表示パネルを含み、前記画素部は、ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを有する表示装置である。
【００１６】
本開示の第１の側面によれば、前記第1の駆動用トランジスタにより、ドレインからソースに第1の電流が供給され、前記第２の駆動用トランジスタにより、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流が供給され、前記発光素子が、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光される。
【００１７】
本開示の第２の側面の駆動回路は、第１の駆動用トランジスタと、第２の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子を発光させる発光期間とを有する駆動回路である。
【００１８】
前記スイッチングトランジスタは前記補正期間においてオフ状態とされるようにすることができる。
【００１９】
前記第１の電源と前記第２の電源は、同一の電源とされているようにすることができる。
【００２０】
本開示の第２の側面の電子機器は、第１の駆動用トランジスタと、第２の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子を発光させる発光期間とを有する電子機器である。
【００２１】
本開示の第２の側面によれば、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記補正期間において、前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流が供給されて、前記保持容量の両端間の電圧が補正され、前記発光期間において、補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子が発光される。
【発明の効果】
【００２２】
本開示によれば、ディスプレイを構成する各画素の輝度のばらつきを抑制することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】基本駆動手法が適用された有機ＥＬパネルの構成例を示すブロック図である。
【図２】図１の有機ＥＬパネルを構成する各画素部の詳細な構成例を示すブロック図である。
【図３】各画素部の動作の一例を説明するためのタイミングチャートである。
【図４】発光期間Ｔ0における画素部の一例を示す図である。
【図５】消灯期間Ｔ1における画素部の一例を示す図である。
【図６】閾値補正準備期間Ｔ2における画素部の一例を示す図である。
【図７】閾値補正期間Ｔ3における画素部の一例を示す図である。
【図８】書き込み+移動度補正期間Ｔ4における画素部の一例を示す図である。
【図９】発光期間Ｔ5における画素部の一例を示す図である。
【図１０】画素部の位置に応じて、走査線電位の波形が異なる場合の一例を示す図である。
【図１１】各画素部の輝度にむらが生じる場合の一例を示す図である。
【図１２】本開示の概要を説明するための図である。
【図１３】本開示における有機ＥＬパネルの構成例を示すブロック図である。
【図１４】本開示における各画素部の動作の一例を説明するためのタイミングチャートである。
【図１５】本開示におけるテレビジョン受像機の一例を示す図である。
【発明を実施するための形態】
【００２４】
以下、本開示における実施の形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．背景の説明
２．本実施の形態（駆動用トランジスタを分割して構成するときの例）
３．変形例
【００２５】
＜１．背景の説明＞
まず、本開示の理解を容易にし、且つ、背景を明らかにするため、基本となる駆動手法（以下、基本駆動手法と称する）が適用される有機ＥＬパネルについて、図１乃至図９を参照して説明する。
【００２６】
図１は、基本駆動手法が適用された有機ＥＬパネル１１の構成例を示している。
【００２７】
この有機ＥＬパネル１１は、アクティブマトリクス型の有機ＥＬパネルであり、画素アレイ部２１、画素アレイ部２１を駆動する駆動部として、データドライバ４１及びゲートドライバ４２が設けられている。
【００２８】
画素アレイ部２１には、Ｎ×Ｍ個の画素部３１−（１, １）乃至３１−（Ｎ, Ｍ）が行列状に配置されている。なお、Ｎ，Ｍは、相互に独立した１以上の整数値である。
【００２９】
データドライバ４１及びゲートドライバ４２は、例えば、ドライバＩＣ(Integrated Circuit)で構成される。この例では、ゲートドライバ４２は、画素アレイ部２１の外部の片側に配置されている。ただし、ゲートドライバ４２の配置は特に限定されず、例えば、画素アレイ部２１の外部の両側に配置されてもよい。
【００３０】
ゲートドライバ４２は、ＤＳドライバ５１−１乃至５１−Ｎ及びＷＳドライバ５２−１乃至５２−Ｎにより構成される。
【００３１】
また、有機ＥＬパネル１１は、Ｎ本の走査線WSL−１乃至WSL−Ｎ、Ｎ本の電源線DSL−１乃至DSL−Ｎ、及びＭ本の映像信号線DTL−１乃至DTL−Ｍも有している。
【００３２】
なお、走査線WSL−１乃至WSL−Ｎ、映像信号線DTL−１乃至DTL−Ｍ、電源線DSL−１乃至DSL−Ｎのそれぞれを特に区別する必要がない場合、以下、単に、走査線WSL、映像信号線DTL、電源線DSLのそれぞれと称する。
【００３３】
また、以下、画素部３１−（１, １）乃至３１−（Ｎ, Ｍ）、ＤＳドライバ５１−１乃至５１−Ｎ、ＷＳドライバ５２−１乃至５２−Ｎのそれぞれを特に区別する必要がない場合、単に、画素部３１、ＤＳドライバ５１、ＷＳドライバ５２のそれぞれと称する。
【００３４】
図１に示されるように、１行目の画素部３１−（１，１）乃至３１−（１，Ｍ）は、走査線WSL−１でＷＳドライバ５２−１と、電源線DSL−１でＤＳドライバ５１−１と、それぞれ接続されている。Ｎ行目の画素部３１−（Ｎ，１）乃至３１−（Ｎ，Ｍ）は、走査線WSL−ＮでＷＳドライバ５２−Ｎと、電源線DSL−ＮでＤＳドライバ５１−Ｎと、それぞれ接続されている。図示しないが、他の行の画素部３１についても同様な接続がなされている。
【００３５】
また、１列目の画素部３１−（１，１）乃至３１−（Ｎ，１）は、映像信号線DTL−１でデータドライバ４１と接続されている。２列目の画素部３１−（１，２）乃至３１−（Ｎ，２）は、映像信号線DTL−２でデータドライバ４１と接続されている。Ｍ列目の画素部３１−（１，Ｍ）乃至３１−（Ｎ，Ｍ）は、映像信号線DTL−Ｍでデータドライバ４１と接続されている。図示しないが、他の列の画素部３１についても同様な接続がなされている。
【００３６】
ゲートドライバ４２は、ＷＳドライバ５２−１乃至５２−Ｎを順次駆動することで、走査線WSL−１乃至WSL−Ｎの電位を水平期間（以下、１Ｈと称する）で順次切換えて画素部３１を行単位で線順次走査する。また、ゲートドライバ４２は、ＤＳドライバ５１−１乃至５１−Ｎを駆動することで、この線順次走査に合わせて電源線DSL−１乃至DSL−Ｎの電位を高電位または低電位に切換える。データドライバ４１は、線順次走査に合わせて各１Ｈ内で、映像信号線DTL−１乃至DTL−Ｍの電位を、映像信号の信号電圧Vsigと基準電圧Vofsとに切換える。
【００３７】
[画素部３１の詳細な構成例]
次に、図２は、有機ＥＬパネル１１を構成する各画素部３１の詳細な構成例を示している。
【００３８】
図２には、有機ＥＬパネル１１に含まれるＮ×Ｍ個の画素部３１のうちの１つが拡大されて描画されている。
【００３９】
画素部３１は、サンプリング用トランジスタ９１、駆動用トランジスタ９２、保持容量９３、有機ＥＬ素子である発光素子９４、及び補助容量９５を含むように構成されている。なお、EL素子ELP９７の等価回路は、発光素子９４及び補助容量９５により表すことができる。
【００４０】
画素部３１は、サンプリング用トランジスタ９１及び駆動用トランジスタ９２の２個のトランジスタから構成される。このような構成の駆動回路は、２Ｔｒ（トランジスタ）駆動回路と称される。なお、画素部３１は、２Ｔｒ駆動回路に限定されない。
【００４１】
サンプリング用トランジスタ９１と駆動用トランジスタ９２とは、それぞれ、Ｎチャネル型トランジスタから構成される。サンプリング用トランジスタ９１のゲートは走査線WSLに接続されている。サンプリング用トランジスタ９１のドレインは、映像信号線DTLに接続されている。サンプリング用トランジスタ９１のソースは、駆動用トランジスタ９２のゲートＧに接続されている。
【００４２】
駆動用トランジスタ９２のドレインは、電源線DSLに接続されている。駆動用トランジスタ９２のソースＳは、発光素子９４のアノードに接続されている。駆動用トランジスタ９２のゲートＧは、サンプリング用トランジスタ９１のソースに接続されている。
【００４３】
保持容量９３は、駆動用トランジスタ９２のゲートＧとソースＳの間に接続されている。この保持容量９３の容量値を、以下、Ｃｓと記述する。発光素子９４のカソードは、配線９６に接続されている。従って、発光素子９４のカソードの電位の値は、配線９６の電位Vcathとなる。
【００４４】
補助容量９５は、発光素子９４のアノード（駆動用トランジスタ９２のソースＳ）と配線９６の間に接続されている。補助容量９５の容量値を、以下、Csubと記述する。
【００４５】
発光素子９４は、電流発光素子であるため、その電流値を制御することで、発光輝度の階調を可変させることができる。画素部３１では、駆動用トランジスタ９２のゲートＧの電位（以下、ゲート電位と称する）を変化させることで、発光素子９４の電流値が制御され、その結果、発光輝度の階調が可変する。
【００４６】
駆動用トランジスタ９２は、飽和領域で動作するように設計されている。即ち、駆動用トランジスタ９２のドレインは電源線DSLに接続されており、この電源線DSLの電位を高電位にすることで、駆動用トランジスタ９２は飽和領域で動作する。
【００４７】
なお、飽和領域とは、Vgs−Vth＜Vdsが満たされる領域をいう。Vdsは、駆動用トランジスタ９２のドレインとソースＳの間の電圧（以下、ドレインソース間電圧と称する）を示す。Vthは、駆動用トランジスタ９２の閾値電圧を示す。Vgsは、駆動用トランジスタ９２のゲートＧとソースＳの間の電圧（以下、ゲートソース間電圧と称する）を示す。
【００４８】
飽和領域で動作中の駆動用トランジスタ９２は、ドレインとソースＳの間に一定の電流を流す定電流源として機能する。なお、この駆動用トランジスタ９２のドレインとソースＳの間に流れる電流を、以下、ドレインソース間電流と称し、その電流値をIdsと記述する。このドレインソース間電流Idsは、次式（１）で示すことができる。
Ids = (1/2)×μ×(W/L)×Cox×（Vgs - Vth）2 ・・・（１）
【００４９】
ここで、式（１）において、μは移動度を、Ｗはゲート幅を、Ｌはゲート長を、Coxは単位面積あたりのゲート酸化膜容量を、それぞれ示している。
【００５０】
サンプリング用トランジスタ９１は、走査線WSLを介してＷＳドライバ５２から供給される制御信号の電位に応じてオン（導通）する。サンプリング用トランジスタ９１がオンされると、保持容量９３は、映像信号線DTLを介してデータドライバ４１から供給される映像信号の信号電位Vsigを保持する。
【００５１】
駆動用トランジスタ９２は、高電位となっている電源線DSLから電流の供給を受け、保持容量９３に保持された信号電位Vsigに応じたドレインソース間電流を発光素子９４に流す。この発光素子９４に流されるドレインソース間電流を、以下、駆動電流とも適宜称する。発光素子９４に一定以上の駆動電流が流れることにより、発光素子９４（画素部３１）が発光する。
【００５２】
また、画素部３１は、閾値補正機能を有している。この閾値補正機能とは、駆動用トランジスタ９２の閾値電圧Vthに相当する電圧を保持容量９３に保持させる機能である。この閾値補正機能により、駆動用トランジスタ９２の閾値電圧Vthのばらつきの影響をキャンセルすることができる。この駆動用トランジスタ９２の閾値電圧Vthのばらつきは、画素部３１毎の発光輝度のばらつきの原因の一つとなっている。従って、閾値補正機能により、画素部３１毎の発光輝度のばらつきをある程度抑えることが可能となる。
【００５３】
画素部３１は、上述した閾値補正機能に加え、さらに移動度補正機能も有している。移動度補正機能とは、信号電位Vsigを保持容量９３に保持させる際に、信号電位Vsigに対して、駆動用トランジスタ９２の移動度μについての補正を加える機能である。
【００５４】
画素部３１は、さらにブートストラップ機能も有している。ブートストラップ機能とは、駆動用トランジスタ９２のソースＳの電位の変動にゲートＧの電位を連動させる機能である。換言すると、ブートストラップ機能は、駆動用トランジスタ９２のゲートソース間電圧を一定に維持させる機能である。
【００５５】
[画素部３１の動作説明]
次に、図３のタイミングチャートを参照して、画素部３１の動作例について説明する。
【００５６】
図４乃至図９は、それぞれ、後述する発光期間Ｔ0、消光期間Ｔ1、閾値補正準備期間Ｔ2、閾値補正期間Ｔ3、書き込み＋移動度補正期間Ｔ4、及び発光期間T5における駆動用トランジスタ９２の様子の一例を示している。
【００５７】
図３には、図中横方向の時間軸に対する、映像信号線DTLの電位（以下、映像信号線電位ＤＴともいう）、電源線DSLの電位（以下、電源線電位ＤＳともいう）、走査線WSLの電位（以下、走査線電位ＷＳともいう）、駆動用トランジスタ９２のゲート電位Ｖｇ、及び駆動用トランジスタ９２のソース電位Ｖｓの変化の一例が示されている。
【００５８】
図３において、時刻ｔ1までの期間は、発光素子９４が発光される発光期間Ｔ0である。この発光期間Ｔ0では、図４に示されるように、電源線ＤＳＬの電源線電位ＤＳが高電位VCC_Hとされ、サンプリング用トランジスタ９１がオフとされる。
【００５９】
また、発光期間Ｔ0において、駆動用トランジスタ９２は飽和領域で動作するように設定されているため、EL素子ELP９７に流れる電流Ids'は、式（１）により算出される値となる。
【００６０】
図３において、時刻ｔ1から時刻ｔ3までの期間は、発光素子９４が消光される消光期間Ｔ1である。時刻ｔ1において、データドライバ４１は、映像信号線電位ＤＴを基準電位Vofsから信号電位Vsigに切換える。また、時刻ｔ1において、ＤＳドライバ５１は、電源線電位ＤＳを高電位VCC_Hから低電位VCC_Lに切換えるようにして、画素部３１を図５に示されるような状態にする。
【００６１】
これにより、時刻t1から時刻t2までの期間に、ゲート電位Ｖｇが低下し、保持容量９３を介したカップリングにより、ソース電位Ｖｓも低下する。ソース電位Ｖｓは、図３に示されるように、低電位VCC_Lまで低下する。
【００６２】
このとき、ソース電位Ｖｓ（=VCC_L） ≦ Vthel + Vcathとなり、駆動用トランジスタ９２がカットオフされ、発光素子９４の発光が停止する。即ち、発光素子９４が消光する。なお、Vthelは、発光素子９４のＥＬ閾値電圧を示す。
【００６３】
また、消灯期間Ｔ1において、走査線電位ＷＳは、低電位VWS_Lとされている。
【００６４】
時刻ｔ3から時刻ｔ4までの期間は、閾値補正の準備が行われる閾値補正準備期間Ｔ2である。閾値補正を行うためには、駆動用トランジスタ９２のゲートソース間電圧Vgsを閾値電圧Vthよりも大にする必要がある。
【００６５】
従って、閾値補正準備期間Ｔ2では、駆動用トランジスタ９２のゲートソース間電圧Vgsが閾値電圧Vthよりも大（Vgs ＞ Vth）となるように閾値補正の準備が行われる。
【００６６】
なお、閾値補正準備期間Ｔ2は、図３に示されるように、分割された複数の期間（例えば、時刻t3から時刻t4までの期間と、時刻t5から時刻t6までの期間）としてもよいし、連続した１の期間（例えば、時刻t3から時刻t4までの期間のみ）としてもよい。
【００６７】
すなわち、時刻t3から時刻t4までの間で行われる閾値補正の準備により、Vgs ＞ Vthとされた場合には、時刻t5から時刻t6までの期間で閾値補正の準備を行う必要がなくなる。また、時刻t3から時刻t4までの間で行われる閾値補正の準備により、Vgs ＞ Vthとされていない場合には、時刻t5から時刻t6までの期間で閾値補正の準備を行う必要がある。
【００６８】
時刻t3の直前に、データドライバ４１は、映像信号線電位ＤＴを、信号電位からVsigから基準電位Vofsに切換え、時刻t3において、ＷＳドライバ５２は、走査線電位ＷＳを、低電位VWS_Lから高電位VWS_Hに切換える。
【００６９】
これにより、サンプリング用トランジスタ９１は、図６に示されるように、走査線電位ＷＳが高電位VWS_Hに切換えられた時刻t3でオンとされ、ゲート電位Ｖgは、より高電位の基準電位Vofsとされる。
【００７０】
これにより、ゲートソース間電圧Vgsは、電圧(Vofs - VCC_L)とされ、消灯期間Ｔ1における電圧よりも基準電位Vofsだけ上昇して、Vgs ＞ Vthとされる。
【００７１】
時刻ｔ7から時刻ｔ8までの期間は、１回目の閾値補正が行われる閾値補正期間Ｔ3である。時刻ｔ7は、映像信号線電位ＤＴが基準電位Vofsに切換えられ、走査線電位ＷＳが高電位VWS_Hに切換えられた後のタイミングを示す時刻である。
【００７２】
時刻t7において、ＤＳドライバ５１は、電源線電位ＤＳを低電位VCC_Lから高電位VCC_Hに切換える。
【００７３】
時刻ｔ7において、走査線電位ＷＳは高電位VWS_Hとされているため、サンプリング用トランジスタ９１はオンされている。また、電源線電位ＤＳは高電位VCC_Hに切換えられているため、発光素子９４のアノードが、駆動用トランジスタ９２のソースとなる。
【００７４】
そして、図７に示されるように、駆動用トランジスタ９２のドレインからソースＳに電流が流れ、ソース電位Ｖｓが上昇する。
【００７５】
このため、Vs ≦ Vthel + Vcathである限り、つまり、EL素子ELP９７のリーク電流が、駆動用トランジスタ９２に流れる電流よりも十分に小さい場合、駆動用トランジスタ９２に流れる電流は、保持容量９３と補助容量９５とを充電するために使われる。
【００７６】
これにより、時刻t7から時刻t8までの間、時間の経過とともに、ソース電位Vsは、図３に示されるように上昇する。
【００７７】
時刻t7から時刻t8までの間、ゲート電位Ｖｇは一定である。これにより、ゲートソース間電圧Vgsが低下し、保持容量９３への閾値電圧Vthの書き込みが行われる。
【００７８】
時刻t8において、ＷＳドライバ５２は、走査線電位ＷＳを高電位VWS_Hから低電位VWS_Lに切換えて、サンプリング用トランジスタ９１をオフさせる。これにより、駆動用トランジスタ９２のゲートＧの状態はフローティング状態となる。
【００７９】
図３に示される例では、時刻t7から時刻t8における閾値補正が不十分となっている。即ち、時刻t8の時点で、Vgs ＞Vthとなっている。この場合、時刻t8から時刻t9までの期間において、ドレインからソースＳに電流が流れ、ゲート電圧Vg及びソース電圧Vsは同時に上昇する。この期間において、ゲートソース間電圧Vgsは保持される。
【００８０】
なお、Vs ≦ Vthel + Vcatである限り、EL素子ELP９７には逆バイアスが掛かっているため、発光することはない。
【００８１】
この例では、閾値補正は、１フレームが表示される１フレーム期間（以下、１Ｆと称する）内で４回行われている。ただし、１Ｆ内における閾値補正回数は、４回に限定されない。
【００８２】
時刻ｔ9から時刻ｔ10までの期間は、２回目の閾値補正が行われる閾値補正期間Ｔ3である。時刻ｔ9は、映像信号線電位ＤＴが基準電位Vofsに切換えられた後のタイミングを示す時刻である。
【００８３】
時刻ｔ9において、ＷＳドライバ５２は、走査線電位ＷＳを低電位VWS_Lから高電位VWS_Hに切換え、サンプリング用トランジスタ９１をオンさせる。また、時刻t9において、映像信号線電位ＤＴは、基準電位Vofsである。
【００８４】
これにより、駆動用トランジスタ９２のゲート電位Ｖｇは基準電位Vofsとされる。また、駆動用トランジスタ９２のドレインからソースＳに電流が流れ、ソース電位Ｖｓが上昇する。これにより、ゲートソース間電圧Vgsが低下し、保持容量９３への書き込みが行われる。
【００８５】
時刻ｔ10は、映像信号線電位が信号電位Vsigに切換えられる前のタイミングである。この時刻ｔ10において、ＷＳドライバ５２は、走査線電位ＷＳを高電位VWS_Hから低電位VWS_Lに切換え、サンプリング用トランジスタ９１をオフさせる。
【００８６】
これにより、駆動用トランジスタ９２のゲートＧの状態はフローティング状態となる。この例では、２回目の閾値補正が不十分となっている。即ち、時刻ｔ10の時点で、Vgs＞Vthとなっている。この場合、時刻ｔ10から時刻ｔ11までの期間において、ドレインからソースＳに電流が流れ、ゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。この期間において、ゲートソース間電圧Vgsは保持される。
【００８７】
時刻ｔ11から時刻ｔ12までの期間は、３回目の閾値補正が行われる閾値補正期間Ｔ3であり、２回目の閾値補正が行われた閾値補正期間Ｔ3の場合と同様の閾値補正が行われる。
【００８８】
この例では、３回目の閾値補正が不十分となっている。即ち、時刻ｔ12の時点で、Vgs＞Vthとなっている。この場合、時刻ｔ12から時刻ｔ13までの期間において、ドレインからソースＳに電流が流れ、ゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。この期間において、ゲートソース間電圧Vgsは保持される。
【００８９】
時刻ｔ13から時刻ｔ14までの期間は、４回目の閾値補正が行われる閾値補正期間Ｔ3である。時刻ｔ13は、映像信号線電位が基準電位Vofsに切換えられた後のタイミングを示す時刻である。時刻ｔ13において、ＷＳドライバ５２は、走査線電位ＷＳを低電位VWS_Lから高電位VWS_Hに切換え、サンプリング用トランジスタ９１をオンさせる。
【００９０】
これにより、駆動用トランジスタ９２のゲート電位Ｖｇが基準電位Vofsとなる。また、駆動用トランジスタ９２のドレインからソースＳに電流が流れ、ソース電位Ｖｓが上昇する。これにより、ゲートソース間電圧Vgsが低下し、保持容量９３への書き込みが行われる。この書き込みは、駆動用トランジスタ９２がカットオフするまで、即ち、Vgs＝Vthが満たされるまで行われる。図３の例では、時刻ｔ14から時刻ｔ15の間でVgs＝Vthが満たされている。
【００９１】
時刻ｔ15から時刻ｔ16までの期間は、映像信号の書き込みと移動度の補正が行われる書き込み＋移動度補正期間Ｔ4である。時刻ｔ15は、映像信号線電位ＤＴが信号電位Vsigに切換えられた後のタイミングを示す時刻である。
【００９２】
時刻ｔ15において、ＷＳドライバ５２は、走査線電位ＷＳを低電位VWS_Lから高電位VWS_Hに切換え、図８に示されるように、サンプリング用トランジスタ９１をオンさせる。これにより、ゲート電位Vgは、図３に示されるように、基準電位Vofsから信号電位Vsigまで上昇する。また、保持容量９３の一端（駆動用トランジスタ９２のゲート側と接続された一端）には、サンプリング用トランジスタ９１を介して信号電位Vsigが供給（印加）される。
【００９３】
そして、駆動用トランジスタ９２が、ドレインからソースに電流を供給することにより、保持容量９３の他端（駆動用トランジスタ９２のソース側と接続された他端）には、駆動用トランジスタ９２のドレインからソースを介して電流が供給される。これにより、信号電位Vsigが閾値電圧Vthに足し込まれる形で保持容量９３に書き込まれると共に、移動度補正用の電圧ΔVμが差し引かれる形で保持容量９３に書き込まれる。即ち、保持容量９３には、Vsig＋Vth−ΔVμが書き込まれることとなる。その結果、駆動用トランジスタ９２のソース電位Ｖｓは、VsOまで上昇し、ゲートソース間電圧VgsはVsig-Vs0（=Vsig＋Vth−ΔVμ）に補正される。換言すれば、保持容量９３の両端間の電圧（電位差）はVsig＋Vth−ΔVμに補正される。
【００９４】
時刻ｔ16以降は、発光素子９４が発光される発光期間Ｔ5である。時刻ｔ16は、映像信号線電位ＤＴが基準電位Vofsに切換えられる前のタイミングを示す時刻である。
【００９５】
時刻ｔ16において、ＷＳドライバ５２は、図９に示されるように、走査線電位ＷＳを高電位VWS_Hから低電位VWS_Lに切換え、サンプリング用トランジスタ９１をオフさせる。これにより、駆動用トランジスタ９２のゲートＧの状態はフローティング状態になる。すると、ブートストラップ動作が行われ、保持容量９３に書き込まれた電圧（Vsig＋Vth−ΔVμ）が維持されたまま、駆動用トランジスタ９２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【００９６】
発光期間Ｔ5における画素部３１の動作はより詳細には次のようになる。即ち、駆動用トランジスタ９２は、保持容量９３に書き込まれた電圧（Vsig＋Vth−ΔVμ）に応じた一定の駆動電流Idsを発光素子９４に供給する。
【００９７】
これにより、ソース電位Vs、つまり、発光素子９４のアノードの電位（以下、アノード電位と称する）は、発光素子９４に駆動電流Idsが流れる電圧VEL(>Vthel + Vcath)まで上昇し、発光素子９４の状態は発光状態に移行する。
【００９８】
ここで、保持容量９３に書き込まれた電圧（Vsig＋Vth−ΔVμ）とは、保持容量９３の両端間の電圧であるため、ゲートソース間電圧Vgs=Vsig＋Vth−ΔVμとなる。したがって、発光素子９４に供給される駆動電流Idsは、式（１）より、ゲートソース間電圧Vgs=Vsig＋Vth−ΔVμに応じて、(1/2)×μ×(W/L)×Cox×（Vsig−ΔVμ）2とされる。
【００９９】
すなわち、書き込み＋移動度補正期間Ｔ4において、保持容量９３の両端間の電圧が電圧（Vsig＋Vth−ΔVμ）に補正されることにより、駆動用トランジスタ９２の特性（例えば、ゲート幅Ｗや、ゲート長Ｌ、ゲート酸化膜容量Cox）に基づく電流Idsが、ゲートソース間電圧（Vsig＋Vth−ΔVμ）に応じた一定の駆動電流Idsに変更される。
【０１００】
ところで、書込み＋移動度補正期間Ｔ4では、図３に示したように、走査線電位ＷＳの波形は、時刻t15において、低電位VWS_Lから高電位VWS_Lに変化し、時刻t16において、高電位VWS_Lから低電位VWS_Lに変化するものとして説明した。
【０１０１】
しかしながら、実際には、走査線電位ＷＳの波形は、画素部３１の位置に応じて異なるものとなる。
【０１０２】
次に、図１０は、画素部３１の位置に応じて、走査線電位ＷＳの波形が異なる場合の一例を示している。
【０１０３】
図１０Aには、ＷＳドライバ５２（ゲートドライバ４２）の近くに設けられた画素部３１における書込み＋移動度補正期間Ｔ4の走査線電位ＷＳ、ゲート電位Vg、及びソース電位Vsの一例が示されている。
【０１０４】
図１０Bには、ＷＳドライバ５２から遠くに設けられた画素部３１における書込み＋移動度補正期間Ｔ4の走査線電位ＷＳ、ゲート電位Vg、及びソース電位Vsの一例が示されている。
【０１０５】
ＷＳドライバ５２の近くに設けられた画素部３１では、図１０Aに示されるように、走査線電位ＷＳの波形が急峻となる。このため、書込み＋移動度補正期間Ｔ4において、ゲート電位Vgの波形は急峻となり、ソース電位Vsは、移動度補正により、大きく上昇する。
【０１０６】
これに対して、ＷＳドライバ５２から遠くに設けられた画素部３１では、図１０Bに示されるように、走査線電位ＷＳの波形がなまってしまう。このため、書込み＋移動度補正期間Ｔ4において、ゲート電位Vgの波形はなまってしまい、ソース電位Vsは、図１０Aの場合と比較して、ゆっくりと上昇する。
【０１０７】
このため、ＷＳドライバ５２の近くに設けられた画素部３１では、図１０Aに示されるように、ゲートソース間電圧Vgsは小さくなるため、画素部３１は低輝度となる（発光素子９４は低輝度で発光する）。
【０１０８】
また、ＷＳドライバ５２から遠くに設けられた画素部３１では、図１０Bに示されるように、ゲートソース間電圧Vgsは大きくなるため、画素部３１は高輝度となる（発光素子９４は高輝度で発光する）。
【０１０９】
したがって、図１１に示されるように、有機ＥＬパネル１１において、画素アレイ部２１を構成する各画素部３１において、輝度にむらが生じてしまう。
【０１１０】
＜２．本実施の形態＞
[本開示の概要]
次に、図１２は、本開示における概要を示している。
【０１１１】
図１２A及び図１２Bには、ＷＳドライバ５２（ゲートドライバ４２）の近くに設けられた画素部３１における書込み＋移動度補正期間Ｔ4の走査線電位ＷＳ、ゲート電位Vg、及びソース電位Vsの一例が、実線により示されている。
【０１１２】
すなわち、図１２Aには、書き込み＋移動度補正期間T4において、ゲートソース間電圧Vgsが小さなものなり、画素部３１が低輝度となる場合の一例が示されている。
【０１１３】
また、図１２Bには、書き込み＋移動度補正期間T4において、ソース電位Vsの上昇が緩やかなものとなっているため、ゲートソース間電圧Vgsが大きなものなり、画素部３１が高輝度となる場合の一例が示されている。
【０１１４】
なお、図１２A及び図１２Bには、対比のために、ＷＳドライバ５２の遠くに設けられた画素部３１における書込み＋移動度補正期間Ｔ4の走査線電位ＷＳ、ゲート電位Vg、及びソース電位Vsの一例が、点線により示されている。
【０１１５】
ここで、駆動用トランジスタ９２のドレインからソースＳに流れる電流が大きい程に、保持容量９３の充電に要する充電時間tが短いものとなる。
【０１１６】
これは、CV=itより、t=CV/iが導出されることから明らかである。なお、Cは、保持容量９３の静電容量を、Vは、保持容量９３の端子間電圧を、電流iは、保持容量９３に流れる電流を表す。
【０１１７】
また、ソース電位Vsは、充電時間tが短いほどに、図１２Aに示されるように、書き込み＋移動度補正期間T4における上昇の度合いが大きなものとなる。この場合、ゲートソース間電圧Vgsは小となり、画素部３１は低輝度とされる。
【０１１８】
一方、ソース電位Vsは、充電時間tが長いほどに、図１２Bに示されるように、書き込み＋移動度補正期間T4における上昇の度合いが小さなものとなる。この場合、ゲートソース間電圧Vgsは大となり、画素部３１は高輝度とされる。
【０１１９】
したがって、例えば、ＷＳドライバ５２の近くに設けられた画素部３１ほど、駆動用トランジスタ９２のドレインからソースＳに流れる電流を少なくするようにして、充電時間tを長くする。
【０１２０】
これにより、書き込み＋移動度補正期間T4において、ソース電位Vsの上昇の度合いが、図１２Aに示されるようなものから、図１２Bに示されるようなものとなる。
【０１２１】
このため、例えば、ＷＳドライバ５２の近くに設けられた画素部３１が低輝度となる事態を抑止することができるようになるので、各画素部３１の輝度が異なることにより、輝度のむらが生じる事態を抑止できるようになる。
【０１２２】
[有機ＥＬパネル１１１の構成例]
図１３は、本実施の形態である有機ＥＬパネル１１１の構成例を示している。
【０１２３】
なお、この有機ＥＬパネル１１１は、図２の有機ＥＬパネル１１と同様に構成される部分については同一の符号を付すようにしているため、それらの説明は、以下、適宜、省略する。
【０１２４】
すなわち、この有機ＥＬパネル１１１には、ゲートドライバ４２に代えて、ＤＳドライバ５１及びＷＳドライバ５２の他、新たなＤＳドライバ１３１を有するゲートドライバ４２'が設けられている。
【０１２５】
また、この有機ＥＬパネル１１１には、画素部３１に代えて、サンプリング用トランジスタ９１乃至EL素子ELP９７の他、新たなスイッチング用トランジスタ１５１及び駆動用トランジスタ１５２を有する画素部３１'が設けられている。それ以外は、図２の有機ＥＬパネル１１と同様である。
【０１２６】
なお、ＤＳドライバ５１とＤＳドライバ１３１にそれぞれ接続される電源線を区別するために、以下、ＤＳドライバ５１に接続される電源線をDSL1といい、ＤＳドライバ１３１に接続される電源線をDSL2という。
【０１２７】
ＤＳドライバ１３１は、ゲートドライバ４２'により駆動され、電源線DSL2の電位を高電位または低電位に切換える。
【０１２８】
スイッチング用トランジスタ１５１と駆動用トランジスタ１５２とは、それぞれ、Ｎチャネル型トランジスタから構成される。スイッチング用トランジスタ１５１のゲートは電源線DSL2に接続されている。スイッチング用トランジスタ１５１のドレインは、電源線DSL1に接続されている。スイッチング用トランジスタ１５１のソースは、駆動用トランジスタ１５２のドレインに接続されている。
【０１２９】
なお、図１３において、駆動用トランジスタ９２のドレインは、電源線DSL1に接続されている。したがって、駆動用トランジスタ９２のドレイン、及びスイッチング用トランジスタ１５１のドレインには、同一の電源から電源線DSL1を介して電流が供給される。
【０１３０】
また、図１３において、スイッチング用トランジスタ１５１のドレインは、電源線DSL1に接続されるようにしたが、電源線DSL1とは異なる他の電源線に接続されるようにしてもよい。そして、駆動用トランジスタ９２のドレインに電流を供給する第１の電源とは異なる第２の電源から、他の電源線を介して、スイッチング用トランジスタ１５１のドレインに電流を供給するようにしてもよい。
【０１３１】
但し、この場合、第１の電源及び第２の電源は、それぞれ、同一のタイミングで同一の電流を供給する必要があるため、電気的に接続させるようにして、１個の電源として機能させることが望ましい。
【０１３２】
駆動用トランジスタ１５２のドレインは、スイッチング用トランジスタ１５１のソースに接続されている。
【０１３３】
また、駆動用トランジスタ１５２は、駆動用トランジスタ９２と同一のソースＳ及びゲートＧを有している。すなわち、駆動用トランジスタ１５２のソースＳは、発光素子９４のアノードに接続されている。駆動用トランジスタ９２のゲートＧは、サンプリング用トランジスタ９１のソースに接続されている。
【０１３４】
また、駆動用トランジスタ１５２は、駆動用トランジスタ９２と同様に、飽和領域で動作するように設計されている。そして、飽和領域で動作中の駆動用トランジスタ１５２は、ドレインとソースＳの間に一定の電流を流す定電流源として機能する。
【０１３５】
なお、発光期間Ｔ5において、駆動用トランジスタ１５２から発光素子９４に第１の駆動電流が、駆動用トランジスタ９２から発光素子に第２の駆動電流が、それぞれ供給される。また、第１の駆動電流と第２の駆動電流の総和が、駆動電流Idsとなるように、駆動用トランジスタ１５２と駆動用トランジスタ９２が構成される。
【０１３６】
式（１）から明らかなように、駆動電流Idsは、駆動用トランジスタの特性（例えば、ゲート幅Ｗや、ゲート長Ｌ、ゲート酸化膜容量Cox）に基づく値とされる。そして、例えば、駆動電流Idsは、ゲート幅Ｗと比例の関係にあり、ゲート長Ｌと反比例の関係にある。このため、例えば、図１３の場合、駆動用トランジスタ９２において、ゲート幅をＷ/２とし、ゲート長をＬとして構成する。また、駆動用トランジスタ１５２において、ゲート幅をＷ/２とし、ゲート長をＬとして構成する。
【０１３７】
これにより、駆動用トランジスタ１５２から発光素子９４に供給される第１の駆動電流、及び駆動用トランジスタ９２から発光素子９４に供給される第２の駆動電流は、それぞれ、図２のように構成した場合に発光素子９４に流れる駆動電流Idsの半分とされる。なお、この場合、図２における駆動用トランジスタ９２は、ゲート幅をＷとし、ゲート長をＬとして構成されるものとする。また、式（１）において、移動度μ、ゲート酸化膜容量Cox、ゲートソース間電圧Vgs及び閾値電圧Vthは、図２における駆動用トランジスタ９２と、図１３における駆動用トランジスタ９２及び１５２とで同一であるものとする。
【０１３８】
よって、書き込み＋移動度補正期間T4において、駆動用トランジスタ９２のドレインからソースＳに流れる電流の量（駆動電流）が、図２に示されるように構成した場合の半分になるので、保持容量９３の充電に要する充電時間tは２倍となる。
【０１３９】
したがって、ソース電位Vsの上昇の度合いを、例えば、図１２Aに示されるようなものから、図１２Bに示されるようなものとすることができる。
【０１４０】
[画素部３１'の動作説明]
次に、図１４のタイミングチャートを参照して、画素部３１'の動作例について説明する。
【０１４１】
なお、図１４では、書き込み＋移動度補正期間T4の終了時刻t16まで、図３で説明したような処理が行われる。このため、図１４では、書き込み＋移動度補正期間T4と、その前後の期間のみを簡単に図示している。
【０１４２】
すなわち、ＤＳドライバ１３１は、電源線DSL2の電源線電位を、書き込み＋移動度補正期間T4の終了時刻t16まで、低電位VCC_Lとし、スイッチング用トランジスタ１５１をオフのままとする。
【０１４３】
これにより、スイッチング用トランジスタ１５１がオフである場合、つまり、書き込み＋移動度補正期間T4の終了時刻t16までは、画素部３１'は、画素部３１と同様にして、図２（図３）を参照して説明したように動作することとなる。
【０１４４】
但し、図１３の駆動用トランジスタ９２は、図２の駆動用トランジスタ９２により供給される電流の半分を供給する点が、図２の場合とは異なる。
【０１４５】
これにより、書き込み＋移動度補正期間T4において、ソース電位Vsの上昇速度が、図２に示されるように構成した場合の１/２倍となり、画素部３１の輝度を、従来の輝度よりも低くすることができる。よって、画素部３１において、輝度にむらが生じることを抑制することが可能となる。
【０１４６】
書き込み＋移動度補正期間T4の終了後、発光期間T5に遷移する。このとき、ＤＳドライバ１３１は、図１４に示されるように、電源線DSL2の電源線電位を、低電位VCC_Lから高電位VCC_Hに切換え、スイッチング用トランジスタ１５１をオンさせる。
【０１４７】
これにより、駆動用トランジスタ９２及び駆動用トランジスタ１５２において、それぞれのドレインの電位は、同じ高電位VCC_Hとなる。
【０１４８】
また、駆動用トランジスタ９２及び駆動用トランジスタ１５２において、ゲートどうしが接続され、ソースどうしが接続されているため、駆動用トランジスタ９２と駆動用トランジスタ１５２とのゲート電位Vgは同じ電位となる。
【０１４９】
同様に、駆動用トランジスタ９２と駆動用トランジスタ１５２とのソース電位Vsも同じ電位となる。
【０１５０】
これにより、発光期間Ｔ5において、駆動用トランジスタ９２は、保持容量９３に書き込まれた電圧（Vsig＋Vth−ΔVμ）に応じた一定の駆動電流（Ids/２）を発光素子９４に供給する。
【０１５１】
ここで、保持容量９３に書き込まれた電圧（Vsig＋Vth−ΔVμ）とは、保持容量９３の両端間の電圧である。このため、ゲートソース間電圧Vgs=Vsig＋Vth−ΔVμとなる。
【０１５２】
また、駆動用トランジスタ９２では、ゲート幅をＷ/２とし、ゲート長をＬとしている。したがって、駆動用トランジスタ９２から発光素子９４に供給される駆動電流は、式（１）より、（Ids/２）=(1/2)×μ×(W/２×1/L)×Cox×（Vsig−ΔVμ）2となる。
【０１５３】
すなわち、書き込み＋移動度補正期間Ｔ4において、保持容量９３の両端間の電圧が電圧（Vsig＋Vth−ΔVμ）に補正されることにより、駆動用トランジスタ９２の特性に基づく電流（の量）が、電圧（Vsig＋Vth−ΔVμ）に応じた一定の駆動電流（Ids/２）に変更される。これにより、駆動用トランジスタ１５２の特性に基づく電流も同様にして、電圧（Vsig＋Vth−ΔVμ）に応じた一定の駆動電流（Ids/２）に変更される。
【０１５４】
また、発光期間Ｔ5において、駆動用トランジスタ１５２は、駆動用トランジスタ９２と同様にして、保持容量９３に書き込まれた電圧（Vsig＋Vth−ΔVμ）に応じた一定の駆動電流（Ids/２）を発光素子９４に供給する。
【０１５５】
これにより、発光素子９４には、図２に示されるように構成した場合と同様の駆動電流Ids(=(Ids/２)+(Ids/２))が供給される。
【０１５６】
＜３．変形例＞
本実施の形態では、駆動用トランジスタ９２から発光素子９４に対して、駆動電流(Ids/２)を供給するようにし、駆動用トランジスタ１５２から発光素子９４に対して、駆動電流(Ids/２)を供給するようにした。
【０１５７】
しかしながら、駆動用トランジスタ９２から発光素子９４に供給される駆動電流は、駆動電流(Ids/２)に限定されず、駆動用トランジスタ９２のゲート幅Ｗやゲート長Ｌを変化させることにより変更することができる。
【０１５８】
これにより、書き込み＋移動度補正期間T4において、ソース電位を上昇させるために用いられる電流を、画素部３１'の位置に応じて異なるものとすることができる。
【０１５９】
すなわち、例えば、書き込み＋移動度補正期間T4において、画素部３１'が、ＷＳドライバ５２に近い程に、より少ない電流を流すようにして、輝度を高くするようにする。また、例えば、画素部３１'が、ＷＳドライバ５２から遠い程に、より多くの電流を流すようにして、輝度を低くするようにする。
【０１６０】
これにより、画素部３１'の位置に応じて、輝度のむらが生じる事態を抑制できるようになる。
【０１６１】
また、画素部３１'では、駆動用トランジスタ９２及び駆動用トランジスタ１５２において、ゲート、ドレイン、ソースの向きが一致するように配置して、駆動用トランジスタ９２と駆動用トランジスタ１５２の特性が、それぞれ同様となるようにしている。
【０１６２】
このため、駆動用トランジスタ９２のみを用いて、閾値補正や移動度補正を行う場合でも、駆動用トランジスタ１５２の閾値や移動度が補正されたものと同様の効果を得ることができる。
【０１６３】
なお、本開示は、以下のような構成もとることができる。
（１）ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む駆動回路。
（２）前記第1の駆動用トランジスタのゲートと、前記第２の駆動用トランジスタのゲートとが接続され、前記第1の駆動用トランジスタのソースと、前記第２の駆動用トランジスタのソースとが接続されている前記（１）に記載の駆動回路。
（３）前記補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、オフ状態からオン状態とされるスイッチング素子をさらに含み、前記第２の駆動用トランジスタは、前記スイッチング素子がオン状態とされたことに対応して、前記スイッチング素子を介して電源線と接続されたドレインからソースに前記第２の電流を供給する前記（２）に記載の駆動回路。
（４）前記第1の駆動用トランジスタと前記第２の駆動用トランジスタは、ゲート、ドレイン、及びソースの向きがそれぞれ一致するように配置される前記（１）乃至（３）に記載の駆動回路。
（５）第1の駆動用トランジスタと、第２の駆動用トランジスタと、発光素子とを含む駆動回路の駆動方法において、前記第1の駆動用トランジスタによる、ドレインからソースに第1の電流を供給する第1の供給ステップと、前記第２の駆動用トランジスタによる、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の供給ステップと、前記発光素子による、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光ステップとを含む駆動方法。
（６）ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む電子機器。
（７）複数の画素部を発光させて画像を表示する表示パネルを含み、前記画素部は、ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを有する表示装置。
（８）第１の駆動用トランジスタと、第２の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子を発光させる発光期間とを有する駆動回路。
（９）前記スイッチングトランジスタは前記補正期間においてオフ状態とされる前記（８）に記載の駆動回路。
（１０）前記第１の電源と前記第２の電源は、同一の電源とされている前記（８）又は（９）に記載の駆動回路。
（１１）第１の駆動用トランジスタと、第２の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子を発光させる発光期間とを有する電子機器。
【０１６４】
ところで、以上説明した有機ＥＬパネル１１１は、パネルモジュールとも称される。このパネルモジュールに、さらに、電源回路、画像ＬＳＩ(Large Scale Integration)などが付加されて、表示装置が構成される。
【０１６５】
有機ＥＬパネルを用いた表示装置は、例えば、図１５に示されるように、有機ELパネル１７１aを有するテレビジョン受像機１７１等の電子機器に適用することができる。また、電子機器としては、テレビジョン受像機１７１の他、デジタルスチルカメラやデジタルビデオカメラ、ノート型パーソナルコンピュータ、携帯電話、テレビジョン受像機などを採用することができる。即ち、これらの電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに本開示を適用することが可能である。
【０１６６】
なお、本開示による実施の形態は、上述した本実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１６７】
１１ 有機ＥＬパネル， ２１ 画素アレイ部， ３１,３１' 画素部， ４１ データドライバ， ４２,４２' ゲートドライバ， ５１-1乃至５１-N DSドライバ， ５２-1乃至５２-N WSドライバ， ９１ サンプリング用トランジスタ， ９２ 駆動用トランジスタ， ９３ 保持容量， ９４ 発光素子， ９５ 補助容量， ９６ 配線， ９７ EL素子ELP， １１１ 有機ＥＬパネル， １３１ DSドライバ， １５１ スイッチング用トランジスタ， １５２ 駆動用トランジスタ， １７１ テレビジョン受像機， １７１a 有機ELパネル
【技術分野】
【０００１】
本開示は、駆動回路、駆動方法、電子機器、及び表示装置に関し、特に、例えば、ディスプレイを構成する各画素の輝度のばらつきを抑制できるようにした駆動回路、駆動方法、電子機器、及び表示装置に関する。
【背景技術】
【０００２】
近年、発光素子として有機ＥＬ(Electro Luminescent)素子を用いた平面自発光型のパネル（以下、有機ＥＬパネルと称する）の開発が盛んになっている（例えば、特許文献１乃至５参照）。
【０００３】
この有機ＥＬ素子は、有機薄膜に電界をかけると発光する現象を利用した発光素子であり、印加電圧が１０Ｖ以下で駆動するため、低消費電力である。
【０００４】
また、有機ＥＬ素子は、自ら光を発する自発光素子であるため、液晶ディスプレイのように、バックライト等の照明部材を必要としないため、軽量化及び薄型化が容易である。
【０００５】
さらに有機ＥＬ素子は、その応答速度が数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の有機ＥＬパネルでは、各画素の輝度にばらつきが生じてしまうことがあった。
【０００８】
本開示は、このような状況に鑑みてなされたものであり、ディスプレイを構成する各画素の輝度のばらつきを抑制できるようにするものである。
【課題を解決するための手段】
【０００９】
本開示の第１の側面の駆動回路は、ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む駆動回路である。
【００１０】
前記第1の駆動用トランジスタのゲートと、前記第２の駆動用トランジスタのゲートとが接続され、前記第1の駆動用トランジスタのソースと、前記第２の駆動用トランジスタのソースとが接続されているようにすることができる。
【００１１】
前記補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、オフ状態からオン状態とされるスイッチング素子をさらに設けることができ、前記第２の駆動用トランジスタでは、前記スイッチング素子がオン状態とされたことに対応して、前記スイッチング素子を介して電源線と接続されたドレインからソースに前記第２の電流を供給することができる。
【００１２】
前記第1の駆動用トランジスタと前記第２の駆動用トランジスタは、ゲート、ドレイン、及びソースの向きがそれぞれ一致するように配置されるようにすることができる。
【００１３】
本開示の第１の側面の駆動方法は、第1の駆動用トランジスタと、第２の駆動用トランジスタと、発光素子とを含む駆動回路の駆動方法であって、前記第1の駆動用トランジスタによる、ドレインからソースに第1の電流を供給する第1の供給ステップと、前記第２の駆動用トランジスタによる、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の供給ステップと、前記発光素子による、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光ステップとを含む駆動方法である。
【００１４】
本開示の第１の側面の電子機器は、ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む電子機器である。
【００１５】
本開示の第１の側面の表示装置は、複数の画素部を発光させて画像を表示する表示パネルを含み、前記画素部は、ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを有する表示装置である。
【００１６】
本開示の第１の側面によれば、前記第1の駆動用トランジスタにより、ドレインからソースに第1の電流が供給され、前記第２の駆動用トランジスタにより、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流が供給され、前記発光素子が、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光される。
【００１７】
本開示の第２の側面の駆動回路は、第１の駆動用トランジスタと、第２の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子を発光させる発光期間とを有する駆動回路である。
【００１８】
前記スイッチングトランジスタは前記補正期間においてオフ状態とされるようにすることができる。
【００１９】
前記第１の電源と前記第２の電源は、同一の電源とされているようにすることができる。
【００２０】
本開示の第２の側面の電子機器は、第１の駆動用トランジスタと、第２の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子を発光させる発光期間とを有する電子機器である。
【００２１】
本開示の第２の側面によれば、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記補正期間において、前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流が供給されて、前記保持容量の両端間の電圧が補正され、前記発光期間において、補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子が発光される。
【発明の効果】
【００２２】
本開示によれば、ディスプレイを構成する各画素の輝度のばらつきを抑制することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】基本駆動手法が適用された有機ＥＬパネルの構成例を示すブロック図である。
【図２】図１の有機ＥＬパネルを構成する各画素部の詳細な構成例を示すブロック図である。
【図３】各画素部の動作の一例を説明するためのタイミングチャートである。
【図４】発光期間Ｔ0における画素部の一例を示す図である。
【図５】消灯期間Ｔ1における画素部の一例を示す図である。
【図６】閾値補正準備期間Ｔ2における画素部の一例を示す図である。
【図７】閾値補正期間Ｔ3における画素部の一例を示す図である。
【図８】書き込み+移動度補正期間Ｔ4における画素部の一例を示す図である。
【図９】発光期間Ｔ5における画素部の一例を示す図である。
【図１０】画素部の位置に応じて、走査線電位の波形が異なる場合の一例を示す図である。
【図１１】各画素部の輝度にむらが生じる場合の一例を示す図である。
【図１２】本開示の概要を説明するための図である。
【図１３】本開示における有機ＥＬパネルの構成例を示すブロック図である。
【図１４】本開示における各画素部の動作の一例を説明するためのタイミングチャートである。
【図１５】本開示におけるテレビジョン受像機の一例を示す図である。
【発明を実施するための形態】
【００２４】
以下、本開示における実施の形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．背景の説明
２．本実施の形態（駆動用トランジスタを分割して構成するときの例）
３．変形例
【００２５】
＜１．背景の説明＞
まず、本開示の理解を容易にし、且つ、背景を明らかにするため、基本となる駆動手法（以下、基本駆動手法と称する）が適用される有機ＥＬパネルについて、図１乃至図９を参照して説明する。
【００２６】
図１は、基本駆動手法が適用された有機ＥＬパネル１１の構成例を示している。
【００２７】
この有機ＥＬパネル１１は、アクティブマトリクス型の有機ＥＬパネルであり、画素アレイ部２１、画素アレイ部２１を駆動する駆動部として、データドライバ４１及びゲートドライバ４２が設けられている。
【００２８】
画素アレイ部２１には、Ｎ×Ｍ個の画素部３１−（１, １）乃至３１−（Ｎ, Ｍ）が行列状に配置されている。なお、Ｎ，Ｍは、相互に独立した１以上の整数値である。
【００２９】
データドライバ４１及びゲートドライバ４２は、例えば、ドライバＩＣ(Integrated Circuit)で構成される。この例では、ゲートドライバ４２は、画素アレイ部２１の外部の片側に配置されている。ただし、ゲートドライバ４２の配置は特に限定されず、例えば、画素アレイ部２１の外部の両側に配置されてもよい。
【００３０】
ゲートドライバ４２は、ＤＳドライバ５１−１乃至５１−Ｎ及びＷＳドライバ５２−１乃至５２−Ｎにより構成される。
【００３１】
また、有機ＥＬパネル１１は、Ｎ本の走査線WSL−１乃至WSL−Ｎ、Ｎ本の電源線DSL−１乃至DSL−Ｎ、及びＭ本の映像信号線DTL−１乃至DTL−Ｍも有している。
【００３２】
なお、走査線WSL−１乃至WSL−Ｎ、映像信号線DTL−１乃至DTL−Ｍ、電源線DSL−１乃至DSL−Ｎのそれぞれを特に区別する必要がない場合、以下、単に、走査線WSL、映像信号線DTL、電源線DSLのそれぞれと称する。
【００３３】
また、以下、画素部３１−（１, １）乃至３１−（Ｎ, Ｍ）、ＤＳドライバ５１−１乃至５１−Ｎ、ＷＳドライバ５２−１乃至５２−Ｎのそれぞれを特に区別する必要がない場合、単に、画素部３１、ＤＳドライバ５１、ＷＳドライバ５２のそれぞれと称する。
【００３４】
図１に示されるように、１行目の画素部３１−（１，１）乃至３１−（１，Ｍ）は、走査線WSL−１でＷＳドライバ５２−１と、電源線DSL−１でＤＳドライバ５１−１と、それぞれ接続されている。Ｎ行目の画素部３１−（Ｎ，１）乃至３１−（Ｎ，Ｍ）は、走査線WSL−ＮでＷＳドライバ５２−Ｎと、電源線DSL−ＮでＤＳドライバ５１−Ｎと、それぞれ接続されている。図示しないが、他の行の画素部３１についても同様な接続がなされている。
【００３５】
また、１列目の画素部３１−（１，１）乃至３１−（Ｎ，１）は、映像信号線DTL−１でデータドライバ４１と接続されている。２列目の画素部３１−（１，２）乃至３１−（Ｎ，２）は、映像信号線DTL−２でデータドライバ４１と接続されている。Ｍ列目の画素部３１−（１，Ｍ）乃至３１−（Ｎ，Ｍ）は、映像信号線DTL−Ｍでデータドライバ４１と接続されている。図示しないが、他の列の画素部３１についても同様な接続がなされている。
【００３６】
ゲートドライバ４２は、ＷＳドライバ５２−１乃至５２−Ｎを順次駆動することで、走査線WSL−１乃至WSL−Ｎの電位を水平期間（以下、１Ｈと称する）で順次切換えて画素部３１を行単位で線順次走査する。また、ゲートドライバ４２は、ＤＳドライバ５１−１乃至５１−Ｎを駆動することで、この線順次走査に合わせて電源線DSL−１乃至DSL−Ｎの電位を高電位または低電位に切換える。データドライバ４１は、線順次走査に合わせて各１Ｈ内で、映像信号線DTL−１乃至DTL−Ｍの電位を、映像信号の信号電圧Vsigと基準電圧Vofsとに切換える。
【００３７】
[画素部３１の詳細な構成例]
次に、図２は、有機ＥＬパネル１１を構成する各画素部３１の詳細な構成例を示している。
【００３８】
図２には、有機ＥＬパネル１１に含まれるＮ×Ｍ個の画素部３１のうちの１つが拡大されて描画されている。
【００３９】
画素部３１は、サンプリング用トランジスタ９１、駆動用トランジスタ９２、保持容量９３、有機ＥＬ素子である発光素子９４、及び補助容量９５を含むように構成されている。なお、EL素子ELP９７の等価回路は、発光素子９４及び補助容量９５により表すことができる。
【００４０】
画素部３１は、サンプリング用トランジスタ９１及び駆動用トランジスタ９２の２個のトランジスタから構成される。このような構成の駆動回路は、２Ｔｒ（トランジスタ）駆動回路と称される。なお、画素部３１は、２Ｔｒ駆動回路に限定されない。
【００４１】
サンプリング用トランジスタ９１と駆動用トランジスタ９２とは、それぞれ、Ｎチャネル型トランジスタから構成される。サンプリング用トランジスタ９１のゲートは走査線WSLに接続されている。サンプリング用トランジスタ９１のドレインは、映像信号線DTLに接続されている。サンプリング用トランジスタ９１のソースは、駆動用トランジスタ９２のゲートＧに接続されている。
【００４２】
駆動用トランジスタ９２のドレインは、電源線DSLに接続されている。駆動用トランジスタ９２のソースＳは、発光素子９４のアノードに接続されている。駆動用トランジスタ９２のゲートＧは、サンプリング用トランジスタ９１のソースに接続されている。
【００４３】
保持容量９３は、駆動用トランジスタ９２のゲートＧとソースＳの間に接続されている。この保持容量９３の容量値を、以下、Ｃｓと記述する。発光素子９４のカソードは、配線９６に接続されている。従って、発光素子９４のカソードの電位の値は、配線９６の電位Vcathとなる。
【００４４】
補助容量９５は、発光素子９４のアノード（駆動用トランジスタ９２のソースＳ）と配線９６の間に接続されている。補助容量９５の容量値を、以下、Csubと記述する。
【００４５】
発光素子９４は、電流発光素子であるため、その電流値を制御することで、発光輝度の階調を可変させることができる。画素部３１では、駆動用トランジスタ９２のゲートＧの電位（以下、ゲート電位と称する）を変化させることで、発光素子９４の電流値が制御され、その結果、発光輝度の階調が可変する。
【００４６】
駆動用トランジスタ９２は、飽和領域で動作するように設計されている。即ち、駆動用トランジスタ９２のドレインは電源線DSLに接続されており、この電源線DSLの電位を高電位にすることで、駆動用トランジスタ９２は飽和領域で動作する。
【００４７】
なお、飽和領域とは、Vgs−Vth＜Vdsが満たされる領域をいう。Vdsは、駆動用トランジスタ９２のドレインとソースＳの間の電圧（以下、ドレインソース間電圧と称する）を示す。Vthは、駆動用トランジスタ９２の閾値電圧を示す。Vgsは、駆動用トランジスタ９２のゲートＧとソースＳの間の電圧（以下、ゲートソース間電圧と称する）を示す。
【００４８】
飽和領域で動作中の駆動用トランジスタ９２は、ドレインとソースＳの間に一定の電流を流す定電流源として機能する。なお、この駆動用トランジスタ９２のドレインとソースＳの間に流れる電流を、以下、ドレインソース間電流と称し、その電流値をIdsと記述する。このドレインソース間電流Idsは、次式（１）で示すことができる。
Ids = (1/2)×μ×(W/L)×Cox×（Vgs - Vth）2 ・・・（１）
【００４９】
ここで、式（１）において、μは移動度を、Ｗはゲート幅を、Ｌはゲート長を、Coxは単位面積あたりのゲート酸化膜容量を、それぞれ示している。
【００５０】
サンプリング用トランジスタ９１は、走査線WSLを介してＷＳドライバ５２から供給される制御信号の電位に応じてオン（導通）する。サンプリング用トランジスタ９１がオンされると、保持容量９３は、映像信号線DTLを介してデータドライバ４１から供給される映像信号の信号電位Vsigを保持する。
【００５１】
駆動用トランジスタ９２は、高電位となっている電源線DSLから電流の供給を受け、保持容量９３に保持された信号電位Vsigに応じたドレインソース間電流を発光素子９４に流す。この発光素子９４に流されるドレインソース間電流を、以下、駆動電流とも適宜称する。発光素子９４に一定以上の駆動電流が流れることにより、発光素子９４（画素部３１）が発光する。
【００５２】
また、画素部３１は、閾値補正機能を有している。この閾値補正機能とは、駆動用トランジスタ９２の閾値電圧Vthに相当する電圧を保持容量９３に保持させる機能である。この閾値補正機能により、駆動用トランジスタ９２の閾値電圧Vthのばらつきの影響をキャンセルすることができる。この駆動用トランジスタ９２の閾値電圧Vthのばらつきは、画素部３１毎の発光輝度のばらつきの原因の一つとなっている。従って、閾値補正機能により、画素部３１毎の発光輝度のばらつきをある程度抑えることが可能となる。
【００５３】
画素部３１は、上述した閾値補正機能に加え、さらに移動度補正機能も有している。移動度補正機能とは、信号電位Vsigを保持容量９３に保持させる際に、信号電位Vsigに対して、駆動用トランジスタ９２の移動度μについての補正を加える機能である。
【００５４】
画素部３１は、さらにブートストラップ機能も有している。ブートストラップ機能とは、駆動用トランジスタ９２のソースＳの電位の変動にゲートＧの電位を連動させる機能である。換言すると、ブートストラップ機能は、駆動用トランジスタ９２のゲートソース間電圧を一定に維持させる機能である。
【００５５】
[画素部３１の動作説明]
次に、図３のタイミングチャートを参照して、画素部３１の動作例について説明する。
【００５６】
図４乃至図９は、それぞれ、後述する発光期間Ｔ0、消光期間Ｔ1、閾値補正準備期間Ｔ2、閾値補正期間Ｔ3、書き込み＋移動度補正期間Ｔ4、及び発光期間T5における駆動用トランジスタ９２の様子の一例を示している。
【００５７】
図３には、図中横方向の時間軸に対する、映像信号線DTLの電位（以下、映像信号線電位ＤＴともいう）、電源線DSLの電位（以下、電源線電位ＤＳともいう）、走査線WSLの電位（以下、走査線電位ＷＳともいう）、駆動用トランジスタ９２のゲート電位Ｖｇ、及び駆動用トランジスタ９２のソース電位Ｖｓの変化の一例が示されている。
【００５８】
図３において、時刻ｔ1までの期間は、発光素子９４が発光される発光期間Ｔ0である。この発光期間Ｔ0では、図４に示されるように、電源線ＤＳＬの電源線電位ＤＳが高電位VCC_Hとされ、サンプリング用トランジスタ９１がオフとされる。
【００５９】
また、発光期間Ｔ0において、駆動用トランジスタ９２は飽和領域で動作するように設定されているため、EL素子ELP９７に流れる電流Ids'は、式（１）により算出される値となる。
【００６０】
図３において、時刻ｔ1から時刻ｔ3までの期間は、発光素子９４が消光される消光期間Ｔ1である。時刻ｔ1において、データドライバ４１は、映像信号線電位ＤＴを基準電位Vofsから信号電位Vsigに切換える。また、時刻ｔ1において、ＤＳドライバ５１は、電源線電位ＤＳを高電位VCC_Hから低電位VCC_Lに切換えるようにして、画素部３１を図５に示されるような状態にする。
【００６１】
これにより、時刻t1から時刻t2までの期間に、ゲート電位Ｖｇが低下し、保持容量９３を介したカップリングにより、ソース電位Ｖｓも低下する。ソース電位Ｖｓは、図３に示されるように、低電位VCC_Lまで低下する。
【００６２】
このとき、ソース電位Ｖｓ（=VCC_L） ≦ Vthel + Vcathとなり、駆動用トランジスタ９２がカットオフされ、発光素子９４の発光が停止する。即ち、発光素子９４が消光する。なお、Vthelは、発光素子９４のＥＬ閾値電圧を示す。
【００６３】
また、消灯期間Ｔ1において、走査線電位ＷＳは、低電位VWS_Lとされている。
【００６４】
時刻ｔ3から時刻ｔ4までの期間は、閾値補正の準備が行われる閾値補正準備期間Ｔ2である。閾値補正を行うためには、駆動用トランジスタ９２のゲートソース間電圧Vgsを閾値電圧Vthよりも大にする必要がある。
【００６５】
従って、閾値補正準備期間Ｔ2では、駆動用トランジスタ９２のゲートソース間電圧Vgsが閾値電圧Vthよりも大（Vgs ＞ Vth）となるように閾値補正の準備が行われる。
【００６６】
なお、閾値補正準備期間Ｔ2は、図３に示されるように、分割された複数の期間（例えば、時刻t3から時刻t4までの期間と、時刻t5から時刻t6までの期間）としてもよいし、連続した１の期間（例えば、時刻t3から時刻t4までの期間のみ）としてもよい。
【００６７】
すなわち、時刻t3から時刻t4までの間で行われる閾値補正の準備により、Vgs ＞ Vthとされた場合には、時刻t5から時刻t6までの期間で閾値補正の準備を行う必要がなくなる。また、時刻t3から時刻t4までの間で行われる閾値補正の準備により、Vgs ＞ Vthとされていない場合には、時刻t5から時刻t6までの期間で閾値補正の準備を行う必要がある。
【００６８】
時刻t3の直前に、データドライバ４１は、映像信号線電位ＤＴを、信号電位からVsigから基準電位Vofsに切換え、時刻t3において、ＷＳドライバ５２は、走査線電位ＷＳを、低電位VWS_Lから高電位VWS_Hに切換える。
【００６９】
これにより、サンプリング用トランジスタ９１は、図６に示されるように、走査線電位ＷＳが高電位VWS_Hに切換えられた時刻t3でオンとされ、ゲート電位Ｖgは、より高電位の基準電位Vofsとされる。
【００７０】
これにより、ゲートソース間電圧Vgsは、電圧(Vofs - VCC_L)とされ、消灯期間Ｔ1における電圧よりも基準電位Vofsだけ上昇して、Vgs ＞ Vthとされる。
【００７１】
時刻ｔ7から時刻ｔ8までの期間は、１回目の閾値補正が行われる閾値補正期間Ｔ3である。時刻ｔ7は、映像信号線電位ＤＴが基準電位Vofsに切換えられ、走査線電位ＷＳが高電位VWS_Hに切換えられた後のタイミングを示す時刻である。
【００７２】
時刻t7において、ＤＳドライバ５１は、電源線電位ＤＳを低電位VCC_Lから高電位VCC_Hに切換える。
【００７３】
時刻ｔ7において、走査線電位ＷＳは高電位VWS_Hとされているため、サンプリング用トランジスタ９１はオンされている。また、電源線電位ＤＳは高電位VCC_Hに切換えられているため、発光素子９４のアノードが、駆動用トランジスタ９２のソースとなる。
【００７４】
そして、図７に示されるように、駆動用トランジスタ９２のドレインからソースＳに電流が流れ、ソース電位Ｖｓが上昇する。
【００７５】
このため、Vs ≦ Vthel + Vcathである限り、つまり、EL素子ELP９７のリーク電流が、駆動用トランジスタ９２に流れる電流よりも十分に小さい場合、駆動用トランジスタ９２に流れる電流は、保持容量９３と補助容量９５とを充電するために使われる。
【００７６】
これにより、時刻t7から時刻t8までの間、時間の経過とともに、ソース電位Vsは、図３に示されるように上昇する。
【００７７】
時刻t7から時刻t8までの間、ゲート電位Ｖｇは一定である。これにより、ゲートソース間電圧Vgsが低下し、保持容量９３への閾値電圧Vthの書き込みが行われる。
【００７８】
時刻t8において、ＷＳドライバ５２は、走査線電位ＷＳを高電位VWS_Hから低電位VWS_Lに切換えて、サンプリング用トランジスタ９１をオフさせる。これにより、駆動用トランジスタ９２のゲートＧの状態はフローティング状態となる。
【００７９】
図３に示される例では、時刻t7から時刻t8における閾値補正が不十分となっている。即ち、時刻t8の時点で、Vgs ＞Vthとなっている。この場合、時刻t8から時刻t9までの期間において、ドレインからソースＳに電流が流れ、ゲート電圧Vg及びソース電圧Vsは同時に上昇する。この期間において、ゲートソース間電圧Vgsは保持される。
【００８０】
なお、Vs ≦ Vthel + Vcatである限り、EL素子ELP９７には逆バイアスが掛かっているため、発光することはない。
【００８１】
この例では、閾値補正は、１フレームが表示される１フレーム期間（以下、１Ｆと称する）内で４回行われている。ただし、１Ｆ内における閾値補正回数は、４回に限定されない。
【００８２】
時刻ｔ9から時刻ｔ10までの期間は、２回目の閾値補正が行われる閾値補正期間Ｔ3である。時刻ｔ9は、映像信号線電位ＤＴが基準電位Vofsに切換えられた後のタイミングを示す時刻である。
【００８３】
時刻ｔ9において、ＷＳドライバ５２は、走査線電位ＷＳを低電位VWS_Lから高電位VWS_Hに切換え、サンプリング用トランジスタ９１をオンさせる。また、時刻t9において、映像信号線電位ＤＴは、基準電位Vofsである。
【００８４】
これにより、駆動用トランジスタ９２のゲート電位Ｖｇは基準電位Vofsとされる。また、駆動用トランジスタ９２のドレインからソースＳに電流が流れ、ソース電位Ｖｓが上昇する。これにより、ゲートソース間電圧Vgsが低下し、保持容量９３への書き込みが行われる。
【００８５】
時刻ｔ10は、映像信号線電位が信号電位Vsigに切換えられる前のタイミングである。この時刻ｔ10において、ＷＳドライバ５２は、走査線電位ＷＳを高電位VWS_Hから低電位VWS_Lに切換え、サンプリング用トランジスタ９１をオフさせる。
【００８６】
これにより、駆動用トランジスタ９２のゲートＧの状態はフローティング状態となる。この例では、２回目の閾値補正が不十分となっている。即ち、時刻ｔ10の時点で、Vgs＞Vthとなっている。この場合、時刻ｔ10から時刻ｔ11までの期間において、ドレインからソースＳに電流が流れ、ゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。この期間において、ゲートソース間電圧Vgsは保持される。
【００８７】
時刻ｔ11から時刻ｔ12までの期間は、３回目の閾値補正が行われる閾値補正期間Ｔ3であり、２回目の閾値補正が行われた閾値補正期間Ｔ3の場合と同様の閾値補正が行われる。
【００８８】
この例では、３回目の閾値補正が不十分となっている。即ち、時刻ｔ12の時点で、Vgs＞Vthとなっている。この場合、時刻ｔ12から時刻ｔ13までの期間において、ドレインからソースＳに電流が流れ、ゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。この期間において、ゲートソース間電圧Vgsは保持される。
【００８９】
時刻ｔ13から時刻ｔ14までの期間は、４回目の閾値補正が行われる閾値補正期間Ｔ3である。時刻ｔ13は、映像信号線電位が基準電位Vofsに切換えられた後のタイミングを示す時刻である。時刻ｔ13において、ＷＳドライバ５２は、走査線電位ＷＳを低電位VWS_Lから高電位VWS_Hに切換え、サンプリング用トランジスタ９１をオンさせる。
【００９０】
これにより、駆動用トランジスタ９２のゲート電位Ｖｇが基準電位Vofsとなる。また、駆動用トランジスタ９２のドレインからソースＳに電流が流れ、ソース電位Ｖｓが上昇する。これにより、ゲートソース間電圧Vgsが低下し、保持容量９３への書き込みが行われる。この書き込みは、駆動用トランジスタ９２がカットオフするまで、即ち、Vgs＝Vthが満たされるまで行われる。図３の例では、時刻ｔ14から時刻ｔ15の間でVgs＝Vthが満たされている。
【００９１】
時刻ｔ15から時刻ｔ16までの期間は、映像信号の書き込みと移動度の補正が行われる書き込み＋移動度補正期間Ｔ4である。時刻ｔ15は、映像信号線電位ＤＴが信号電位Vsigに切換えられた後のタイミングを示す時刻である。
【００９２】
時刻ｔ15において、ＷＳドライバ５２は、走査線電位ＷＳを低電位VWS_Lから高電位VWS_Hに切換え、図８に示されるように、サンプリング用トランジスタ９１をオンさせる。これにより、ゲート電位Vgは、図３に示されるように、基準電位Vofsから信号電位Vsigまで上昇する。また、保持容量９３の一端（駆動用トランジスタ９２のゲート側と接続された一端）には、サンプリング用トランジスタ９１を介して信号電位Vsigが供給（印加）される。
【００９３】
そして、駆動用トランジスタ９２が、ドレインからソースに電流を供給することにより、保持容量９３の他端（駆動用トランジスタ９２のソース側と接続された他端）には、駆動用トランジスタ９２のドレインからソースを介して電流が供給される。これにより、信号電位Vsigが閾値電圧Vthに足し込まれる形で保持容量９３に書き込まれると共に、移動度補正用の電圧ΔVμが差し引かれる形で保持容量９３に書き込まれる。即ち、保持容量９３には、Vsig＋Vth−ΔVμが書き込まれることとなる。その結果、駆動用トランジスタ９２のソース電位Ｖｓは、VsOまで上昇し、ゲートソース間電圧VgsはVsig-Vs0（=Vsig＋Vth−ΔVμ）に補正される。換言すれば、保持容量９３の両端間の電圧（電位差）はVsig＋Vth−ΔVμに補正される。
【００９４】
時刻ｔ16以降は、発光素子９４が発光される発光期間Ｔ5である。時刻ｔ16は、映像信号線電位ＤＴが基準電位Vofsに切換えられる前のタイミングを示す時刻である。
【００９５】
時刻ｔ16において、ＷＳドライバ５２は、図９に示されるように、走査線電位ＷＳを高電位VWS_Hから低電位VWS_Lに切換え、サンプリング用トランジスタ９１をオフさせる。これにより、駆動用トランジスタ９２のゲートＧの状態はフローティング状態になる。すると、ブートストラップ動作が行われ、保持容量９３に書き込まれた電圧（Vsig＋Vth−ΔVμ）が維持されたまま、駆動用トランジスタ９２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【００９６】
発光期間Ｔ5における画素部３１の動作はより詳細には次のようになる。即ち、駆動用トランジスタ９２は、保持容量９３に書き込まれた電圧（Vsig＋Vth−ΔVμ）に応じた一定の駆動電流Idsを発光素子９４に供給する。
【００９７】
これにより、ソース電位Vs、つまり、発光素子９４のアノードの電位（以下、アノード電位と称する）は、発光素子９４に駆動電流Idsが流れる電圧VEL(>Vthel + Vcath)まで上昇し、発光素子９４の状態は発光状態に移行する。
【００９８】
ここで、保持容量９３に書き込まれた電圧（Vsig＋Vth−ΔVμ）とは、保持容量９３の両端間の電圧であるため、ゲートソース間電圧Vgs=Vsig＋Vth−ΔVμとなる。したがって、発光素子９４に供給される駆動電流Idsは、式（１）より、ゲートソース間電圧Vgs=Vsig＋Vth−ΔVμに応じて、(1/2)×μ×(W/L)×Cox×（Vsig−ΔVμ）2とされる。
【００９９】
すなわち、書き込み＋移動度補正期間Ｔ4において、保持容量９３の両端間の電圧が電圧（Vsig＋Vth−ΔVμ）に補正されることにより、駆動用トランジスタ９２の特性（例えば、ゲート幅Ｗや、ゲート長Ｌ、ゲート酸化膜容量Cox）に基づく電流Idsが、ゲートソース間電圧（Vsig＋Vth−ΔVμ）に応じた一定の駆動電流Idsに変更される。
【０１００】
ところで、書込み＋移動度補正期間Ｔ4では、図３に示したように、走査線電位ＷＳの波形は、時刻t15において、低電位VWS_Lから高電位VWS_Lに変化し、時刻t16において、高電位VWS_Lから低電位VWS_Lに変化するものとして説明した。
【０１０１】
しかしながら、実際には、走査線電位ＷＳの波形は、画素部３１の位置に応じて異なるものとなる。
【０１０２】
次に、図１０は、画素部３１の位置に応じて、走査線電位ＷＳの波形が異なる場合の一例を示している。
【０１０３】
図１０Aには、ＷＳドライバ５２（ゲートドライバ４２）の近くに設けられた画素部３１における書込み＋移動度補正期間Ｔ4の走査線電位ＷＳ、ゲート電位Vg、及びソース電位Vsの一例が示されている。
【０１０４】
図１０Bには、ＷＳドライバ５２から遠くに設けられた画素部３１における書込み＋移動度補正期間Ｔ4の走査線電位ＷＳ、ゲート電位Vg、及びソース電位Vsの一例が示されている。
【０１０５】
ＷＳドライバ５２の近くに設けられた画素部３１では、図１０Aに示されるように、走査線電位ＷＳの波形が急峻となる。このため、書込み＋移動度補正期間Ｔ4において、ゲート電位Vgの波形は急峻となり、ソース電位Vsは、移動度補正により、大きく上昇する。
【０１０６】
これに対して、ＷＳドライバ５２から遠くに設けられた画素部３１では、図１０Bに示されるように、走査線電位ＷＳの波形がなまってしまう。このため、書込み＋移動度補正期間Ｔ4において、ゲート電位Vgの波形はなまってしまい、ソース電位Vsは、図１０Aの場合と比較して、ゆっくりと上昇する。
【０１０７】
このため、ＷＳドライバ５２の近くに設けられた画素部３１では、図１０Aに示されるように、ゲートソース間電圧Vgsは小さくなるため、画素部３１は低輝度となる（発光素子９４は低輝度で発光する）。
【０１０８】
また、ＷＳドライバ５２から遠くに設けられた画素部３１では、図１０Bに示されるように、ゲートソース間電圧Vgsは大きくなるため、画素部３１は高輝度となる（発光素子９４は高輝度で発光する）。
【０１０９】
したがって、図１１に示されるように、有機ＥＬパネル１１において、画素アレイ部２１を構成する各画素部３１において、輝度にむらが生じてしまう。
【０１１０】
＜２．本実施の形態＞
[本開示の概要]
次に、図１２は、本開示における概要を示している。
【０１１１】
図１２A及び図１２Bには、ＷＳドライバ５２（ゲートドライバ４２）の近くに設けられた画素部３１における書込み＋移動度補正期間Ｔ4の走査線電位ＷＳ、ゲート電位Vg、及びソース電位Vsの一例が、実線により示されている。
【０１１２】
すなわち、図１２Aには、書き込み＋移動度補正期間T4において、ゲートソース間電圧Vgsが小さなものなり、画素部３１が低輝度となる場合の一例が示されている。
【０１１３】
また、図１２Bには、書き込み＋移動度補正期間T4において、ソース電位Vsの上昇が緩やかなものとなっているため、ゲートソース間電圧Vgsが大きなものなり、画素部３１が高輝度となる場合の一例が示されている。
【０１１４】
なお、図１２A及び図１２Bには、対比のために、ＷＳドライバ５２の遠くに設けられた画素部３１における書込み＋移動度補正期間Ｔ4の走査線電位ＷＳ、ゲート電位Vg、及びソース電位Vsの一例が、点線により示されている。
【０１１５】
ここで、駆動用トランジスタ９２のドレインからソースＳに流れる電流が大きい程に、保持容量９３の充電に要する充電時間tが短いものとなる。
【０１１６】
これは、CV=itより、t=CV/iが導出されることから明らかである。なお、Cは、保持容量９３の静電容量を、Vは、保持容量９３の端子間電圧を、電流iは、保持容量９３に流れる電流を表す。
【０１１７】
また、ソース電位Vsは、充電時間tが短いほどに、図１２Aに示されるように、書き込み＋移動度補正期間T4における上昇の度合いが大きなものとなる。この場合、ゲートソース間電圧Vgsは小となり、画素部３１は低輝度とされる。
【０１１８】
一方、ソース電位Vsは、充電時間tが長いほどに、図１２Bに示されるように、書き込み＋移動度補正期間T4における上昇の度合いが小さなものとなる。この場合、ゲートソース間電圧Vgsは大となり、画素部３１は高輝度とされる。
【０１１９】
したがって、例えば、ＷＳドライバ５２の近くに設けられた画素部３１ほど、駆動用トランジスタ９２のドレインからソースＳに流れる電流を少なくするようにして、充電時間tを長くする。
【０１２０】
これにより、書き込み＋移動度補正期間T4において、ソース電位Vsの上昇の度合いが、図１２Aに示されるようなものから、図１２Bに示されるようなものとなる。
【０１２１】
このため、例えば、ＷＳドライバ５２の近くに設けられた画素部３１が低輝度となる事態を抑止することができるようになるので、各画素部３１の輝度が異なることにより、輝度のむらが生じる事態を抑止できるようになる。
【０１２２】
[有機ＥＬパネル１１１の構成例]
図１３は、本実施の形態である有機ＥＬパネル１１１の構成例を示している。
【０１２３】
なお、この有機ＥＬパネル１１１は、図２の有機ＥＬパネル１１と同様に構成される部分については同一の符号を付すようにしているため、それらの説明は、以下、適宜、省略する。
【０１２４】
すなわち、この有機ＥＬパネル１１１には、ゲートドライバ４２に代えて、ＤＳドライバ５１及びＷＳドライバ５２の他、新たなＤＳドライバ１３１を有するゲートドライバ４２'が設けられている。
【０１２５】
また、この有機ＥＬパネル１１１には、画素部３１に代えて、サンプリング用トランジスタ９１乃至EL素子ELP９７の他、新たなスイッチング用トランジスタ１５１及び駆動用トランジスタ１５２を有する画素部３１'が設けられている。それ以外は、図２の有機ＥＬパネル１１と同様である。
【０１２６】
なお、ＤＳドライバ５１とＤＳドライバ１３１にそれぞれ接続される電源線を区別するために、以下、ＤＳドライバ５１に接続される電源線をDSL1といい、ＤＳドライバ１３１に接続される電源線をDSL2という。
【０１２７】
ＤＳドライバ１３１は、ゲートドライバ４２'により駆動され、電源線DSL2の電位を高電位または低電位に切換える。
【０１２８】
スイッチング用トランジスタ１５１と駆動用トランジスタ１５２とは、それぞれ、Ｎチャネル型トランジスタから構成される。スイッチング用トランジスタ１５１のゲートは電源線DSL2に接続されている。スイッチング用トランジスタ１５１のドレインは、電源線DSL1に接続されている。スイッチング用トランジスタ１５１のソースは、駆動用トランジスタ１５２のドレインに接続されている。
【０１２９】
なお、図１３において、駆動用トランジスタ９２のドレインは、電源線DSL1に接続されている。したがって、駆動用トランジスタ９２のドレイン、及びスイッチング用トランジスタ１５１のドレインには、同一の電源から電源線DSL1を介して電流が供給される。
【０１３０】
また、図１３において、スイッチング用トランジスタ１５１のドレインは、電源線DSL1に接続されるようにしたが、電源線DSL1とは異なる他の電源線に接続されるようにしてもよい。そして、駆動用トランジスタ９２のドレインに電流を供給する第１の電源とは異なる第２の電源から、他の電源線を介して、スイッチング用トランジスタ１５１のドレインに電流を供給するようにしてもよい。
【０１３１】
但し、この場合、第１の電源及び第２の電源は、それぞれ、同一のタイミングで同一の電流を供給する必要があるため、電気的に接続させるようにして、１個の電源として機能させることが望ましい。
【０１３２】
駆動用トランジスタ１５２のドレインは、スイッチング用トランジスタ１５１のソースに接続されている。
【０１３３】
また、駆動用トランジスタ１５２は、駆動用トランジスタ９２と同一のソースＳ及びゲートＧを有している。すなわち、駆動用トランジスタ１５２のソースＳは、発光素子９４のアノードに接続されている。駆動用トランジスタ９２のゲートＧは、サンプリング用トランジスタ９１のソースに接続されている。
【０１３４】
また、駆動用トランジスタ１５２は、駆動用トランジスタ９２と同様に、飽和領域で動作するように設計されている。そして、飽和領域で動作中の駆動用トランジスタ１５２は、ドレインとソースＳの間に一定の電流を流す定電流源として機能する。
【０１３５】
なお、発光期間Ｔ5において、駆動用トランジスタ１５２から発光素子９４に第１の駆動電流が、駆動用トランジスタ９２から発光素子に第２の駆動電流が、それぞれ供給される。また、第１の駆動電流と第２の駆動電流の総和が、駆動電流Idsとなるように、駆動用トランジスタ１５２と駆動用トランジスタ９２が構成される。
【０１３６】
式（１）から明らかなように、駆動電流Idsは、駆動用トランジスタの特性（例えば、ゲート幅Ｗや、ゲート長Ｌ、ゲート酸化膜容量Cox）に基づく値とされる。そして、例えば、駆動電流Idsは、ゲート幅Ｗと比例の関係にあり、ゲート長Ｌと反比例の関係にある。このため、例えば、図１３の場合、駆動用トランジスタ９２において、ゲート幅をＷ/２とし、ゲート長をＬとして構成する。また、駆動用トランジスタ１５２において、ゲート幅をＷ/２とし、ゲート長をＬとして構成する。
【０１３７】
これにより、駆動用トランジスタ１５２から発光素子９４に供給される第１の駆動電流、及び駆動用トランジスタ９２から発光素子９４に供給される第２の駆動電流は、それぞれ、図２のように構成した場合に発光素子９４に流れる駆動電流Idsの半分とされる。なお、この場合、図２における駆動用トランジスタ９２は、ゲート幅をＷとし、ゲート長をＬとして構成されるものとする。また、式（１）において、移動度μ、ゲート酸化膜容量Cox、ゲートソース間電圧Vgs及び閾値電圧Vthは、図２における駆動用トランジスタ９２と、図１３における駆動用トランジスタ９２及び１５２とで同一であるものとする。
【０１３８】
よって、書き込み＋移動度補正期間T4において、駆動用トランジスタ９２のドレインからソースＳに流れる電流の量（駆動電流）が、図２に示されるように構成した場合の半分になるので、保持容量９３の充電に要する充電時間tは２倍となる。
【０１３９】
したがって、ソース電位Vsの上昇の度合いを、例えば、図１２Aに示されるようなものから、図１２Bに示されるようなものとすることができる。
【０１４０】
[画素部３１'の動作説明]
次に、図１４のタイミングチャートを参照して、画素部３１'の動作例について説明する。
【０１４１】
なお、図１４では、書き込み＋移動度補正期間T4の終了時刻t16まで、図３で説明したような処理が行われる。このため、図１４では、書き込み＋移動度補正期間T4と、その前後の期間のみを簡単に図示している。
【０１４２】
すなわち、ＤＳドライバ１３１は、電源線DSL2の電源線電位を、書き込み＋移動度補正期間T4の終了時刻t16まで、低電位VCC_Lとし、スイッチング用トランジスタ１５１をオフのままとする。
【０１４３】
これにより、スイッチング用トランジスタ１５１がオフである場合、つまり、書き込み＋移動度補正期間T4の終了時刻t16までは、画素部３１'は、画素部３１と同様にして、図２（図３）を参照して説明したように動作することとなる。
【０１４４】
但し、図１３の駆動用トランジスタ９２は、図２の駆動用トランジスタ９２により供給される電流の半分を供給する点が、図２の場合とは異なる。
【０１４５】
これにより、書き込み＋移動度補正期間T4において、ソース電位Vsの上昇速度が、図２に示されるように構成した場合の１/２倍となり、画素部３１の輝度を、従来の輝度よりも低くすることができる。よって、画素部３１において、輝度にむらが生じることを抑制することが可能となる。
【０１４６】
書き込み＋移動度補正期間T4の終了後、発光期間T5に遷移する。このとき、ＤＳドライバ１３１は、図１４に示されるように、電源線DSL2の電源線電位を、低電位VCC_Lから高電位VCC_Hに切換え、スイッチング用トランジスタ１５１をオンさせる。
【０１４７】
これにより、駆動用トランジスタ９２及び駆動用トランジスタ１５２において、それぞれのドレインの電位は、同じ高電位VCC_Hとなる。
【０１４８】
また、駆動用トランジスタ９２及び駆動用トランジスタ１５２において、ゲートどうしが接続され、ソースどうしが接続されているため、駆動用トランジスタ９２と駆動用トランジスタ１５２とのゲート電位Vgは同じ電位となる。
【０１４９】
同様に、駆動用トランジスタ９２と駆動用トランジスタ１５２とのソース電位Vsも同じ電位となる。
【０１５０】
これにより、発光期間Ｔ5において、駆動用トランジスタ９２は、保持容量９３に書き込まれた電圧（Vsig＋Vth−ΔVμ）に応じた一定の駆動電流（Ids/２）を発光素子９４に供給する。
【０１５１】
ここで、保持容量９３に書き込まれた電圧（Vsig＋Vth−ΔVμ）とは、保持容量９３の両端間の電圧である。このため、ゲートソース間電圧Vgs=Vsig＋Vth−ΔVμとなる。
【０１５２】
また、駆動用トランジスタ９２では、ゲート幅をＷ/２とし、ゲート長をＬとしている。したがって、駆動用トランジスタ９２から発光素子９４に供給される駆動電流は、式（１）より、（Ids/２）=(1/2)×μ×(W/２×1/L)×Cox×（Vsig−ΔVμ）2となる。
【０１５３】
すなわち、書き込み＋移動度補正期間Ｔ4において、保持容量９３の両端間の電圧が電圧（Vsig＋Vth−ΔVμ）に補正されることにより、駆動用トランジスタ９２の特性に基づく電流（の量）が、電圧（Vsig＋Vth−ΔVμ）に応じた一定の駆動電流（Ids/２）に変更される。これにより、駆動用トランジスタ１５２の特性に基づく電流も同様にして、電圧（Vsig＋Vth−ΔVμ）に応じた一定の駆動電流（Ids/２）に変更される。
【０１５４】
また、発光期間Ｔ5において、駆動用トランジスタ１５２は、駆動用トランジスタ９２と同様にして、保持容量９３に書き込まれた電圧（Vsig＋Vth−ΔVμ）に応じた一定の駆動電流（Ids/２）を発光素子９４に供給する。
【０１５５】
これにより、発光素子９４には、図２に示されるように構成した場合と同様の駆動電流Ids(=(Ids/２)+(Ids/２))が供給される。
【０１５６】
＜３．変形例＞
本実施の形態では、駆動用トランジスタ９２から発光素子９４に対して、駆動電流(Ids/２)を供給するようにし、駆動用トランジスタ１５２から発光素子９４に対して、駆動電流(Ids/２)を供給するようにした。
【０１５７】
しかしながら、駆動用トランジスタ９２から発光素子９４に供給される駆動電流は、駆動電流(Ids/２)に限定されず、駆動用トランジスタ９２のゲート幅Ｗやゲート長Ｌを変化させることにより変更することができる。
【０１５８】
これにより、書き込み＋移動度補正期間T4において、ソース電位を上昇させるために用いられる電流を、画素部３１'の位置に応じて異なるものとすることができる。
【０１５９】
すなわち、例えば、書き込み＋移動度補正期間T4において、画素部３１'が、ＷＳドライバ５２に近い程に、より少ない電流を流すようにして、輝度を高くするようにする。また、例えば、画素部３１'が、ＷＳドライバ５２から遠い程に、より多くの電流を流すようにして、輝度を低くするようにする。
【０１６０】
これにより、画素部３１'の位置に応じて、輝度のむらが生じる事態を抑制できるようになる。
【０１６１】
また、画素部３１'では、駆動用トランジスタ９２及び駆動用トランジスタ１５２において、ゲート、ドレイン、ソースの向きが一致するように配置して、駆動用トランジスタ９２と駆動用トランジスタ１５２の特性が、それぞれ同様となるようにしている。
【０１６２】
このため、駆動用トランジスタ９２のみを用いて、閾値補正や移動度補正を行う場合でも、駆動用トランジスタ１５２の閾値や移動度が補正されたものと同様の効果を得ることができる。
【０１６３】
なお、本開示は、以下のような構成もとることができる。
（１）ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む駆動回路。
（２）前記第1の駆動用トランジスタのゲートと、前記第２の駆動用トランジスタのゲートとが接続され、前記第1の駆動用トランジスタのソースと、前記第２の駆動用トランジスタのソースとが接続されている前記（１）に記載の駆動回路。
（３）前記補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、オフ状態からオン状態とされるスイッチング素子をさらに含み、前記第２の駆動用トランジスタは、前記スイッチング素子がオン状態とされたことに対応して、前記スイッチング素子を介して電源線と接続されたドレインからソースに前記第２の電流を供給する前記（２）に記載の駆動回路。
（４）前記第1の駆動用トランジスタと前記第２の駆動用トランジスタは、ゲート、ドレイン、及びソースの向きがそれぞれ一致するように配置される前記（１）乃至（３）に記載の駆動回路。
（５）第1の駆動用トランジスタと、第２の駆動用トランジスタと、発光素子とを含む駆動回路の駆動方法において、前記第1の駆動用トランジスタによる、ドレインからソースに第1の電流を供給する第1の供給ステップと、前記第２の駆動用トランジスタによる、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の供給ステップと、前記発光素子による、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光ステップとを含む駆動方法。
（６）ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを含む電子機器。
（７）複数の画素部を発光させて画像を表示する表示パネルを含み、前記画素部は、ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子とを有する表示装置。
（８）第１の駆動用トランジスタと、第２の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子を発光させる発光期間とを有する駆動回路。
（９）前記スイッチングトランジスタは前記補正期間においてオフ状態とされる前記（８）に記載の駆動回路。
（１０）前記第１の電源と前記第２の電源は、同一の電源とされている前記（８）又は（９）に記載の駆動回路。
（１１）第１の駆動用トランジスタと、第２の駆動用トランジスタと、スイッチングトランジスタと、サンプリングトランジスタと、保持容量と、発光素子とを含み、前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子を発光させる発光期間とを有する電子機器。
【０１６４】
ところで、以上説明した有機ＥＬパネル１１１は、パネルモジュールとも称される。このパネルモジュールに、さらに、電源回路、画像ＬＳＩ(Large Scale Integration)などが付加されて、表示装置が構成される。
【０１６５】
有機ＥＬパネルを用いた表示装置は、例えば、図１５に示されるように、有機ELパネル１７１aを有するテレビジョン受像機１７１等の電子機器に適用することができる。また、電子機器としては、テレビジョン受像機１７１の他、デジタルスチルカメラやデジタルビデオカメラ、ノート型パーソナルコンピュータ、携帯電話、テレビジョン受像機などを採用することができる。即ち、これらの電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに本開示を適用することが可能である。
【０１６６】
なお、本開示による実施の形態は、上述した本実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１６７】
１１ 有機ＥＬパネル， ２１ 画素アレイ部， ３１,３１' 画素部， ４１ データドライバ， ４２,４２' ゲートドライバ， ５１-1乃至５１-N DSドライバ， ５２-1乃至５２-N WSドライバ， ９１ サンプリング用トランジスタ， ９２ 駆動用トランジスタ， ９３ 保持容量， ９４ 発光素子， ９５ 補助容量， ９６ 配線， ９７ EL素子ELP， １１１ 有機ＥＬパネル， １３１ DSドライバ， １５１ スイッチング用トランジスタ， １５２ 駆動用トランジスタ， １７１ テレビジョン受像機， １７１a 有機ELパネル
【特許請求の範囲】
【請求項１】
ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、
前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、
前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子と
を含む駆動回路。
【請求項２】
前記第1の駆動用トランジスタのゲートと、前記第２の駆動用トランジスタのゲートとが接続され、
前記第1の駆動用トランジスタのソースと、前記第２の駆動用トランジスタのソースとが接続されている
請求項１に記載の駆動回路。
【請求項３】
前記補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、オフ状態からオン状態とされるスイッチング素子をさらに含み、
前記第２の駆動用トランジスタは、前記スイッチング素子がオン状態とされたことに対応して、前記スイッチング素子を介して電源線と接続されたドレインからソースに前記第２の電流を供給する
請求項２に記載の駆動回路。
【請求項４】
前記第1の駆動用トランジスタと前記第２の駆動用トランジスタは、ゲート、ドレイン、及びソースの向きがそれぞれ一致するように配置される
請求項３に記載の駆動回路。
【請求項５】
第1の駆動用トランジスタと、第２の駆動用トランジスタと、発光素子とを含む駆動回路の駆動方法において、
前記第1の駆動用トランジスタによる、ドレインからソースに第1の電流を供給する第1の供給ステップと、
前記第２の駆動用トランジスタによる、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の供給ステップと、
前記発光素子による、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光ステップと
を含む駆動方法。
【請求項６】
ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、
前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、
前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子と
を含む電子機器。
【請求項７】
複数の画素部を発光させて画像を表示する表示パネルを含み、
前記画素部は、
ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、
前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、
前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子と
を有する
表示装置。
【請求項８】
第１の駆動用トランジスタと、
第２の駆動用トランジスタと、
スイッチングトランジスタと、
サンプリングトランジスタと、
保持容量と、
発光素子と
を含み、
前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、
前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、
補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子を発光させる発光期間と
を有する駆動回路。
【請求項９】
前記スイッチングトランジスタは前記補正期間においてオフ状態とされる
請求項８に記載の駆動回路。
【請求項１０】
前記第１の電源と前記第２の電源は、同一の電源とされている
請求項８に記載の駆動回路。
【請求項１１】
第１の駆動用トランジスタと、
第２の駆動用トランジスタと、
スイッチングトランジスタと、
サンプリングトランジスタと、
保持容量と、
発光素子と
を含み、
前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、
前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、
補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子を発光させる発光期間と
を有する電子機器。
【請求項１】
ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、
前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、
前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子と
を含む駆動回路。
【請求項２】
前記第1の駆動用トランジスタのゲートと、前記第２の駆動用トランジスタのゲートとが接続され、
前記第1の駆動用トランジスタのソースと、前記第２の駆動用トランジスタのソースとが接続されている
請求項１に記載の駆動回路。
【請求項３】
前記補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、オフ状態からオン状態とされるスイッチング素子をさらに含み、
前記第２の駆動用トランジスタは、前記スイッチング素子がオン状態とされたことに対応して、前記スイッチング素子を介して電源線と接続されたドレインからソースに前記第２の電流を供給する
請求項２に記載の駆動回路。
【請求項４】
前記第1の駆動用トランジスタと前記第２の駆動用トランジスタは、ゲート、ドレイン、及びソースの向きがそれぞれ一致するように配置される
請求項３に記載の駆動回路。
【請求項５】
第1の駆動用トランジスタと、第２の駆動用トランジスタと、発光素子とを含む駆動回路の駆動方法において、
前記第1の駆動用トランジスタによる、ドレインからソースに第1の電流を供給する第1の供給ステップと、
前記第２の駆動用トランジスタによる、前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の供給ステップと、
前記発光素子による、前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光ステップと
を含む駆動方法。
【請求項６】
ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、
前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、
前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子と
を含む電子機器。
【請求項７】
複数の画素部を発光させて画像を表示する表示パネルを含み、
前記画素部は、
ドレインからソースに第1の電流を供給する第１の駆動用トランジスタと、
前記第１の駆動用トランジスタのゲート電位が映像信号の信号電位とされ、前記第1の駆動用トランジスタのゲートとソースの間の電圧が補正される補正期間に、前記第1の駆動用トランジスタのソース電位が、前記第1の電流に応じた速さで上昇したことに対応して、ドレインからソースに第２の電流を供給する第２の駆動用トランジスタと、
前記第１の駆動用トランジスタのソースから供給される前記第1の電流と、前記第２の駆動用トランジスタのソースから供給される前記第２の電流とにより、前記補正期間で補正された前記電圧に応じた明るさで発光する発光素子と
を有する
表示装置。
【請求項８】
第１の駆動用トランジスタと、
第２の駆動用トランジスタと、
スイッチングトランジスタと、
サンプリングトランジスタと、
保持容量と、
発光素子と
を含み、
前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、
前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、
補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子を発光させる発光期間と
を有する駆動回路。
【請求項９】
前記スイッチングトランジスタは前記補正期間においてオフ状態とされる
請求項８に記載の駆動回路。
【請求項１０】
前記第１の電源と前記第２の電源は、同一の電源とされている
請求項８に記載の駆動回路。
【請求項１１】
第１の駆動用トランジスタと、
第２の駆動用トランジスタと、
スイッチングトランジスタと、
サンプリングトランジスタと、
保持容量と、
発光素子と
を含み、
前記保持容量の一端には、信号線から前記サンプリングトランジスタを介して映像信号が供給され、
前記映像信号が前記保持容量の一端に供給された状態で、第１の電源から前記第１の駆動用トランジスタを介して前記保持容量の他端に電流を供給して、前記保持容量の両端間の電圧を補正する補正期間と、
補正された電圧に応じて前記第１の電源から前記第１の駆動用トランジスタを介して供給される第１の電流と、補正された電圧に応じて第２の電源から前記スイッチングトランジスタと前記第２の駆動用トランジスタとを介して供給される第２の電流とにより前記発光素子を発光させる発光期間と
を有する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１３−４７７１７（Ｐ２０１３−４７７１７Ａ）
【公開日】平成２５年３月７日（２０１３．３．７）
【国際特許分類】
【出願番号】特願２０１１−１８５７１７（Ｐ２０１１−１８５７１７）
【出願日】平成２３年８月２９日（２０１１．８．２９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年３月７日（２０１３．３．７）
【国際特許分類】
【出願日】平成２３年８月２９日（２０１１．８．２９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]