駆動回路
【課題】電源部品を減らし、安価な構成の駆動回路。
【解決手段】一次巻線N1と第1の二次巻線N2とを有し、一次巻線に駆動信号が印加されるトランスT1と、トランスの第1の二次巻線の一端と第1スイッチング素子Q1の制御端子との間に接続された第1コンデンサC3と、第1ツェナーダイオードZN1と第2ツェナーダイオードZN2とが直列に接続され、第1コンデンサと第1スイッチング素子との接続点に第1ツェナーダイオードのカソードに接続され、トランスの第1の二次巻線の他端に第2ツェナーダイオードのカソードが接続された第1直列回路とを有する。
【解決手段】一次巻線N1と第1の二次巻線N2とを有し、一次巻線に駆動信号が印加されるトランスT1と、トランスの第1の二次巻線の一端と第1スイッチング素子Q1の制御端子との間に接続された第1コンデンサC3と、第1ツェナーダイオードZN1と第2ツェナーダイオードZN2とが直列に接続され、第1コンデンサと第1スイッチング素子との接続点に第1ツェナーダイオードのカソードに接続され、トランスの第1の二次巻線の他端に第2ツェナーダイオードのカソードが接続された第1直列回路とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、トランスを用いてスイッチング素子を駆動する駆動回路に関する。
【背景技術】
【0002】
図17は従来の駆動回路の一例を示す回路図である。図17において、パルス発生器P1で発生したパルス信号は抵抗R1とコンデンサC1とを介してトランスT1の一次巻線N1に供給される。トランスT1の二次巻線N2に発生したパルス信号は抵抗R2を介してMOSFETからなるスイッチング素子Q1に印加され、スイッチング素子Q1がパルス信号に応じてオンオフ駆動される。
【0003】
ここで、二次巻線N2を直接、スイッチング素子Q1に接続すると、パルス信号のオンデューティが例えば50%である場合、パルス信号の最大値はスイッチング素子Q1のしきい値Vthを超えるため、スイッチング素子Q1がオン動作する。しかしながら、パルス信号のオンデューティが50%よりも大きく変化していくと、トランスT1の一次、二次巻線間の信号伝達波形は、交流信号のみの伝達波形となるため、パルス幅の大きさに比例してパルス信号の最大値が低下し、パルス信号の最大値がスイッチング素子Q1のしきい値Vth未満となると、スイッチング素子Q1がオン動作しなくなる。即ち、オンデューティが変化した場合には、パルス信号からなる駆動電圧が変化してしまう。
【0004】
特許文献1に記載された駆動回路は、上記課題を解決したものであり、図18に特許文献1の駆動回路の一例を示し、図19に特許文献1の駆動回路の動作波形を示す。この駆動回路は、制御部102からの駆動信号Vsのオンデューティが増加すると、FETQ11,FETQ12経由でトランスの一次巻線nN1に印加する直流電源Vccからの電圧Vc13が増加し、二次巻線nN2の電圧VT2も増加する。即ち、二次巻線nN2の電圧VT2の最大値は一定値に保たれるので、スイッチング素子Qを容易に駆動することができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2001−345194号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、図18に示す駆動回路では、第1駆動用電源電圧をデューティを検出して第2駆動用電源電圧に増加させるために、第1駆動用電源電圧と第2駆動用電源電圧との2つの駆動用電源電圧が必要であった。このため、電源部品が増加し、価格が高くなっていた。
【0007】
本発明の課題は、電源部品を減らし、安価な駆動回路を提供することにある。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本発明の駆動回路は、一次巻線と、第1の二次巻線を有する1以上の二次巻線とを有し、前記一次巻線に駆動信号が印加されるトランスと、前記トランスの第1の二次巻線から出力される信号によりオンオフ制御される第1スイツチング素子と、前記トランスの第1の二次巻線の一端と前記第1スイッチング素子の制御端子との間に接続された第1コンデンサと、第1ツェナーダイオードと第2ツェナーダイオードとが直列に接続され、前記第1コンデンサと前記第1スイッチング素子との接続点に前記第1ツェナーダイオードのカソードに接続され、前記トランスの第1の二次巻線の他端に前記第2ツェナーダイオードのカソードが接続された第1直列回路とを有することを特徴とする。
【0009】
また、第1コンデンサの両端に第1ダイオードが並列に接続されることを特徴とする。
【発明の効果】
【0010】
本発明によれば、1つの駆動用電源電圧でスイッチング素子Qを駆動することができるので、電源部品を減らし、安価になる。また、起動時に、第1の二次巻線の電圧が負の場合、第1ダイオードに電流が流れ、第1コンデンサには殆ど充電されないので、第1コンデンサの電圧が第1ダイオードの順方向電圧にクランプされる。このため、起動時に第1スイッチング素子に印加される電圧も小さくなるので、誤オン期間を防止できる。
【図面の簡単な説明】
【0011】
【図1】実施例1の駆動回路の構成図である。
【図2】実施例1の駆動回路の動作波形を示す図である。
【図3】実施例1の駆動回路の二次巻線電圧が負の場合の電流ループを示す図である。
【図4】実施例1の駆動回路の二次巻線電圧が正の場合の各部の電圧を示す図である。
【図5】実施例1の駆動回路のトランスをフライバックトランスとした場合の例を示す図である。
【図6】図5に示す駆動回路の起動時のスイッチング素子Q1のゲート−ソース間電圧Vgs波形を示す図である。
【図7】図5に示す駆動回路の起動時の二次巻線N2とコンデンサC3の電圧波形を示す図である。
【図8】図5に示す駆動回路のコンデンサC3の充電後のトランスの二次巻線電圧波形を示す図である。
【図9】実施例2の駆動回路の構成図である。
【図10】実施例2の駆動回路の動作波形を示す図である。
【図11】実施例3の駆動回路の構成図である。
【図12】実施例3の駆動回路においてダイオードD1を設けない場合の各部の動作波形を示す図である。
【図13】実施例3の駆動回路においてダイオードD1を設けた場合の各部の動作波形を示す図である。
【図14】実施例4の駆動回路の構成図である。
【図15】実施例4の駆動回路の各部の動作波形を示す図である。
【図16】実施例5の駆動回路の構成図である。
【図17】従来の駆動回路の一例を示す構成図である。
【図18】従来の駆動回路の他の一例を示す構成図である。
【図19】図18に示す従来の駆動回路の動作波形を示す図である。
【発明を実施するための形態】
【0012】
以下、本発明の実施の形態の駆動回路を図面を参照しながら詳細に説明する。
【実施例1】
【0013】
図1は本発明の実施例1の駆動回路の構成図である。図1に示す駆動回路において、パルス発生器P1の両端には、抵抗R1とコンデンサC1とトランスT1の一次巻線N1が接続されている。一次巻線N1は、励磁インダクタンスL1を有する。トランスT1の一次巻線N1と二次巻線N2(第1の二次巻線に対応)とは、同相に巻回されている。
【0014】
トランスT1の二次巻線N2の一端には抵抗R3とコンデンサC3との並列回路の一端が接続され、この並列回路の他端はツェナーダイオードZN1(第1ツェナーダイオードに対応)のカソードと抵抗R2の一端とが接続されている。抵抗R2の他端はMOSFET等からなるスイッチング素子Q1(第1スイッチング素子に対応)のゲート(制御端子)が接続されている。
【0015】
ここで、抵抗R3は、駆動回路の電源オフ後のコンデンサC3の放電抵抗であり、省略しても構わない。
【0016】
ツェナーダイオードZN1のアノードはツェナーダイオードZN2(第2ツェナーダイオードに対応)のアノードに接続され、ツェナーダイオードZN2のカソードは二次巻線N2の他端とスイッチング素子Q1のソースとに接続されている。
【0017】
以上の構成によれば、パルス発生器P1からパルス信号(駆動信号に対応)が抵抗R1とコンデンサC1を介してトランスT1の一次巻線N1に印加されると、二次巻線N2には一次巻線N1との巻数比に応じた電圧が発生する。
二次巻線N2の電圧Vn2が負である場合には、電圧Vn2によりツェナーダイオードZN2が導通すると、N2→ZN2→ZN1→C3→N2の経路で電流が流れ、コンデンサC3が充電される。このとき、コンデンサC3の充電電圧Vc3は、(Vn2−Vzn2)となる。
【0018】
ここでは、ツェナーダイオードZN1の順方向電圧Vfは省略する。即ち、二次巻線N2の負電圧をツェナーダイオードZN2でクランプするので、図2に示すように負電圧は一定の電圧波形となる。
【0019】
次に、二次巻線N2の電圧Vn2が正である場合には、図4に示すように、正の電圧Vn2にコンデンサC3の電圧Vc3が重畳されるため、スイッチング素子Q1のゲート−ソース間の駆動電圧Vgsは、(Vn2+Vc3)となり、図2に示す最大電圧となる。
【0020】
また、パルス発生器P1のパルス信号のオンデューティが最大であるときに、電圧(Vn2+Vc3)がスイッチング素子Q1を十分に駆動できる(即ち、しきい値Vthを 超える)ように、ツェナーダイオードZN2の降伏電圧を設定する。
【0021】
このように、実施例1の駆動回路によれば、1つの駆動用電源電圧を用いて、パルス信号のオンデューティが最大でもスイッチング素子Q1を十分に駆動できるので、電源部品を減らし、安価な構成の駆動回路を提供できる。
【実施例2】
【0022】
次に、本発明の実施例2の駆動回路を説明する。まず、実施例2の駆動回路の説明に先立って、図5に示すように、実施例1の駆動回路のトランスをフライバックトランスとした場合の問題点について説明する。図1に示すトランスT1に対して、図5に示すトランスT1aは、一次巻線N1と二次巻線N2とが逆相(巻線の巻始側(●)が一次側と二次側とで逆)に巻回されている。
【0023】
トランスT1aの一次側のパルス信号のオンデューティを大きい状態で起動する場合、トランスT1aの二次側ではパルス信号が反転するため、オンデューティは小さくなる。このとき、起動時の二次巻線N2の電圧Vn2とコンデンサC3の電圧Vc3は図7に示すようになる。
【0024】
スイッチング素子Q1の駆動電圧であるゲート−ソース間の電圧Vgsは、(Vn2+Vc3)となるため、図6に示すように、電圧に直流成分が重畳する期間が発生し、この直流成分が重畳された電圧がスイッチング素子Q1のしきい値Vthを超えると、電圧Vgsがしきい値Vthを超えている期間、スイッチング素子Q1がオンし続ける。図6に示すように、電圧Vgsがしきい値Vthを超える期間、即ち、スイッチング素子Q1が誤ってオンする期間(誤オン期間)が生じる。
【0025】
起動初期には、コンデンサC1の電圧は0Vであるため、トランスT1aの1次側に入力されるパルスの電圧は、略一次巻線N1に印加される。このため、トランスT1aの二次巻線N2には負側に大きな電圧が印加され、ツェナーダイオードZN2が導通する。このため、コンデンサC3は、図5の矢印で示すVc3の方向に充電される。
【0026】
コンデンサC3が充電されていくと、一次巻線N1の電圧は正負に変動して、二次巻線N2の電圧は、図8に示すように、正側の電圧V1×時間T1とによる積と、負側の電圧V2×時間T2とによる積とが等しくなる。このとき、二次巻線N2のオンデューティは小さいため、正側のピーク電圧は上昇し、ツェナーダイオードZN1が導通する。すると、コンデンサC3は、図5に示した方向とは逆方向に充電されるため、図6及び図7に示すような波形となる。
【0027】
このように、図5に示す駆動回路は、誤オン期間が発生する。従って、図9に示す実施例2の駆動回路は、スイッチング素子Q1の誤オン期間を防止するようにしたものである。図9に示す実施例2の駆動回路は、図1に示す構成に対して、さらに、コンデンサC3及び抵抗R3の並列回路にダイオードD1が並列に接続されている。ダイオードD1のカソードは、二次巻線N2の一端に接続され、ダイオードD1のアノードは、ツェナーダイオードZN1のカソードに接続されている。
【0028】
実施例2の駆動回路によれば、起動時に、二次巻線N2の電圧が負の場合、N2→ZN2→ZN1→D1→N2の経路で電流が流れ、コンデンサC3には殆ど充電されないので、図10(a)に示すように、起動時の電圧Vc3がダイオードD1の順方向電圧Vfにクランプされて小さくなる。また、電圧Vn2は、ツェナーダイオードZN2によりクランプされるので、図10(a)に示すように、起動時に負の一定電圧となる。
【0029】
このため、電圧(Vn2+Vc3)である電圧Vgsも小さくなり、電圧Vgsの各パルスの下限値を結ぶ包絡線波形の値がしきい値Vthよりも小さくなるので、誤オン期間を防止できる。従って、起動時にスイッチング素子Q1がオンし続けることがなくなる。
【実施例3】
【0030】
図11は実施例3の駆動回路の構成図である。図11に示す実施例3の駆動回路は、直列に接続されたローサイド用のスイッチング素子Q2とハイサイド用のスイッチング素子Q1とを駆動するために、トランスT2と、スイッチング素子Q1用の二次側回路と、スイッチング素子Q2用の二次側回路とを設けたことを特徴とする。
【0031】
トランスT2は、一次巻線N1と第1の二次巻線N2と第2の二次巻線N3とを有する。第1の二次巻線N2は、一次巻線N1とは逆相に巻回されている。第1の二次巻線N2の両端には、コンデンサC3と抵抗R3とダイオードD3との並列回路とツェナーダイオードZN1とツェナーダイオードZN2との直列回路が接続される。ツェナーダイオードZN1とツェナーダイオードZN2との直列回路には、抵抗R2とスイッチング素子Q1のゲート−ソース間とが接続される。
【0032】
第2の二次巻線N3の両端には、コンデンサC4と抵抗R5との並列回路とツェナーダイオードZN3とツェナーダイオードZN4との直列回路が接続される。ツェナーダイオードZN3とツェナーダイオードZN4との直列回路には、抵抗R6とスイッチング素子Q2のゲート−ソース間とが接続される。
【0033】
ここで、抵抗R3及びR5は、駆動回路の電源オフ後のコンデンサC3及びC4の放電抵抗であり、省略しても構わない。
【0034】
なお、一次巻線と二次巻線の比率は、一次巻線側の駆動回路の電源電圧からスイッチング素子Q1,Q2のゲート電圧を十分駆動できる値に決定されるため、任意の巻数比となる。ハイサイドのオンデューティは50%未満である。
図12は実施例3の駆動回路においてダイオードD1を設けない場合の各部の動作波形を示す図である。図12(a)はハイサイドのコンデンサC3の電圧Vc3、第1の二次巻線N2の電圧Vn2の各波形を示し、図12(b)はローサイドのコンデンサC4の電圧Vc4、第2の二次巻線N3の電圧Vn3の各波形を示し、図12(c)はスイッチング素子Q1,Q2のゲート波形を示す。
【0035】
図13は実施例3の駆動回路においてダイオードD1を設けた場合の各部の動作波形を示す図である。図13(a)はハイサイドの電圧Vc3、Vn2の各波形を示し、図13(b)はローサイドの電圧Vc4、Vn3の各波形を示し、図13(c)はスイッチング素子Q1,Q2のゲート波形を示す。
【0036】
実施例3の駆動回路においても、実施例2の駆動回路の動作と同様に、ハイサイドにおいて、起動時にダイオードD1が導通することで、コンデンサC3の充電電圧がダイオードD1でクランプされて、直流成分の重畳が抑制される。このため、図13(a)に示すように、起動後のハイサイドの電圧Vc3、Vn2は低くなるため、スイッチング素子Q1の誤オン期間を防止できる。
【0037】
また、第1の二次巻線N2と第2の二次巻線N3とは、電磁的に結合しているので、ローサイドの電圧Vc4、Vn3は、ハイサイドの電圧Vc3、Vn2の影響を受けることから、ダイオードD1でクランプされて、直流成分の重畳が抑制される。このため、図13(b)に示すように、起動後のローサイドの電圧Vc4、Vn3は低くなる。
【実施例4】
【0038】
図14は実施例4の駆動回路の構成図である。図13に示す実施例3の駆動回路は、ダイオードD1をハイサイドのコンデンサC3に並列に接続したが、図14に示す実施例4の駆動回路は、ダイオードD2をローサイドのコンデンサC4に並列に接続したことを特徴とする。
【0039】
第2の二次巻線N3は、第1の二次巻線N2とは逆相に巻回され、第2の二次巻線N3の一端には、ダイオードD2のアノードが接続され、ダイオードD2のカソードは、ツェナーダイオードZN3のカソードに接続されている。
【0040】
このように実施例4の駆動回路によれば、ツェナーダイオードZN3の降伏電圧を十分に小さい値に設定すると、起動初期にダイオードD2が導通した場合に第2の二次巻線N3の電圧VN3がツェナーダイオードZN3に印加されて、ツェナーダイオードZN3が導通する。
【0041】
ツェナーダイオードZN3が導通すると、第2の二次巻線N3の電圧VN3はツェナーダイオードZN3の電圧と同等となる。このとき、第1の二次巻線N2の電圧VN2は、第2の二次巻線N3との巻数比に応じた電圧となる。例えば、トランスT2の一次巻線N1の巻数n1と第1の二次巻線N2の巻数n2と第2の二次巻線N3の巻数n3との巻数比を、1:1:1とする。
【0042】
ツェナーダイオードZN3が導通したとき、第2の二次巻線N3の電圧VN3とツェナーダイオードZN3の電圧Vzn3と第2の二次巻線N2の電圧VN2とが等しくなる。
【0043】
このとき、ツェナーダイオードZN2の降伏電圧がツェナーダイオードZN3の降伏電圧以上となるようにツェナーダイオードZN2を選定することにより、起動初期にツェナーダイオードZN2が導通しなくなり、コンデンサC3は充電されなくなる。
【0044】
従って、実施例3の駆動回路においても、実施例2の駆動回路で説明したように、コンデンサC3をダイオードD1でクランプした場合と同様の効果が得られるので、直流重畳が発生しなくなり、スイッチング素子Q1の誤オン期間を防止することができる。
【0045】
図15は実施例4の駆動回路においてダイオードD2を設けた場合の各部の動作波形を示す図である。図15(a)はハイサイドの電圧Vc3、Vn2の各波形を示し、図15(b)はローサイドの電圧Vc4、Vn3の各波形を示し、図15(c)はスイッチング素子Q1,Q2のゲート波形を示す。図15(c)に示すように、スイッチング素子Q1の誤オン期間を防止することができる。
【実施例5】
【0046】
図16は実施例5の駆動回路の構成図である。図16に示す実施例5の駆動回路は、ハイサイドのコンデンサC3に並列にダイオードD1を接続し、ローサイドのコンデンサC4に並列にダイオードD2を接続したことを特徴とする。即ち、図16に示す実施例5の駆動回路は、図11に示す実施例3の駆動回路と図14に示す実施例4の駆動回路とを組み合わせたものである。従って、実施例3の駆動回路及び実施例4の駆動回路のように動作し、これらの駆動回路と同様な効果が得られる。
【0047】
なお、本発明は前述した実施例1乃至実施例5の駆動回路に限定されるものではない。図11に示す実施例3又は図14に示す実施例4又は図16に示す実施例5の一次巻線と二次巻線との構成に対して、一次巻線N1と二次巻線との巻き方が逆になった場合には、追加すべきダイオードの向きも逆に構成すれば良い。
【産業上の利用可能性】
【0048】
本発明は、電源装置に適用可能である。
【符号の説明】
【0049】
P1 パルス発生器
R1,R2,R3,R5,R6 抵抗
C1,C3,C4 コンデンサ
T1,T1a,T2 トランス
N1 一次巻線
N2 第1の二次巻線
N3 第2の二次巻線
ZN1〜ZN4 ツェナーダイオード
Q1,Q2 スイッチング素子
D1,D2 ダイオード
L1 励磁インダクタンス
【技術分野】
【0001】
本発明は、トランスを用いてスイッチング素子を駆動する駆動回路に関する。
【背景技術】
【0002】
図17は従来の駆動回路の一例を示す回路図である。図17において、パルス発生器P1で発生したパルス信号は抵抗R1とコンデンサC1とを介してトランスT1の一次巻線N1に供給される。トランスT1の二次巻線N2に発生したパルス信号は抵抗R2を介してMOSFETからなるスイッチング素子Q1に印加され、スイッチング素子Q1がパルス信号に応じてオンオフ駆動される。
【0003】
ここで、二次巻線N2を直接、スイッチング素子Q1に接続すると、パルス信号のオンデューティが例えば50%である場合、パルス信号の最大値はスイッチング素子Q1のしきい値Vthを超えるため、スイッチング素子Q1がオン動作する。しかしながら、パルス信号のオンデューティが50%よりも大きく変化していくと、トランスT1の一次、二次巻線間の信号伝達波形は、交流信号のみの伝達波形となるため、パルス幅の大きさに比例してパルス信号の最大値が低下し、パルス信号の最大値がスイッチング素子Q1のしきい値Vth未満となると、スイッチング素子Q1がオン動作しなくなる。即ち、オンデューティが変化した場合には、パルス信号からなる駆動電圧が変化してしまう。
【0004】
特許文献1に記載された駆動回路は、上記課題を解決したものであり、図18に特許文献1の駆動回路の一例を示し、図19に特許文献1の駆動回路の動作波形を示す。この駆動回路は、制御部102からの駆動信号Vsのオンデューティが増加すると、FETQ11,FETQ12経由でトランスの一次巻線nN1に印加する直流電源Vccからの電圧Vc13が増加し、二次巻線nN2の電圧VT2も増加する。即ち、二次巻線nN2の電圧VT2の最大値は一定値に保たれるので、スイッチング素子Qを容易に駆動することができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2001−345194号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、図18に示す駆動回路では、第1駆動用電源電圧をデューティを検出して第2駆動用電源電圧に増加させるために、第1駆動用電源電圧と第2駆動用電源電圧との2つの駆動用電源電圧が必要であった。このため、電源部品が増加し、価格が高くなっていた。
【0007】
本発明の課題は、電源部品を減らし、安価な駆動回路を提供することにある。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本発明の駆動回路は、一次巻線と、第1の二次巻線を有する1以上の二次巻線とを有し、前記一次巻線に駆動信号が印加されるトランスと、前記トランスの第1の二次巻線から出力される信号によりオンオフ制御される第1スイツチング素子と、前記トランスの第1の二次巻線の一端と前記第1スイッチング素子の制御端子との間に接続された第1コンデンサと、第1ツェナーダイオードと第2ツェナーダイオードとが直列に接続され、前記第1コンデンサと前記第1スイッチング素子との接続点に前記第1ツェナーダイオードのカソードに接続され、前記トランスの第1の二次巻線の他端に前記第2ツェナーダイオードのカソードが接続された第1直列回路とを有することを特徴とする。
【0009】
また、第1コンデンサの両端に第1ダイオードが並列に接続されることを特徴とする。
【発明の効果】
【0010】
本発明によれば、1つの駆動用電源電圧でスイッチング素子Qを駆動することができるので、電源部品を減らし、安価になる。また、起動時に、第1の二次巻線の電圧が負の場合、第1ダイオードに電流が流れ、第1コンデンサには殆ど充電されないので、第1コンデンサの電圧が第1ダイオードの順方向電圧にクランプされる。このため、起動時に第1スイッチング素子に印加される電圧も小さくなるので、誤オン期間を防止できる。
【図面の簡単な説明】
【0011】
【図1】実施例1の駆動回路の構成図である。
【図2】実施例1の駆動回路の動作波形を示す図である。
【図3】実施例1の駆動回路の二次巻線電圧が負の場合の電流ループを示す図である。
【図4】実施例1の駆動回路の二次巻線電圧が正の場合の各部の電圧を示す図である。
【図5】実施例1の駆動回路のトランスをフライバックトランスとした場合の例を示す図である。
【図6】図5に示す駆動回路の起動時のスイッチング素子Q1のゲート−ソース間電圧Vgs波形を示す図である。
【図7】図5に示す駆動回路の起動時の二次巻線N2とコンデンサC3の電圧波形を示す図である。
【図8】図5に示す駆動回路のコンデンサC3の充電後のトランスの二次巻線電圧波形を示す図である。
【図9】実施例2の駆動回路の構成図である。
【図10】実施例2の駆動回路の動作波形を示す図である。
【図11】実施例3の駆動回路の構成図である。
【図12】実施例3の駆動回路においてダイオードD1を設けない場合の各部の動作波形を示す図である。
【図13】実施例3の駆動回路においてダイオードD1を設けた場合の各部の動作波形を示す図である。
【図14】実施例4の駆動回路の構成図である。
【図15】実施例4の駆動回路の各部の動作波形を示す図である。
【図16】実施例5の駆動回路の構成図である。
【図17】従来の駆動回路の一例を示す構成図である。
【図18】従来の駆動回路の他の一例を示す構成図である。
【図19】図18に示す従来の駆動回路の動作波形を示す図である。
【発明を実施するための形態】
【0012】
以下、本発明の実施の形態の駆動回路を図面を参照しながら詳細に説明する。
【実施例1】
【0013】
図1は本発明の実施例1の駆動回路の構成図である。図1に示す駆動回路において、パルス発生器P1の両端には、抵抗R1とコンデンサC1とトランスT1の一次巻線N1が接続されている。一次巻線N1は、励磁インダクタンスL1を有する。トランスT1の一次巻線N1と二次巻線N2(第1の二次巻線に対応)とは、同相に巻回されている。
【0014】
トランスT1の二次巻線N2の一端には抵抗R3とコンデンサC3との並列回路の一端が接続され、この並列回路の他端はツェナーダイオードZN1(第1ツェナーダイオードに対応)のカソードと抵抗R2の一端とが接続されている。抵抗R2の他端はMOSFET等からなるスイッチング素子Q1(第1スイッチング素子に対応)のゲート(制御端子)が接続されている。
【0015】
ここで、抵抗R3は、駆動回路の電源オフ後のコンデンサC3の放電抵抗であり、省略しても構わない。
【0016】
ツェナーダイオードZN1のアノードはツェナーダイオードZN2(第2ツェナーダイオードに対応)のアノードに接続され、ツェナーダイオードZN2のカソードは二次巻線N2の他端とスイッチング素子Q1のソースとに接続されている。
【0017】
以上の構成によれば、パルス発生器P1からパルス信号(駆動信号に対応)が抵抗R1とコンデンサC1を介してトランスT1の一次巻線N1に印加されると、二次巻線N2には一次巻線N1との巻数比に応じた電圧が発生する。
二次巻線N2の電圧Vn2が負である場合には、電圧Vn2によりツェナーダイオードZN2が導通すると、N2→ZN2→ZN1→C3→N2の経路で電流が流れ、コンデンサC3が充電される。このとき、コンデンサC3の充電電圧Vc3は、(Vn2−Vzn2)となる。
【0018】
ここでは、ツェナーダイオードZN1の順方向電圧Vfは省略する。即ち、二次巻線N2の負電圧をツェナーダイオードZN2でクランプするので、図2に示すように負電圧は一定の電圧波形となる。
【0019】
次に、二次巻線N2の電圧Vn2が正である場合には、図4に示すように、正の電圧Vn2にコンデンサC3の電圧Vc3が重畳されるため、スイッチング素子Q1のゲート−ソース間の駆動電圧Vgsは、(Vn2+Vc3)となり、図2に示す最大電圧となる。
【0020】
また、パルス発生器P1のパルス信号のオンデューティが最大であるときに、電圧(Vn2+Vc3)がスイッチング素子Q1を十分に駆動できる(即ち、しきい値Vthを 超える)ように、ツェナーダイオードZN2の降伏電圧を設定する。
【0021】
このように、実施例1の駆動回路によれば、1つの駆動用電源電圧を用いて、パルス信号のオンデューティが最大でもスイッチング素子Q1を十分に駆動できるので、電源部品を減らし、安価な構成の駆動回路を提供できる。
【実施例2】
【0022】
次に、本発明の実施例2の駆動回路を説明する。まず、実施例2の駆動回路の説明に先立って、図5に示すように、実施例1の駆動回路のトランスをフライバックトランスとした場合の問題点について説明する。図1に示すトランスT1に対して、図5に示すトランスT1aは、一次巻線N1と二次巻線N2とが逆相(巻線の巻始側(●)が一次側と二次側とで逆)に巻回されている。
【0023】
トランスT1aの一次側のパルス信号のオンデューティを大きい状態で起動する場合、トランスT1aの二次側ではパルス信号が反転するため、オンデューティは小さくなる。このとき、起動時の二次巻線N2の電圧Vn2とコンデンサC3の電圧Vc3は図7に示すようになる。
【0024】
スイッチング素子Q1の駆動電圧であるゲート−ソース間の電圧Vgsは、(Vn2+Vc3)となるため、図6に示すように、電圧に直流成分が重畳する期間が発生し、この直流成分が重畳された電圧がスイッチング素子Q1のしきい値Vthを超えると、電圧Vgsがしきい値Vthを超えている期間、スイッチング素子Q1がオンし続ける。図6に示すように、電圧Vgsがしきい値Vthを超える期間、即ち、スイッチング素子Q1が誤ってオンする期間(誤オン期間)が生じる。
【0025】
起動初期には、コンデンサC1の電圧は0Vであるため、トランスT1aの1次側に入力されるパルスの電圧は、略一次巻線N1に印加される。このため、トランスT1aの二次巻線N2には負側に大きな電圧が印加され、ツェナーダイオードZN2が導通する。このため、コンデンサC3は、図5の矢印で示すVc3の方向に充電される。
【0026】
コンデンサC3が充電されていくと、一次巻線N1の電圧は正負に変動して、二次巻線N2の電圧は、図8に示すように、正側の電圧V1×時間T1とによる積と、負側の電圧V2×時間T2とによる積とが等しくなる。このとき、二次巻線N2のオンデューティは小さいため、正側のピーク電圧は上昇し、ツェナーダイオードZN1が導通する。すると、コンデンサC3は、図5に示した方向とは逆方向に充電されるため、図6及び図7に示すような波形となる。
【0027】
このように、図5に示す駆動回路は、誤オン期間が発生する。従って、図9に示す実施例2の駆動回路は、スイッチング素子Q1の誤オン期間を防止するようにしたものである。図9に示す実施例2の駆動回路は、図1に示す構成に対して、さらに、コンデンサC3及び抵抗R3の並列回路にダイオードD1が並列に接続されている。ダイオードD1のカソードは、二次巻線N2の一端に接続され、ダイオードD1のアノードは、ツェナーダイオードZN1のカソードに接続されている。
【0028】
実施例2の駆動回路によれば、起動時に、二次巻線N2の電圧が負の場合、N2→ZN2→ZN1→D1→N2の経路で電流が流れ、コンデンサC3には殆ど充電されないので、図10(a)に示すように、起動時の電圧Vc3がダイオードD1の順方向電圧Vfにクランプされて小さくなる。また、電圧Vn2は、ツェナーダイオードZN2によりクランプされるので、図10(a)に示すように、起動時に負の一定電圧となる。
【0029】
このため、電圧(Vn2+Vc3)である電圧Vgsも小さくなり、電圧Vgsの各パルスの下限値を結ぶ包絡線波形の値がしきい値Vthよりも小さくなるので、誤オン期間を防止できる。従って、起動時にスイッチング素子Q1がオンし続けることがなくなる。
【実施例3】
【0030】
図11は実施例3の駆動回路の構成図である。図11に示す実施例3の駆動回路は、直列に接続されたローサイド用のスイッチング素子Q2とハイサイド用のスイッチング素子Q1とを駆動するために、トランスT2と、スイッチング素子Q1用の二次側回路と、スイッチング素子Q2用の二次側回路とを設けたことを特徴とする。
【0031】
トランスT2は、一次巻線N1と第1の二次巻線N2と第2の二次巻線N3とを有する。第1の二次巻線N2は、一次巻線N1とは逆相に巻回されている。第1の二次巻線N2の両端には、コンデンサC3と抵抗R3とダイオードD3との並列回路とツェナーダイオードZN1とツェナーダイオードZN2との直列回路が接続される。ツェナーダイオードZN1とツェナーダイオードZN2との直列回路には、抵抗R2とスイッチング素子Q1のゲート−ソース間とが接続される。
【0032】
第2の二次巻線N3の両端には、コンデンサC4と抵抗R5との並列回路とツェナーダイオードZN3とツェナーダイオードZN4との直列回路が接続される。ツェナーダイオードZN3とツェナーダイオードZN4との直列回路には、抵抗R6とスイッチング素子Q2のゲート−ソース間とが接続される。
【0033】
ここで、抵抗R3及びR5は、駆動回路の電源オフ後のコンデンサC3及びC4の放電抵抗であり、省略しても構わない。
【0034】
なお、一次巻線と二次巻線の比率は、一次巻線側の駆動回路の電源電圧からスイッチング素子Q1,Q2のゲート電圧を十分駆動できる値に決定されるため、任意の巻数比となる。ハイサイドのオンデューティは50%未満である。
図12は実施例3の駆動回路においてダイオードD1を設けない場合の各部の動作波形を示す図である。図12(a)はハイサイドのコンデンサC3の電圧Vc3、第1の二次巻線N2の電圧Vn2の各波形を示し、図12(b)はローサイドのコンデンサC4の電圧Vc4、第2の二次巻線N3の電圧Vn3の各波形を示し、図12(c)はスイッチング素子Q1,Q2のゲート波形を示す。
【0035】
図13は実施例3の駆動回路においてダイオードD1を設けた場合の各部の動作波形を示す図である。図13(a)はハイサイドの電圧Vc3、Vn2の各波形を示し、図13(b)はローサイドの電圧Vc4、Vn3の各波形を示し、図13(c)はスイッチング素子Q1,Q2のゲート波形を示す。
【0036】
実施例3の駆動回路においても、実施例2の駆動回路の動作と同様に、ハイサイドにおいて、起動時にダイオードD1が導通することで、コンデンサC3の充電電圧がダイオードD1でクランプされて、直流成分の重畳が抑制される。このため、図13(a)に示すように、起動後のハイサイドの電圧Vc3、Vn2は低くなるため、スイッチング素子Q1の誤オン期間を防止できる。
【0037】
また、第1の二次巻線N2と第2の二次巻線N3とは、電磁的に結合しているので、ローサイドの電圧Vc4、Vn3は、ハイサイドの電圧Vc3、Vn2の影響を受けることから、ダイオードD1でクランプされて、直流成分の重畳が抑制される。このため、図13(b)に示すように、起動後のローサイドの電圧Vc4、Vn3は低くなる。
【実施例4】
【0038】
図14は実施例4の駆動回路の構成図である。図13に示す実施例3の駆動回路は、ダイオードD1をハイサイドのコンデンサC3に並列に接続したが、図14に示す実施例4の駆動回路は、ダイオードD2をローサイドのコンデンサC4に並列に接続したことを特徴とする。
【0039】
第2の二次巻線N3は、第1の二次巻線N2とは逆相に巻回され、第2の二次巻線N3の一端には、ダイオードD2のアノードが接続され、ダイオードD2のカソードは、ツェナーダイオードZN3のカソードに接続されている。
【0040】
このように実施例4の駆動回路によれば、ツェナーダイオードZN3の降伏電圧を十分に小さい値に設定すると、起動初期にダイオードD2が導通した場合に第2の二次巻線N3の電圧VN3がツェナーダイオードZN3に印加されて、ツェナーダイオードZN3が導通する。
【0041】
ツェナーダイオードZN3が導通すると、第2の二次巻線N3の電圧VN3はツェナーダイオードZN3の電圧と同等となる。このとき、第1の二次巻線N2の電圧VN2は、第2の二次巻線N3との巻数比に応じた電圧となる。例えば、トランスT2の一次巻線N1の巻数n1と第1の二次巻線N2の巻数n2と第2の二次巻線N3の巻数n3との巻数比を、1:1:1とする。
【0042】
ツェナーダイオードZN3が導通したとき、第2の二次巻線N3の電圧VN3とツェナーダイオードZN3の電圧Vzn3と第2の二次巻線N2の電圧VN2とが等しくなる。
【0043】
このとき、ツェナーダイオードZN2の降伏電圧がツェナーダイオードZN3の降伏電圧以上となるようにツェナーダイオードZN2を選定することにより、起動初期にツェナーダイオードZN2が導通しなくなり、コンデンサC3は充電されなくなる。
【0044】
従って、実施例3の駆動回路においても、実施例2の駆動回路で説明したように、コンデンサC3をダイオードD1でクランプした場合と同様の効果が得られるので、直流重畳が発生しなくなり、スイッチング素子Q1の誤オン期間を防止することができる。
【0045】
図15は実施例4の駆動回路においてダイオードD2を設けた場合の各部の動作波形を示す図である。図15(a)はハイサイドの電圧Vc3、Vn2の各波形を示し、図15(b)はローサイドの電圧Vc4、Vn3の各波形を示し、図15(c)はスイッチング素子Q1,Q2のゲート波形を示す。図15(c)に示すように、スイッチング素子Q1の誤オン期間を防止することができる。
【実施例5】
【0046】
図16は実施例5の駆動回路の構成図である。図16に示す実施例5の駆動回路は、ハイサイドのコンデンサC3に並列にダイオードD1を接続し、ローサイドのコンデンサC4に並列にダイオードD2を接続したことを特徴とする。即ち、図16に示す実施例5の駆動回路は、図11に示す実施例3の駆動回路と図14に示す実施例4の駆動回路とを組み合わせたものである。従って、実施例3の駆動回路及び実施例4の駆動回路のように動作し、これらの駆動回路と同様な効果が得られる。
【0047】
なお、本発明は前述した実施例1乃至実施例5の駆動回路に限定されるものではない。図11に示す実施例3又は図14に示す実施例4又は図16に示す実施例5の一次巻線と二次巻線との構成に対して、一次巻線N1と二次巻線との巻き方が逆になった場合には、追加すべきダイオードの向きも逆に構成すれば良い。
【産業上の利用可能性】
【0048】
本発明は、電源装置に適用可能である。
【符号の説明】
【0049】
P1 パルス発生器
R1,R2,R3,R5,R6 抵抗
C1,C3,C4 コンデンサ
T1,T1a,T2 トランス
N1 一次巻線
N2 第1の二次巻線
N3 第2の二次巻線
ZN1〜ZN4 ツェナーダイオード
Q1,Q2 スイッチング素子
D1,D2 ダイオード
L1 励磁インダクタンス
【特許請求の範囲】
【請求項1】
一次巻線と、第1の二次巻線を有する1以上の二次巻線とを有し、前記一次巻線に駆動信号が印加されるトランスと、
前記トランスの第1の二次巻線から出力される信号によりオンオフ制御される第1スイツチング素子と、
前記トランスの第1の二次巻線の一端と前記第1スイッチング素子の制御端子との間に接続された第1コンデンサと、
第1ツェナーダイオードと第2ツェナーダイオードとが直列に接続され、前記第1コンデンサと前記第1スイッチング素子との接続点に前記第1ツェナーダイオードのカソードに接続され、前記トランスの第1の二次巻線の他端に前記第2ツェナーダイオードのカソードが接続された第1直列回路と、
を有することを特徴とする駆動回路。
【請求項2】
前記第1コンデンサの両端に第1ダイオードが並列に接続されることを特徴とする請求項1記載の駆動回路。
【請求項3】
前記トランスは、さらに第2の第二次巻線を有し、
前記第1スイッチング素子に直列に接続された第2スイッチング素子と、
前記トランスの第2の二次巻線の一端と前記第2スイッチング素子の制御端子との間に接続された第2コンデンサと、
第3ツェナーダイオードと第4ツェナーダイオードとが直列に接続され、前記第2コンデンサと前記第2スイッチング素子との接続点に前記第3ツェナーダイオードのカソードに接続され、前記トランスの第2の二次巻線の他端に前記第4ツェナーダイオードのカソードが接続された第2直列回路と、
を有することを特徴とする請求項2記載の駆動回路。
【請求項4】
前記第2コンデンサの両端に第2ダイオードが並列に接続されることを特徴とする請求項3記載の駆動回路。
【請求項1】
一次巻線と、第1の二次巻線を有する1以上の二次巻線とを有し、前記一次巻線に駆動信号が印加されるトランスと、
前記トランスの第1の二次巻線から出力される信号によりオンオフ制御される第1スイツチング素子と、
前記トランスの第1の二次巻線の一端と前記第1スイッチング素子の制御端子との間に接続された第1コンデンサと、
第1ツェナーダイオードと第2ツェナーダイオードとが直列に接続され、前記第1コンデンサと前記第1スイッチング素子との接続点に前記第1ツェナーダイオードのカソードに接続され、前記トランスの第1の二次巻線の他端に前記第2ツェナーダイオードのカソードが接続された第1直列回路と、
を有することを特徴とする駆動回路。
【請求項2】
前記第1コンデンサの両端に第1ダイオードが並列に接続されることを特徴とする請求項1記載の駆動回路。
【請求項3】
前記トランスは、さらに第2の第二次巻線を有し、
前記第1スイッチング素子に直列に接続された第2スイッチング素子と、
前記トランスの第2の二次巻線の一端と前記第2スイッチング素子の制御端子との間に接続された第2コンデンサと、
第3ツェナーダイオードと第4ツェナーダイオードとが直列に接続され、前記第2コンデンサと前記第2スイッチング素子との接続点に前記第3ツェナーダイオードのカソードに接続され、前記トランスの第2の二次巻線の他端に前記第4ツェナーダイオードのカソードが接続された第2直列回路と、
を有することを特徴とする請求項2記載の駆動回路。
【請求項4】
前記第2コンデンサの両端に第2ダイオードが並列に接続されることを特徴とする請求項3記載の駆動回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2011−244615(P2011−244615A)
【公開日】平成23年12月1日(2011.12.1)
【国際特許分類】
【出願番号】特願2010−115200(P2010−115200)
【出願日】平成22年5月19日(2010.5.19)
【出願人】(000106276)サンケン電気株式会社 (982)
【Fターム(参考)】
【公開日】平成23年12月1日(2011.12.1)
【国際特許分類】
【出願日】平成22年5月19日(2010.5.19)
【出願人】(000106276)サンケン電気株式会社 (982)
【Fターム(参考)】
[ Back to top ]