６４Ｂ／６６Ｂ符号化試験装置
【課題】６４Ｂ／６６Ｂ符号化あるいは復号化の処理部に対する任意のパターンの試験を正確に且つ高い再現性で行えるようにする。
【解決手段】イーサネット（登録商標）の物理コーディングサブレイヤより上位のフレームデータをフレーム発生部２１から発生させ、６４Ｂ／６６Ｂ符号化処理部２２に入力して物理コーディングサブレイヤの６４Ｂ／６６Ｂの符号化処理を行う。一方、シーケンスパターン発生部２３は予め書き込まれた任意の６６Ｂシーケンスパターンを発生する。制御部５０は、シーケンスパターン発生部２３に所望のシーケンスパターンを書き込むとともに、データ選択部２４を制御し、６４Ｂ／６６Ｂ符号化処理部２２によって符号化されたデータとシーケンスパターン発生部２３から出力されるシーケンスパターンとのいずれか一方を選択して被試験対象装置に与える。
【解決手段】イーサネット（登録商標）の物理コーディングサブレイヤより上位のフレームデータをフレーム発生部２１から発生させ、６４Ｂ／６６Ｂ符号化処理部２２に入力して物理コーディングサブレイヤの６４Ｂ／６６Ｂの符号化処理を行う。一方、シーケンスパターン発生部２３は予め書き込まれた任意の６６Ｂシーケンスパターンを発生する。制御部５０は、シーケンスパターン発生部２３に所望のシーケンスパターンを書き込むとともに、データ選択部２４を制御し、６４Ｂ／６６Ｂ符号化処理部２２によって符号化されたデータとシーケンスパターン発生部２３から出力されるシーケンスパターンとのいずれか一方を選択して被試験対象装置に与える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１０ギガビット（Ｇｉｇａｂｉｔ）のイーサネット（Ｅｔｈｅｒｎｅｔ：登録商標）のインタフェースを有する各種伝送機器または通信機器の、ＩＥＥＥ８０２．３で規定された１０（ギガベイス）ＧＢＡＳＥ−Ｒ ＰＣＳ（Ｐｈｙｓｉｃａｌ Ｃｏｄｉｎｇ Ｓｕｂ ｌａｙｅｒ：物理コーディングサブレイヤ）の６４Ｂ／６６Ｂ符号化あるいは復号化の処理部に対する任意のパターンの試験を正確に且つ高い再現性で行えるようにするための技術に関する。なお、６４Ｂ／６６ＢのＢはビットを表す。
【背景技術】
【０００２】
上記１０ＧＢＡＳＥ−Ｒ ＰＣＳの６４Ｂ／６６Ｂ符号化シーケンスの基本的な流れは、下記非特許文献１に記載されているように、ＲＸ−ＩＮＴ（初期ステート）→ＲＸ−Ｃ（制御コード処理ステート）→ＲＸ−Ｄ（データ処理ステート）→ＲＸ−Ｔ（終了コードステート）となるが、ここで受信側のデコードシーケンスの試験のために、例えばＲＸ−Ｃのステートに終了コードが入力された場合を試験しようとしても、通常の符号化処理ではＲＸ−Ｃ→ＲＸ−Ｅ（エラーコード処理ステート）と移行してしまい、上位レイヤからのデータの符号化処理では試験することができない。
【０００３】
上記のような異常な状態を発生させる場合、光出力のオン/オフまたは物理レイヤでのエラー挿入等、物理レイヤでのデータの損失を与えることで、試験を実施しているのが現状であった。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】ＩＥＥＥ８０２．３ Receive State Machine
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような方法による試験では、再現性が乏しく、また装置による初期化がなされてしまって意図する動作にならない場合があり、正しい試験を行えないという問題があった。
【０００６】
本発明は、この問題を解決して、６４Ｂ／６６Ｂ符号化あるいは復号化の処理部に対する任意のパターンの試験を正確に且つ高い再現性で行える６４Ｂ／６６Ｂ符号化試験装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明の請求項１の６４Ｂ／６６Ｂ符号化試験装置は、
イーサネット（登録商標）の物理コーディングサブレイヤより上位のフレームデータを発生するフレーム発生部（２１）と、
前記フレームデータに対して前記物理コーディングサブレイヤの６４Ｂ／６６Ｂの符号化処理を行う６４Ｂ／６６Ｂ符号化処理部（２２）と、
予め書き込まれた任意の６６Ｂシーケンスパターンを発生するシーケンスパターン発生部（２３）と、
前記６４Ｂ／６６Ｂ符号化処理部によって符号化されたデータと、前記シーケンスパターン発生部から出力されるシーケンスパターンとのいずれか一方を選択して、被試験対象装置に与えるデータ選択部（２４）と、
前記シーケンスパターン発生部に所望のシーケンスパターンを書き込むとともに、前記データ選択部を制御してシーケンスパターンを被試験対象装置に与える制御部（５０）とを有する。
【０００８】
また、本発明の請求項２の６４Ｂ／６６Ｂ符号化試験装置は、請求項１記載の６４Ｂ／６６Ｂ符号化試験装置において、
外部から入力される６６Ｂデータのうち、所定条件を満たす６６Ｂデータを格納するための６６Ｂデータ格納部（３０）を有し、
前記制御部は、前記６６Ｂデータ格納部に格納した６６Ｂデータに基づいて前記６６Ｂシーケンシパターンを生成して前記シーケンスパターン発生部に書き込むことが可能になっていることを特徴する。
【０００９】
また、本発明の請求項３の６４Ｂ／６６Ｂ符号化試験装置は、請求項２記載の６４Ｂ／６６Ｂ符号化試験装置において、
前記６６Ｂデータ格納部は、外部から入力される６６Ｂデータのうち、予め通過条件が設定されたフィルタ回路（３２）を通過する６６Ｂデータを格納することを特徴とする。
【００１０】
また、本発明の請求項４の６４Ｂ／６６Ｂ符号化試験装置は、請求項２または請求項３記載の６４Ｂ／６６Ｂ符号化試験装置において、
外部から入力される６６Ｂデータの復号処理とエラー検出とを行う６４Ｂ／６６Ｂ復号化処理部（２７）を有し、
前記６６Ｂデータ格納部は、外部から入力される６６Ｂデータのうち、前記６４Ｂ／６６Ｂ復号化処理部によるエラー検出の結果に応じて６６Ｂデータを格納することを特徴とする。
【００１１】
また、本発明の請求項５の６４Ｂ／６６Ｂ符号化試験装置は、請求項２〜４のいずれかに記載の６４Ｂ／６６Ｂ符号化試験装置において、
前記６６Ｂデータ格納部は、外部から入力される６６Ｂデータが、予め設定された格納終了条件を満たすか否かをトリガ回路（３３）によって判定し、その判定結果に応じて前記６６Ｂデータの格納を停止させることを特徴とする。
【発明の効果】
【００１２】
このように本発明の６４Ｂ／６６Ｂ符号化試験装置は、任意の６６Ｂシーケンスパターンを生成して被試験対象装置に与えることができるので、被試験対象装置の６４Ｂ／６６Ｂの符号化あるいは復号化の処理部に対して、光出力のオン/オフや物理レイヤでのエラー挿入等の方法を用いることなく、意図した通りの試験を、高い再現性をもって、正しく行える。
【００１３】
また、外部から入力された６６Ｂデータを格納し、これに基づいて送信に用いる６６Ｂシーケンスパターンを生成することができるものでは、６６Ｂシーケンスパターンの作成が容易となり、また格納時の条件を指定した場合には、所望条件の６６Ｂデータからなるシーケンスパターンを簡単に生成することができ、試験を効率的に行える。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態の構成図
【図２】６４Ｂ／６６Ｂデータ構造を示す図
【図３】データ送信に関する処理を示すフローチャート
【図４】シーケンスパターンの作成・編集画面の一例を示す図
【図５】格納データの表示例を示す図
【図６】外部から入力される６６Ｂデータの格納に関する処理を示すフローチャート
【発明を実施するための形態】
【００１５】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用した６４Ｂ／６６Ｂ符号化試験装置２０の構成を示している。
【００１６】
図１において、フレーム発生部２１は、イーサネット（登録商標）の物理コーディングサブレイヤより上位のフレームデータを発生し、６４Ｂ／６６Ｂ符号化処理部２２に与える。
【００１７】
６４Ｂ／６６Ｂ符号化処理部２２は、入力されたフレームデータに対して物理コーディングサブレイヤの６４Ｂから６６Ｂへの符号化処理を行う。
【００１８】
なお、６４Ｂ／６６Ｂのブロック構造を図２に示す。６６Ｂのブロックには、２ビットの（０１）の同期ヘッダ（Ｓｙｎｃ）と８ビットの８つのデータコードＤにより構成されたデータブロックフォーマットのブロックと、（１０）の同期ヘッダをもつコントロールブロックフォーマットのブロックとに大別される。
【００１９】
コントロールブロックフォーマットのブロックの先頭には、８ビットのブロックタイプフィールドがあり、その他の５６ビットの領域には、コントロールコードＣ、オーダーセットＯ（リンクのステータス情報）、データコードＤ、スタートコードＳ（パケット先頭位置）、ターミネートコードＴ（パケット終了位置）が組み合わされて格納される。このコードの組合せは、ブロックタイプフィールドのデータにより指定されている。
【００２０】
一方、シーケンスパターン発生部２３は、予め書き込まれた任意の６６Ｂシーケンスパターンを発生して、データ選択部２４に与える。
【００２１】
なお、このシーケンスパターン発生部２３に対する６６Ｂシーケンスパターンの書き込みは、後述する制御部５０によって行われる。
【００２２】
データ選択部２４は、６４Ｂ／６６Ｂ符号化処理部２２によって符号化されたデータと、シーケンスパターン発生部２３から出力されるシーケンスパターンとのいずれか一方を選択的に出力して、被試験対象装置（例えば伝送機器や通信機器の６４Ｂ／６６Ｂ復号化処理部）に与える。
【００２３】
上記各回路は、この６４Ｂ／６６Ｂ符号化試験装置２０の送信部を構成するものであり、被試験対象装置へフレームデータを６６Ｂデータに符号化して与えるモードと被試験対象装置へ６６Ｂシーケンスパターンを与えるモードとを有しており、それに対する被試験対象装置の動作を確認することで試験を行える。
【００２４】
また、この６４Ｂ／６６Ｂ符号化試験装置２０は、外部の６６Ｂデータ信号のモニタおよびフレーム解析を行うための受信機能を有している。
【００２５】
即ち、６４Ｂ／６６Ｂ復号化処理部２７は、外部から入力される６６Ｂデータの復号化処理とエラー検出とを行う。
【００２６】
この復号化処理で得られた６４Ｂデータのイーサフレームのデータは、フレーム解析部２８に与えられてそのフレーム解析処理がなされる。
【００２７】
また、６６Ｂデータ格納部３０は、外部から入力される６６Ｂデータのうち、所定条件を満たす６６Ｂデータを格納する。
【００２８】
そして、前記した制御部５０は、この６６Ｂデータ格納部３０に格納された６６Ｂデータに基づいて６６Ｂシーケンスパターンを生成してシーケンスパターン発生部２３に書き込むことが可能になっている。
【００２９】
ここで、６６Ｂデータ格納部３０には、６６Ｂデータを格納するためのデータ格納メモリ３１、フィルタ回路３２、トリガ回路３３、格納制御回路３４を有している。
【００３０】
フィルタ回路３２は、外部から入力される６６Ｂデータのうち、任意に設定された通過条件を満たすデータをデータ格納メモリ３１に入力させる。
【００３１】
ここで通過条件の一つは、データの特定位置のパターンが、予め設定されたパターンと一致あるいは不一致の場合（パターンマッチあるいはミスマッチ）である。また別の通過条件としてはエラーの有無（どちらでもよい）であり、このエラーの有無の判別は、６４Ｂ／６６Ｂ復号化処理部２７からのエラー検出信号を用いている。またパターンの一致／不一致の条件は、同期ヘッダ、ブロックタイプ、スタートコード、ターミネートコード等に対して任意に指定することができる。
【００３２】
一方、トリガ回路３３もフィルタ回路３２と同様な構成となっており、上記各コードについてのパターンマッチあるいはミスマッチ、エラーの有無等、任意に設定された格納終了条件を満たすデータが入力されたときに、格納終了を指示する信号を格納制御回路３４に与える。
【００３３】
格納制御回路３４は、後述する制御部５０からデータの格納指示を受け、フィルタ回路３２から出力されたデータをデータ格納メモリ３１に順次記憶させ、トリガ回路３３から格納終了を指示する信号を受けて、データ格納メモリ３１へのデータ格納を停止させ、データ格納の停止を制御部５０へ通知する。なお、ここではデータ格納メモリ３１へのデータの格納処理を専用の格納制御回路３４で行う例を示しているが、この処理は制御部５０の処理で行うこともできる。
【００３４】
制御部５０は、コンピュータにより構成され、操作部５１の操作にしたがい、必要な情報を表示部５２に表示しながら、上記したシーケンスパターンの作成、書き込み処理、データ選択部２４の切換処理、６６Ｂデータ格納部３０の各格納条件の指定処理、フレーム解析部２８の解析結果の表示処理等を行うことができるように構成されている。
【００３５】
図３は、試験対象装置にデータを送信する場合の制御部５０の動作を示すフローチャートであり、以下、このフローチャートにしたがってこの装置のデータ送信までの処理を説明する。
【００３６】
始めに、シーケンスパターンを格納するための内部メモリの領域を確保し（Ｓ１）、ユーザ設定か６６Ｂデータ格納部３０に格納されている６６Ｂデータを用いるかを選択させる（Ｓ２、Ｓ３）。
【００３７】
ここで、ユーザ設定が指定された場合には、例えば図４のようなパターンの作成編集が可能な画面を表示部５２に表示し、操作部５１の操作により６６Ｂシーケンスパターンを入力させる（Ｓ４）。
【００３８】
また、６６Ｂデータ格納部３０に格納されている６６Ｂデータを用いることが指定されると、例えば図５のように６６Ｂデータ格納部３０のデータ格納メモリ３１に格納されている６６Ｂデータの一覧を表示し、そのなかの任意の６６Ｂデータ（１つでも複数でもよい）を選択させる（Ｓ５）。この選択された６６Ｂデータは、前記図４の作成編集画面に追加される。
【００３９】
このような処理を行って、所望のシーケンスパターンを作成した後に、このシーケンスパターンを前記領域確保した内部メモリへ書き込む（Ｓ６）。
【００４０】
次に、送出データをユーザに選択させ（Ｓ７）、シーケンスパターンが選択された場合には、データ選択部２４をシーケンスパターン発生部２３側に接続し、前記内部メモリに書き込んだシーケンスパターンをシーケンスパターン発生部２３から発生させ（Ｓ８）、フレームデータが選択された場合にはデータ選択部２４を６４Ｂ／６６Ｂ符号化処理部２２側に接続し、その６４Ｂ／６６Ｂ符号化処理部２２から出力された６６Ｂデータを選択させ（Ｓ９）、そのデータ選択部２４で選択されたデータを送出する（Ｓ１０）。
【００４１】
このように送信データのパターンを任意の６６Ｂシーケンスパターンにすることができるので、通常のフレームデータを符号化して得られる６６Ｂデータのパターンでは得られない特殊なパターンによる試験が可能となり、例えば、前記したように、ＲＸ−Ｃのステートに終了コードが入力された場合などのように、従来再現性よくできなかった異常な状態も、再現性よく確実に発生させることができる。
【００４２】
一方、例えば６６Ｂデータの通信を行っている回線から６６Ｂデータを受けてモニタするような場合の６６Ｂデータ格納部３０によるデータ格納に関する処理は、例えば図６のフローチャートで示される。
【００４３】
即ち、データ格納条件の設定処理が要求された場合（Ｓ１１）、フィルタ条件の設定（Ｓ１２ａ）トリガ条件の設定（Ｓ１２ｂ）のためのモードとなり、これらの条件設定が終了すれば、その条件にしたがって６６Ｂデータ格納部３０によるデータ格納処理がなされ（Ｓ１３）、トリガ検出がなされると（Ｓ１４）、データ格納が完了する（Ｓ１５）。
【００４４】
なお、このトリガ検出された際のデータ格納の終了形態は任意であり、例えばトリガ発生後にデータ格納メモリ３１の領域全てにデータを書き込んでから格納を終了する形態、トリガ発生後にデータ格納メモリ３１の領域の半分にデータを書き込んでから格納を終了する形態、トリガ発生後にデータ格納メモリ３１に対する格納を直ちに終了する形態等のいずれであってもよい。
【００４５】
このように、外部から入力された６６Ｂデータのうち、所望条件のデータを格納し、これに基づいて送信に用いる６６Ｂシーケンスパターンを生成することができるので、６６Ｂシーケンスパターンの作成が容易となり、また格納時の条件を指定できるので、所望条件の６６Ｂデータからなるシーケンスパターンを簡単に生成することができ、試験を効率的に行える。
【００４６】
例えば、モニタ回線に接続された端末で異常が発生する場合にその端末に入力されたデータを選択的に格納しておき、そのデータを異常のあった端末（ネットワークから切り離しておく）に何度も連続的に与えることが可能となり、そのデータに対する端末の動作解析を容易に行うことができる。
【符号の説明】
【００４７】
２０……６４Ｂ／６６Ｂ符号化試験装置、２１……フレーム発生部、２２……６４Ｂ／６６Ｂ符号化処理部、２３……シーケンスパターン発生部、２４……データ選択部、２７……６４Ｂ／６６Ｂ復号化処理部、２８……フレーム解析部、３０……６６Ｂデータ格納部、３１……データ格納メモリ、３２……フィルタ回路、３３……トリガ回路、３４……格納制御回路、５０……制御部、５１……操作部、５２……表示部
【技術分野】
【０００１】
本発明は、１０ギガビット（Ｇｉｇａｂｉｔ）のイーサネット（Ｅｔｈｅｒｎｅｔ：登録商標）のインタフェースを有する各種伝送機器または通信機器の、ＩＥＥＥ８０２．３で規定された１０（ギガベイス）ＧＢＡＳＥ−Ｒ ＰＣＳ（Ｐｈｙｓｉｃａｌ Ｃｏｄｉｎｇ Ｓｕｂ ｌａｙｅｒ：物理コーディングサブレイヤ）の６４Ｂ／６６Ｂ符号化あるいは復号化の処理部に対する任意のパターンの試験を正確に且つ高い再現性で行えるようにするための技術に関する。なお、６４Ｂ／６６ＢのＢはビットを表す。
【背景技術】
【０００２】
上記１０ＧＢＡＳＥ−Ｒ ＰＣＳの６４Ｂ／６６Ｂ符号化シーケンスの基本的な流れは、下記非特許文献１に記載されているように、ＲＸ−ＩＮＴ（初期ステート）→ＲＸ−Ｃ（制御コード処理ステート）→ＲＸ−Ｄ（データ処理ステート）→ＲＸ−Ｔ（終了コードステート）となるが、ここで受信側のデコードシーケンスの試験のために、例えばＲＸ−Ｃのステートに終了コードが入力された場合を試験しようとしても、通常の符号化処理ではＲＸ−Ｃ→ＲＸ−Ｅ（エラーコード処理ステート）と移行してしまい、上位レイヤからのデータの符号化処理では試験することができない。
【０００３】
上記のような異常な状態を発生させる場合、光出力のオン/オフまたは物理レイヤでのエラー挿入等、物理レイヤでのデータの損失を与えることで、試験を実施しているのが現状であった。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】ＩＥＥＥ８０２．３ Receive State Machine
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような方法による試験では、再現性が乏しく、また装置による初期化がなされてしまって意図する動作にならない場合があり、正しい試験を行えないという問題があった。
【０００６】
本発明は、この問題を解決して、６４Ｂ／６６Ｂ符号化あるいは復号化の処理部に対する任意のパターンの試験を正確に且つ高い再現性で行える６４Ｂ／６６Ｂ符号化試験装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明の請求項１の６４Ｂ／６６Ｂ符号化試験装置は、
イーサネット（登録商標）の物理コーディングサブレイヤより上位のフレームデータを発生するフレーム発生部（２１）と、
前記フレームデータに対して前記物理コーディングサブレイヤの６４Ｂ／６６Ｂの符号化処理を行う６４Ｂ／６６Ｂ符号化処理部（２２）と、
予め書き込まれた任意の６６Ｂシーケンスパターンを発生するシーケンスパターン発生部（２３）と、
前記６４Ｂ／６６Ｂ符号化処理部によって符号化されたデータと、前記シーケンスパターン発生部から出力されるシーケンスパターンとのいずれか一方を選択して、被試験対象装置に与えるデータ選択部（２４）と、
前記シーケンスパターン発生部に所望のシーケンスパターンを書き込むとともに、前記データ選択部を制御してシーケンスパターンを被試験対象装置に与える制御部（５０）とを有する。
【０００８】
また、本発明の請求項２の６４Ｂ／６６Ｂ符号化試験装置は、請求項１記載の６４Ｂ／６６Ｂ符号化試験装置において、
外部から入力される６６Ｂデータのうち、所定条件を満たす６６Ｂデータを格納するための６６Ｂデータ格納部（３０）を有し、
前記制御部は、前記６６Ｂデータ格納部に格納した６６Ｂデータに基づいて前記６６Ｂシーケンシパターンを生成して前記シーケンスパターン発生部に書き込むことが可能になっていることを特徴する。
【０００９】
また、本発明の請求項３の６４Ｂ／６６Ｂ符号化試験装置は、請求項２記載の６４Ｂ／６６Ｂ符号化試験装置において、
前記６６Ｂデータ格納部は、外部から入力される６６Ｂデータのうち、予め通過条件が設定されたフィルタ回路（３２）を通過する６６Ｂデータを格納することを特徴とする。
【００１０】
また、本発明の請求項４の６４Ｂ／６６Ｂ符号化試験装置は、請求項２または請求項３記載の６４Ｂ／６６Ｂ符号化試験装置において、
外部から入力される６６Ｂデータの復号処理とエラー検出とを行う６４Ｂ／６６Ｂ復号化処理部（２７）を有し、
前記６６Ｂデータ格納部は、外部から入力される６６Ｂデータのうち、前記６４Ｂ／６６Ｂ復号化処理部によるエラー検出の結果に応じて６６Ｂデータを格納することを特徴とする。
【００１１】
また、本発明の請求項５の６４Ｂ／６６Ｂ符号化試験装置は、請求項２〜４のいずれかに記載の６４Ｂ／６６Ｂ符号化試験装置において、
前記６６Ｂデータ格納部は、外部から入力される６６Ｂデータが、予め設定された格納終了条件を満たすか否かをトリガ回路（３３）によって判定し、その判定結果に応じて前記６６Ｂデータの格納を停止させることを特徴とする。
【発明の効果】
【００１２】
このように本発明の６４Ｂ／６６Ｂ符号化試験装置は、任意の６６Ｂシーケンスパターンを生成して被試験対象装置に与えることができるので、被試験対象装置の６４Ｂ／６６Ｂの符号化あるいは復号化の処理部に対して、光出力のオン/オフや物理レイヤでのエラー挿入等の方法を用いることなく、意図した通りの試験を、高い再現性をもって、正しく行える。
【００１３】
また、外部から入力された６６Ｂデータを格納し、これに基づいて送信に用いる６６Ｂシーケンスパターンを生成することができるものでは、６６Ｂシーケンスパターンの作成が容易となり、また格納時の条件を指定した場合には、所望条件の６６Ｂデータからなるシーケンスパターンを簡単に生成することができ、試験を効率的に行える。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態の構成図
【図２】６４Ｂ／６６Ｂデータ構造を示す図
【図３】データ送信に関する処理を示すフローチャート
【図４】シーケンスパターンの作成・編集画面の一例を示す図
【図５】格納データの表示例を示す図
【図６】外部から入力される６６Ｂデータの格納に関する処理を示すフローチャート
【発明を実施するための形態】
【００１５】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用した６４Ｂ／６６Ｂ符号化試験装置２０の構成を示している。
【００１６】
図１において、フレーム発生部２１は、イーサネット（登録商標）の物理コーディングサブレイヤより上位のフレームデータを発生し、６４Ｂ／６６Ｂ符号化処理部２２に与える。
【００１７】
６４Ｂ／６６Ｂ符号化処理部２２は、入力されたフレームデータに対して物理コーディングサブレイヤの６４Ｂから６６Ｂへの符号化処理を行う。
【００１８】
なお、６４Ｂ／６６Ｂのブロック構造を図２に示す。６６Ｂのブロックには、２ビットの（０１）の同期ヘッダ（Ｓｙｎｃ）と８ビットの８つのデータコードＤにより構成されたデータブロックフォーマットのブロックと、（１０）の同期ヘッダをもつコントロールブロックフォーマットのブロックとに大別される。
【００１９】
コントロールブロックフォーマットのブロックの先頭には、８ビットのブロックタイプフィールドがあり、その他の５６ビットの領域には、コントロールコードＣ、オーダーセットＯ（リンクのステータス情報）、データコードＤ、スタートコードＳ（パケット先頭位置）、ターミネートコードＴ（パケット終了位置）が組み合わされて格納される。このコードの組合せは、ブロックタイプフィールドのデータにより指定されている。
【００２０】
一方、シーケンスパターン発生部２３は、予め書き込まれた任意の６６Ｂシーケンスパターンを発生して、データ選択部２４に与える。
【００２１】
なお、このシーケンスパターン発生部２３に対する６６Ｂシーケンスパターンの書き込みは、後述する制御部５０によって行われる。
【００２２】
データ選択部２４は、６４Ｂ／６６Ｂ符号化処理部２２によって符号化されたデータと、シーケンスパターン発生部２３から出力されるシーケンスパターンとのいずれか一方を選択的に出力して、被試験対象装置（例えば伝送機器や通信機器の６４Ｂ／６６Ｂ復号化処理部）に与える。
【００２３】
上記各回路は、この６４Ｂ／６６Ｂ符号化試験装置２０の送信部を構成するものであり、被試験対象装置へフレームデータを６６Ｂデータに符号化して与えるモードと被試験対象装置へ６６Ｂシーケンスパターンを与えるモードとを有しており、それに対する被試験対象装置の動作を確認することで試験を行える。
【００２４】
また、この６４Ｂ／６６Ｂ符号化試験装置２０は、外部の６６Ｂデータ信号のモニタおよびフレーム解析を行うための受信機能を有している。
【００２５】
即ち、６４Ｂ／６６Ｂ復号化処理部２７は、外部から入力される６６Ｂデータの復号化処理とエラー検出とを行う。
【００２６】
この復号化処理で得られた６４Ｂデータのイーサフレームのデータは、フレーム解析部２８に与えられてそのフレーム解析処理がなされる。
【００２７】
また、６６Ｂデータ格納部３０は、外部から入力される６６Ｂデータのうち、所定条件を満たす６６Ｂデータを格納する。
【００２８】
そして、前記した制御部５０は、この６６Ｂデータ格納部３０に格納された６６Ｂデータに基づいて６６Ｂシーケンスパターンを生成してシーケンスパターン発生部２３に書き込むことが可能になっている。
【００２９】
ここで、６６Ｂデータ格納部３０には、６６Ｂデータを格納するためのデータ格納メモリ３１、フィルタ回路３２、トリガ回路３３、格納制御回路３４を有している。
【００３０】
フィルタ回路３２は、外部から入力される６６Ｂデータのうち、任意に設定された通過条件を満たすデータをデータ格納メモリ３１に入力させる。
【００３１】
ここで通過条件の一つは、データの特定位置のパターンが、予め設定されたパターンと一致あるいは不一致の場合（パターンマッチあるいはミスマッチ）である。また別の通過条件としてはエラーの有無（どちらでもよい）であり、このエラーの有無の判別は、６４Ｂ／６６Ｂ復号化処理部２７からのエラー検出信号を用いている。またパターンの一致／不一致の条件は、同期ヘッダ、ブロックタイプ、スタートコード、ターミネートコード等に対して任意に指定することができる。
【００３２】
一方、トリガ回路３３もフィルタ回路３２と同様な構成となっており、上記各コードについてのパターンマッチあるいはミスマッチ、エラーの有無等、任意に設定された格納終了条件を満たすデータが入力されたときに、格納終了を指示する信号を格納制御回路３４に与える。
【００３３】
格納制御回路３４は、後述する制御部５０からデータの格納指示を受け、フィルタ回路３２から出力されたデータをデータ格納メモリ３１に順次記憶させ、トリガ回路３３から格納終了を指示する信号を受けて、データ格納メモリ３１へのデータ格納を停止させ、データ格納の停止を制御部５０へ通知する。なお、ここではデータ格納メモリ３１へのデータの格納処理を専用の格納制御回路３４で行う例を示しているが、この処理は制御部５０の処理で行うこともできる。
【００３４】
制御部５０は、コンピュータにより構成され、操作部５１の操作にしたがい、必要な情報を表示部５２に表示しながら、上記したシーケンスパターンの作成、書き込み処理、データ選択部２４の切換処理、６６Ｂデータ格納部３０の各格納条件の指定処理、フレーム解析部２８の解析結果の表示処理等を行うことができるように構成されている。
【００３５】
図３は、試験対象装置にデータを送信する場合の制御部５０の動作を示すフローチャートであり、以下、このフローチャートにしたがってこの装置のデータ送信までの処理を説明する。
【００３６】
始めに、シーケンスパターンを格納するための内部メモリの領域を確保し（Ｓ１）、ユーザ設定か６６Ｂデータ格納部３０に格納されている６６Ｂデータを用いるかを選択させる（Ｓ２、Ｓ３）。
【００３７】
ここで、ユーザ設定が指定された場合には、例えば図４のようなパターンの作成編集が可能な画面を表示部５２に表示し、操作部５１の操作により６６Ｂシーケンスパターンを入力させる（Ｓ４）。
【００３８】
また、６６Ｂデータ格納部３０に格納されている６６Ｂデータを用いることが指定されると、例えば図５のように６６Ｂデータ格納部３０のデータ格納メモリ３１に格納されている６６Ｂデータの一覧を表示し、そのなかの任意の６６Ｂデータ（１つでも複数でもよい）を選択させる（Ｓ５）。この選択された６６Ｂデータは、前記図４の作成編集画面に追加される。
【００３９】
このような処理を行って、所望のシーケンスパターンを作成した後に、このシーケンスパターンを前記領域確保した内部メモリへ書き込む（Ｓ６）。
【００４０】
次に、送出データをユーザに選択させ（Ｓ７）、シーケンスパターンが選択された場合には、データ選択部２４をシーケンスパターン発生部２３側に接続し、前記内部メモリに書き込んだシーケンスパターンをシーケンスパターン発生部２３から発生させ（Ｓ８）、フレームデータが選択された場合にはデータ選択部２４を６４Ｂ／６６Ｂ符号化処理部２２側に接続し、その６４Ｂ／６６Ｂ符号化処理部２２から出力された６６Ｂデータを選択させ（Ｓ９）、そのデータ選択部２４で選択されたデータを送出する（Ｓ１０）。
【００４１】
このように送信データのパターンを任意の６６Ｂシーケンスパターンにすることができるので、通常のフレームデータを符号化して得られる６６Ｂデータのパターンでは得られない特殊なパターンによる試験が可能となり、例えば、前記したように、ＲＸ−Ｃのステートに終了コードが入力された場合などのように、従来再現性よくできなかった異常な状態も、再現性よく確実に発生させることができる。
【００４２】
一方、例えば６６Ｂデータの通信を行っている回線から６６Ｂデータを受けてモニタするような場合の６６Ｂデータ格納部３０によるデータ格納に関する処理は、例えば図６のフローチャートで示される。
【００４３】
即ち、データ格納条件の設定処理が要求された場合（Ｓ１１）、フィルタ条件の設定（Ｓ１２ａ）トリガ条件の設定（Ｓ１２ｂ）のためのモードとなり、これらの条件設定が終了すれば、その条件にしたがって６６Ｂデータ格納部３０によるデータ格納処理がなされ（Ｓ１３）、トリガ検出がなされると（Ｓ１４）、データ格納が完了する（Ｓ１５）。
【００４４】
なお、このトリガ検出された際のデータ格納の終了形態は任意であり、例えばトリガ発生後にデータ格納メモリ３１の領域全てにデータを書き込んでから格納を終了する形態、トリガ発生後にデータ格納メモリ３１の領域の半分にデータを書き込んでから格納を終了する形態、トリガ発生後にデータ格納メモリ３１に対する格納を直ちに終了する形態等のいずれであってもよい。
【００４５】
このように、外部から入力された６６Ｂデータのうち、所望条件のデータを格納し、これに基づいて送信に用いる６６Ｂシーケンスパターンを生成することができるので、６６Ｂシーケンスパターンの作成が容易となり、また格納時の条件を指定できるので、所望条件の６６Ｂデータからなるシーケンスパターンを簡単に生成することができ、試験を効率的に行える。
【００４６】
例えば、モニタ回線に接続された端末で異常が発生する場合にその端末に入力されたデータを選択的に格納しておき、そのデータを異常のあった端末（ネットワークから切り離しておく）に何度も連続的に与えることが可能となり、そのデータに対する端末の動作解析を容易に行うことができる。
【符号の説明】
【００４７】
２０……６４Ｂ／６６Ｂ符号化試験装置、２１……フレーム発生部、２２……６４Ｂ／６６Ｂ符号化処理部、２３……シーケンスパターン発生部、２４……データ選択部、２７……６４Ｂ／６６Ｂ復号化処理部、２８……フレーム解析部、３０……６６Ｂデータ格納部、３１……データ格納メモリ、３２……フィルタ回路、３３……トリガ回路、３４……格納制御回路、５０……制御部、５１……操作部、５２……表示部
【特許請求の範囲】
【請求項１】
イーサネット（登録商標）の物理コーディングサブレイヤより上位のフレームデータを発生するフレーム発生部（２１）と、
前記フレームデータに対して前記物理コーディングサブレイヤの６４Ｂ／６６Ｂの符号化処理を行う６４Ｂ／６６Ｂ符号化処理部（２２）と、
予め書き込まれた任意の６６Ｂシーケンスパターンを発生するシーケンスパターン発生部（２３）と、
前記６４Ｂ／６６Ｂ符号化処理部によって符号化されたデータと、前記シーケンスパターン発生部から出力されるシーケンスパターンとのいずれか一方を選択して、被試験対象装置に与えるデータ選択部（２４）と、
前記シーケンスパターン発生部に所望のシーケンスパターンを書き込むとともに、前記データ選択部を制御してシーケンスパターンを被試験対象装置に与える制御部（５０）とを有する６４Ｂ／６６Ｂ符号化試験装置。
【請求項２】
外部から入力される６６Ｂデータのうち、所定条件を満たす６６Ｂデータを格納するための６６Ｂデータ格納部（３０）を有し、
前記制御部は、前記６６Ｂデータ格納部に格納した６６Ｂデータに基づいて前記６６Ｂシーケンシパターンを生成して前記シーケンスパターン発生部に書き込むことが可能になっていることを特徴する請求項１記載の６４Ｂ／６６Ｂ符号化試験装置。
【請求項３】
前記６６Ｂデータ格納部は、外部から入力される６６Ｂデータのうち、予め通過条件が設定されたフィルタ回路（３２）を通過する６６Ｂデータを格納することを特徴とする請求項２記載の６４Ｂ／６６Ｂ符号化試験装置。
【請求項４】
外部から入力される６６Ｂデータの復号処理とエラー検出とを行う６４Ｂ／６６Ｂ復号化処理部（２７）を有し、
前記６６Ｂデータ格納部は、外部から入力される６６Ｂデータのうち、前記６４Ｂ／６６Ｂ復号化処理部によるエラー検出の結果に応じて６６Ｂデータを格納することを特徴とする請求項２または請求項３記載の６４Ｂ／６６Ｂ符号化試験装置。
【請求項５】
前記６６Ｂデータ格納部は、外部から入力される６６Ｂデータが、予め設定された格納終了条件を満たすか否かをトリガ回路（３３）によって判定し、その判定結果に応じて前記６６Ｂデータの格納を停止させることを特徴とする請求項２〜４のいずれかに記載の６４Ｂ／６６Ｂ符号化試験装置。
【請求項１】
イーサネット（登録商標）の物理コーディングサブレイヤより上位のフレームデータを発生するフレーム発生部（２１）と、
前記フレームデータに対して前記物理コーディングサブレイヤの６４Ｂ／６６Ｂの符号化処理を行う６４Ｂ／６６Ｂ符号化処理部（２２）と、
予め書き込まれた任意の６６Ｂシーケンスパターンを発生するシーケンスパターン発生部（２３）と、
前記６４Ｂ／６６Ｂ符号化処理部によって符号化されたデータと、前記シーケンスパターン発生部から出力されるシーケンスパターンとのいずれか一方を選択して、被試験対象装置に与えるデータ選択部（２４）と、
前記シーケンスパターン発生部に所望のシーケンスパターンを書き込むとともに、前記データ選択部を制御してシーケンスパターンを被試験対象装置に与える制御部（５０）とを有する６４Ｂ／６６Ｂ符号化試験装置。
【請求項２】
外部から入力される６６Ｂデータのうち、所定条件を満たす６６Ｂデータを格納するための６６Ｂデータ格納部（３０）を有し、
前記制御部は、前記６６Ｂデータ格納部に格納した６６Ｂデータに基づいて前記６６Ｂシーケンシパターンを生成して前記シーケンスパターン発生部に書き込むことが可能になっていることを特徴する請求項１記載の６４Ｂ／６６Ｂ符号化試験装置。
【請求項３】
前記６６Ｂデータ格納部は、外部から入力される６６Ｂデータのうち、予め通過条件が設定されたフィルタ回路（３２）を通過する６６Ｂデータを格納することを特徴とする請求項２記載の６４Ｂ／６６Ｂ符号化試験装置。
【請求項４】
外部から入力される６６Ｂデータの復号処理とエラー検出とを行う６４Ｂ／６６Ｂ復号化処理部（２７）を有し、
前記６６Ｂデータ格納部は、外部から入力される６６Ｂデータのうち、前記６４Ｂ／６６Ｂ復号化処理部によるエラー検出の結果に応じて６６Ｂデータを格納することを特徴とする請求項２または請求項３記載の６４Ｂ／６６Ｂ符号化試験装置。
【請求項５】
前記６６Ｂデータ格納部は、外部から入力される６６Ｂデータが、予め設定された格納終了条件を満たすか否かをトリガ回路（３３）によって判定し、その判定結果に応じて前記６６Ｂデータの格納を停止させることを特徴とする請求項２〜４のいずれかに記載の６４Ｂ／６６Ｂ符号化試験装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−２００２３５（Ｐ２０１０−２００２３５Ａ）
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願番号】特願２００９−４５５９６（Ｐ２００９−４５５９６）
【出願日】平成２１年２月２７日（２００９．２．２７）
【出願人】（００００００５７２）アンリツ株式会社 (838)
【Ｆターム（参考）】
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願日】平成２１年２月２７日（２００９．２．２７）
【出願人】（００００００５７２）アンリツ株式会社 (838)
【Ｆターム（参考）】
[ Back to top ]