ＤＣ／ＤＣコンバータ、および、スイッチング電源用の半導体集積回路
【課題】 高い入力電圧が印加されるＤＣ／ＤＣコンバータであっても、パワートランジスタの駆動時のスイッチング損失を少なくして高効率化を図れるＤＣ／ＤＣコンバータ並びにスイッチング電源用ＩＣを提供する。
【解決手段】 ＤＣ／ＤＣコンバータ（１０）のパワートランジスタ（Ｑ１，Ｑ２）をオン・オフ駆動するドライブ回路（２１，２２）に、シリーズレギュレータなどのレギュレータ回路（２３，２４）により入力電圧（Ｖｉｎ）より小さな動作電圧を生成させて供給する構成とした。また、レギュレータ回路（２３，２４）によりパワートランジスタ（Ｑ１，Ｑ２）の特性に応じた動作電圧（Ｖｄ１，Ｖｄ２）を生成させて、パワートランジスタの安定した駆動とスイッチング損失の低減との両方を満たすようにした。
【解決手段】 ＤＣ／ＤＣコンバータ（１０）のパワートランジスタ（Ｑ１，Ｑ２）をオン・オフ駆動するドライブ回路（２１，２２）に、シリーズレギュレータなどのレギュレータ回路（２３，２４）により入力電圧（Ｖｉｎ）より小さな動作電圧を生成させて供給する構成とした。また、レギュレータ回路（２３，２４）によりパワートランジスタ（Ｑ１，Ｑ２）の特性に応じた動作電圧（Ｖｄ１，Ｖｄ２）を生成させて、パワートランジスタの安定した駆動とスイッチング損失の低減との両方を満たすようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＯＳＦＥＴなどのスイッチング素子をオン・オフさせて電圧出力を行うＤＣ／ＤＣコンバータに関し、該ＤＣ／ＤＣコンバータを構成するスイッチング電源用の半導体集積回路に利用して有用な技術に関する。
【背景技術】
【０００２】
以前より、ＭＯＳＦＥＴなどのスイッチング素子をオン・オフさせて電圧出力を行うＤＣ／ＤＣコンバータが一般に知られている。このようなＤＣ／ＤＣコンバータとしては、例えば、図６に示すように、ハイサイド側のパワートランジスタＱ１とローサイド側のパワートランジスタＱ２とを互い違いにスイッチング動作させ、それによりリアクトルＬ１２に電流を流して一定の電圧Ｖｏｕｔを負荷３０に出力するようにされた構成がある。
【０００３】
このようなＤＣ／ＤＣコンバータ５０においては、リアクトルＬ１２や平滑コンデンサＣ１３は外付け素子とされる一方、パワートランジスタＱ１，Ｑ２、そのドライブ回路５１，５２、ならびに、パワートランジスタＱ１，Ｑ２のスイッチング制御を行う制御回路などは、スイッチング電源用ＩＣ（集積回路）として１個の半導体チップに集積される構成が一般的である。或いは、発熱の大きなパワートランジスタＱ１，Ｑ２は外付け素子として設けられ、スイッチング電源用ＩＣにはドライブ回路５１，５２までが搭載される構成も一般的である。
【０００４】
従来、上記のようなＤＣ／ＤＣコンバータ５０において、パワートランジスタＱ１，Ｑ２を駆動するドライブ回路５１，５２には、パワートランジスタＱ１，Ｑ２に供給されている入力電圧Ｖｉｎと同じ電圧が動作電圧として供給されるのが一般的であった。そして、ドライブ回路５１，５２から入力電圧Ｖｉｎ或いはグランド電位（０Ｖ）がパワートランジスタＱ１，Ｑ２のゲート端子に出力されて、パワートランジスタＱ１，Ｑ２が駆動される。
【０００５】
特許文献１には、昇圧型のＤＣ／ＤＣコンバータにおいて、パワートランジスタを駆動するドライブ回路の動作電圧をＤＣ／ＤＣコンバータの様々な電位点から取り出すようにした技術が開示されている。
【特許文献１】特開２００５−１６０１９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
非常に高い入力電圧（例えば３０Ｖ）に対応したＤＣ／ＤＣコンバータにおいては、パワートランジスタの素子サイズが大きくなってそのゲート容量も大きくなるため、ゲート充放電の電流によりパワートランジスタを駆動する際にドライブ回路から出力される電流量が大きくなってスイッチング損失が比較的大きくなる。
【０００７】
また、入力電圧が高くなると、入力電圧を動作電圧としているドライブ回路の構成素子を中耐圧化あるいは高耐圧化する必要があり、それによりドライブ回路の各素子サイズが大きくなってＩＣのチップ面積が増大するという問題が生じる。
【０００８】
また、ドライブ回路の出力はパワートランジスタを十分にオン・オフさせる電圧でなければならないが、特許文献１に開示されるように、ＤＣ／ＤＣコンバータの種々の電位点からドライブ回路の動作電圧を供給したのでは、出力電圧や入力電圧がごく限られた値にある場合しか適切な動作電圧を得ることは出来ない。
【０００９】
この発明の目的は、高い入力電圧が印加されるＤＣ／ＤＣコンバータであっても、パワートランジスタの駆動時のスイッチング損失を少なくして高効率化を図れるＤＣ／ＤＣコンバータ並びにスイッチング電源用ＩＣを提供することにある。
【００１０】
この発明の他の目的は、高い入力電圧に対応したＤＣ／ＤＣコンバータであっても、パワートランジスタを駆動するドライブ回路の構成素子を小さなサイズにでき、ＩＣ全体のチップ面積をさほど増大させることのないスイッチング電源用ＩＣを提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、上記目的を達成するため、ＤＣ／ＤＣコンバータのパワートランジスタを駆動するドライブ回路の動作電圧を、例えばシリーズレギュレータなどのレギュレータ回路により入力電圧より小さな電圧にして供給するようにしたものである。また、上記のレギュレータ回路によりパワートランジスタの特性に対応した動作電圧を生成させて、パワートランジスタの安定した駆動とスイッチング損失の低減との両方を満たせるようにしたものである。
【００１２】
すなわち、本発明は、第１スイッチング素子（Ｑ１）をオン・オフさせて入力電圧（Ｖｉｎ）を間歇的にリアクトル（Ｌ１２）に供給することで入力電圧を変換した電圧（Ｖｏｕｔ）を出力するＤＣ／ＤＣコンバータ（１０）において、前記入力電圧が印加される第１電位点（Ｔ１）と、この第１電位点の電位を基準電位として前記入力電圧より電位差の小さい第１電圧（Ｖｄ１）を生成する第１レギュレータ回路（２３）と、前記第１スイッチング素子をオン・オフさせる駆動電圧を出力する第１ドライブ回路（２１）とを備え、前記第１電圧が動作電圧として前記第１ドライブ回路に供給され、当該第１ドライブ回路の出力がこの動作電圧の範囲で変動する構成とした。
【００１３】
このような構成によれば、入力電圧を直に第１ドライブ回路の動作電圧とした場合に比べて、第１ドライブ回路から出力される駆動電圧の振幅が小さくなり、第１ドライブ回路から第１スイッチング素子の寄生ゲート容量に流れ込む電流量を少なくすることが出来る。それにより、電力損失が低減され高効率のＤＣ／ＤＣコンバータを実現できる。また、高い入力電圧が印加される場合でも、第１ドライブ回路を構成する素子を中耐圧や高耐圧にしなくて済み、それゆえ、ドライブ回路の各素子サイズを小さくすることが出来る。第１レギュレータ回路を追加する分を考慮しても、回路全体の面積を小さくすることが出来る。
【００１４】
さらに、本発明は、前記第１スイッチング素子（Ｑ１）がオフの期間にオンされて前記リアクトル（Ｌ１２）に電流を供給する第２スイッチング素子（Ｑ２）と、該第２スイッチング素子をオン・オフさせる駆動電圧を出力する第２ドライブ回路（２２）と、前記入力電圧の基準電位が印加される第２電位点（Ｔ２）と、この第２電位点の電位を基準電位として前記入力電圧より電位差の小さい第２電圧（Ｖｄ２）を生成する第２レギュレータ回路（２４）とを備え、前記第２電圧が動作電圧として前記第２ドライブ回路に供給され、当該第２ドライブ回路の出力がこの動作電圧の範囲で変動する構成にすると良い。
【００１５】
このような構成により、第２スイッチング素子の駆動部分についても上記同様に電力損失を低減し、ＤＣ／ＤＣコンバータの効率の向上に寄与することが出来る。また、第２ドライブ回路についても素子サイズを小さくして回路面積の低減を図ることが出来る。
【００１６】
また望ましくは、前記第１電圧（Ｖｄ１）は、前記第１スイッチング素子（Ｑ１）の特性に対応させて当該第１スイッチング素子を飽和領域で動作させる電圧に設定され、前記第２電圧（Ｖｄ２）は、前記第２スイッチング素子（Ｑ２）の特性に対応させて当該第２スイッチング素子を飽和領域で動作させる電圧に設定されていると良い。
【００１７】
ここで、上記の第１電圧や第２電圧の値（各基準電位からの電位差の絶対値）は、あまり大きな値となると、スイッチング素子を駆動する際の電力損失を小さくできるという効果が低減される一方、逆にあまり小さな値となるとスイッチング素子のオン抵抗の僅かな上昇によりスイッチング素子での電力損失が上昇してしまうという関係にある。従って、上記第１電圧および第２電圧は、スイッチング素子の抵抗値が完全なオン抵抗とほぼ変りない値となる範囲内で小さな値に設定すると良い。
【００１８】
完全なオン抵抗とほぼ変りない値となる範囲とは、具体的には、完全なオン抵抗値を１００％とした場合に１０１％から３００％の範囲、より好ましくは１０１％から２００％の範囲、さらに好ましくは１０１％から１５０％の範囲である。
【００１９】
さらに、本発明のスイッチング電源用の半導体集積回路（２０）は、上述の第１スイッチング素子である第１電界効果トランジスタと、上述の第２スイッチング素子である第２電界効果トランジスタと、第１ドライブ回路と、第２ドライブ回路と、第１レギュレータ回路と、第２レギュレータ回路とを、例えば１個の半導体チップに集積したものである。
【００２０】
また、第１スイッチング素子と第２スイッチング素子を外付けとする代わりに、第１レギュレータ回路と第２レギュレータ回路の生成する電圧を設定する外付け素子（１７，１８）を接続する電圧設定用端子（Ｔ８，Ｔ９）を設けたものである。
【００２１】
このようなスイッチング電源用の半導体集積回路によれば、例えば、非常に高い入力電圧に対応させた場合でも、スイッチング損失を低減し高効率のＤＣ／ＤＣコンバータを実現することが出来る。さらに、第１および第２ドライブ回路を高耐圧化する必要がなく、第１および第２レギュレータ回路を追加する分を考慮しても、チップ全体の面積を小さくすることが出来る。
【００２２】
また、上記の電圧設定用端子により、外付けの第１電界効果トランジスタと第２電界効果トランジスタに合わせて第１および第２ドライブ回路の出力振幅を最適なものに調整することが出来る。
【００２３】
なお、この項目において、実施の形態との対応関係を表わす符号を括弧書きで記したが、本発明はこれに制限されるものではない。
【発明の効果】
【００２４】
以上説明したように、本発明に従うと、高い入力電圧に対応させた場合でも、スイッチング素子を駆動するドライブ回路の出力振幅を適切なものにすることができ、それによりスイッチング損失を低減し高効率のＤＣ／ＤＣコンバータを実現することが出来るという効果がある。
【００２５】
また、非常に高い入力電圧に対応させた場合でも、ドライブ回路を高耐圧化する必要がなくなり、レギュレータ回路の追加分を考慮しても回路全体の面積を低減することができ、それにより製造コストを低減することが出来るという効果がある。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の第１の実施の形態のＤＣ／ＤＣコンバータの主要部の構成を示す回路図である。
この実施の形態のＤＣ／ＤＣコンバータ１０は、例えば３０Ｖなどの高い入力電圧Ｖｉｎを受けてそれを所定電圧Ｖｏｕｔに降下させて負荷３０に出力する降圧型のＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータ１０は、電気エネルギーを蓄積するリアクトルＬ１２と、出力電圧を平滑する平滑コンデンサＣ１３と、スイッチング動作により入力電圧Ｖｉｎを間歇的にリアクトルＬ１２に供給する第１パワートランジスタＱ１と、第１パワートランジスタＱ１がオフのときにリアクトルＬ１２にグランドから電流を供給する同期整流用の第２パワートランジスタＱ２と、第１パワートランジスタＱ１のゲート端子に駆動電圧を出力して第１パワートランジスタＱ１を駆動する第１ドライブ回路２１と、同様に第２パワートランジスタＱ２のゲート端子に駆動電圧を出力して第２パワートランジスタＱ２を駆動する第２ドライブ回路２２と、第１ドライブ回路２１の動作電圧を生成する第１レギュレータ回路２３と、第２ドライブ回路２２の動作電圧を生成する第２レギュレータ回路２４と、第１および第２レギュレータ回路２３，２４の発振防止およびリップル除去を行うためのコンデンサＣ１５，Ｃ１６等を備えている。
【００２７】
また、図示は省略するが、このＤＣ／ＤＣコンバータ１０には、出力電圧Ｖｏｕｔを検出して例えばパルス幅変調方式により第１パワートランジスタＱ１と第２パワートランジスタＱ２のスイッチング制御を行う制御回路が、第１および第２ドライブ回路２１，２２の前段に設けられ、これら制御回路から第１および第２ドライブ回路２１，２２にパワートランジスタＱ１，Ｑ２の動作タイミングを示すパルス信号が出力されるようになっている。
【００２８】
上記の構成において、リアクトルＬ１２、平滑コンデンサＣ１３、およびコンデンサＣ１５，Ｃ１６は外付けの素子である。また、第１と第２パワートランジスタＱ１，Ｑ２、第１と第２ドライブ回路２１，２２、第１と第２レギュレータ回路２３，２４、および図示略の制御回路は、スイッチング電源用ＩＣ２０として１個の半導体チップに集積されている。
【００２９】
スイッチング電源用ＩＣ２０には、外部接続端子として、入力電圧Ｖｉｎが入力される入力端子Ｔ１と、グランド電位が印加されるグランド端子Ｔ２と、第１と第２パワートランジスタＱ１，Ｑ２の結合点が接続される出力端子Ｔ３と、コンデンサＣ１５、Ｃ１６を接続するための接続端子Ｔ４，Ｔ５等が設けられている。グランド電位は入力電圧Ｖｉｎの基準電位である。
【００３０】
この実施の形態において、第１パワートランジスタＱ１はＰチャネル形のＭＯＳＦＥＴにより構成され、第２パワートランジスタＱ２はＮチャネル形のＭＯＳＦＥＴにより構成されている。そして、第１パワートランジスタＱ１のソース端子が入力端子Ｔ１に接続され、第２パワートランジスタＱ２のソース端子がグランド端子Ｔ２に接続され、これらのドレイン端子の結合点が出力端子Ｔ３に接続されている。
【００３１】
第１ドライブ回路２１は、例えばインバータ回路を多段に設けてなるもので、入力端子Ｔ１の電位（Ｖｉｎ）を基準電位として第１レギュレータ２３により生成された動作電圧Ｖｄ１を電源として動作する。そして、制御回路からのパルス信号を入力して、このパルス信号に応じて、動作電圧Ｖｄ１またはその基準電位（Ｖｉｎ）を駆動電圧として第１パワートランジスタＱ１のゲート端子に出力する。
【００３２】
第２ドライブ回路２２は、例えばインバータ回路を多段に設けてなるもので、グランド電位を基準電位として第２レギュレータ２４により生成された動作電圧Ｖｄ２を電源として動作する。そして、制御回路からのパルス信号を入力して、このパルス信号に応じて、動作電圧Ｖｄ２またはグランド電位を駆動電圧として第２パワートランジスタＱ２のゲート端子に出力する。
【００３３】
第１レギュレータ回路２３は、例えばＭＯＳＦＥＴのソース・ドレイン間抵抗、或いはバイポーラトランジスタのエミッタ・コレクタ間抵抗により入力電圧を基準電位側に降下させて出力するシリーズレギュレータなどから構成され、入力端子Ｔ１の電位（Ｖｉｎ）を基準電位として、グランド端子Ｔ２の電圧を基準電位側に電圧降下させてほぼ一定の動作電圧Ｖｄ１を生成する。この動作電圧Ｖｄ１は、第１パワートランジスタＱ１の特性に合わせて例えば入力電圧Ｖｉｎより５Ｖ低い電位に設定されている。
【００３４】
第２レギュレータ回路２４も同様に、例えばＭＯＳＦＥＴのソース・ドレイン間抵抗、或いはバイポーラトランジスタのエミッタ・コレクタ間抵抗により入力電圧を基準電位側に降下させて出力するシリーズレギュレータなどから構成され、グランド端子Ｔ２の電位を基準電位として、入力端子Ｔ１の電圧（Ｖｉｎ）を基準電位側に降下させてほぼ一定の動作電圧Ｖｄ２を生成する。この動作電圧Ｖｄ２は、第２パワートランジスタＱ２の特性に合わせて例えば５Ｖに設定されている。
【００３５】
なお、この実施の形態では、入力電圧Ｖｉｎが低くなった場合でも、第１と第２のレギュレータ回路２３，２４から規定の電圧出力がなされるように、低ドロップアウト（ＬＤＯ）型のシリーズレギュレータが採用されている。
【００３６】
次に、上記構成のＤＣ／ＤＣコンバータ１０の動作について説明する。
図示しない制御回路は負荷の変動に応じてパルス幅を変更させながら第１ドライブ回路２１と第２ドライブ回路２２とにパルス信号を出力する。これらのパルス信号は互いに同期され、これらのパルス信号により第１パワートランジスタＱ１と第２パワートランジスタＱ２とが互い違いにオン・オフされる。
【００３７】
第１ドライブ回路２１は、制御回路からハイレベルの信号が入力された場合には該ドライブ回路２１の基準電位である入力電圧Ｖｉｎを、制御回路からローレベルの信号が入力された場合には第１レギュレータ回路２３から供給される動作電圧Ｖｄ１を、それぞれ第１パワートランジスタＱ１のゲート端子に出力する。
【００３８】
また、第２ドライブ回路２２は、制御回路からハイレベルの信号が入力された場合には第２レギュレータ回路２４から供給される動作電圧Ｖｄ２を、制御回路からローレベルの信号が入力された場合には基準電位であるグランド電位を、それぞれ第１パワートランジスタＱ１のゲート端子に出力する。
【００３９】
図２には、第１と第２のパワートランジスタＱ１，Ｑ２のソース・ドレイン間抵抗の特性グラフを示す。
第１パワートランジスタＱ１のソース・ドレイン間抵抗は、図２（ａ）に示すように、ゲート・ソース間電圧の絶対値が小さいときには非常に大きな抵抗となって電流を流さないが、ゲート電位が低くなってゲート・ソース間電圧の絶対値が大きくなっていくと、所定のしきい値電圧で抵抗値が急激に小さくなり、さらにゲート・ソース間電圧を大きくしていくと小さな抵抗（ＯＮ抵抗）で飽和する。
【００４０】
それゆえ、第１パワートランジスタＱ１をオンさせるには、図９の従来例に示したようにゲート電圧をグランド電位まで下げなくても、抵抗値が完全なＯＮ抵抗とほぼ変らない範囲でゲート・ソース間電圧の絶対値を小さくする電位とすれば良いことが分かる。第１レギュレータ回路２３から出力される動作電圧Ｖｄ１は、このような第１パワートランジスタＱ１の特性に対応させて、図２（ａ）に示すように抵抗値が完全なＯＮ抵抗とほぼ変らない範囲で且つ基準電位側の電位（例えばＶｄ１＝Ｖｉｎ−５Ｖ）に設定されている。そして、このような動作電圧Ｖｄ１を受けて第１ドライブ回路２１から駆動電圧が出力されることで、第１パワートランジスタＱ１がオン又はオフの状態に駆動される。
【００４１】
第２パワートランジスタＱ２のソース・ドレイン間抵抗についても、図２（ｂ）に示すように、ゲート・ソース間電圧が小さいときには非常に大きな抵抗となって電流を流さないが、ゲート電位が高くなってゲート・ソース間電圧が大きくなっていくと、所定のしきい値電圧で抵抗値が急激に小さくなり、さらにゲート・ソース間電圧を大きくしていくと小さな抵抗（オン抵抗）で飽和する。
【００４２】
従って、第２パワートランジスタＱ２をオンさせるには、図９の従来例に示したようにゲート電圧を入力電圧Ｖｉｎまで上げなくても、抵抗値が完全なＯＮ抵抗とほぼ変らない範囲でゲート・ソース間電圧が小さくなる電位とすれば良いことが分かる。第２レギュレータ回路２４から出力される動作電圧Ｖｄ２は、このような第２パワートランジスタＱ２の特性に対応させて、図２（ｂ）に示すように抵抗値が完全なＯＮ抵抗とほぼ変らない範囲で且つ基準電位側の電位（例えばＶｄ２＝５Ｖ）に設定されている。そして、このような動作電圧Ｖｄ２を受けて第２ドライブ回路２２から駆動電圧が出力されることで、第２パワートランジスタＱ２がオン又はオフの状態に駆動される。
【００４３】
上記のような動作により第１パワートランジスタＱ１がオンされると、入力電圧ＶｉｎがリアクトルＬ１２に印加されてリアクトルＬ１２に電気エネルギーが蓄積され、続いて第１パワートランジスタＱ１がオフされて第２パワートランジスタＱ２がオンされるとグランドからリアクトルＬ１２に電流が供給される。そして、このリアクトルＬ１２の出力端の電圧が平滑コンデンサＣ１３により平滑されて負荷３０に出力される。
【００４４】
以上のように、この実施の形態のＤＣ／ＤＣコンバータ１０によれば、入力電圧Ｖｉｎとグランド電位をドライブ回路２１，２２の動作電圧とした場合に比べて、ドライブ回路２１，２２の出力振幅が小さくなる。また、ドライブ回路２１，２２の動作電圧はレギュレータ回路２３，２４が生成するので、ドライブ回路２１，２２の出力電圧をパワートランジスタＱ１，Ｑ２の特性に対応させて適切な駆動電圧にすることが出来る。
【００４５】
従って、入力電圧Ｖｉｎとグランド電位とをドライブ回路２１，２２の動作電圧とした場合に比べて、スイッチング駆動時にパワートランジスタＱ１，Ｑ２のゲート容量に流れ込む電流量が小さくなり、それによりスイッチング損失を低減することが出来る。
【００４６】
また、非常に高い入力電圧Ｖｉｎに対応させた場合でも、第１および第２ドライブ回路２１，２２の構成素子を通常耐圧の素子で形成することができ、スイッチング電源用ＩＣ２０のチップ面積を小さくすることが出来る。
【００４７】
なお、ドライブ回路２１，２２の素子を通常耐圧にする代わりに、レギュレータ回路２３，２４を構成するシリーズトランジスタを高耐圧にする必要が生じるが、ドライブ回路２１，２２は制御回路のパルス信号を動作電圧で変動する信号に成形するためインバータ回路を多段に構成するなど構成素子数が多い。そのため、ドライブ回路２１，２２の構成素子を高耐圧化するよりもレギュレータ回路２３，２４を設けてレギュレータ回路２３，２４を高耐圧化したほうが、回路全体の面積を小さくすることが出来る。
【００４８】
図３には、第２の実施の形態のＤＣ／ＤＣコンバータ１０Ａの主要構成を示す。
この第２の実施の形態のＤＣ／ＤＣコンバータ１０Ａは、図１のＤＣ／ＤＣコンバータ１０の構成を少し変更して、第１パワートランジスタＱ１と第２パワートランジスタＱ２を外付け素子とし、さらに、第１および第２レギュレータ回路２３，２４で生成される動作電圧Ｖｄ１，Ｖｄ２の値を外部素子１７，１８によりそれぞれ調整可能としたものである。
【００４９】
この実施の形態のスイッチング電源用ＩＣ２０Ａには、外部接続端子として、入力端子Ｔ１，グランド端子Ｔ２、コンデンサＣ１５、Ｃ１６を接続するための接続端子Ｔ４，Ｔ５に加えて、第１および第２ドライブ回路２１，２２から駆動電圧がそれぞれ出力される第１および第２出力端子Ｔ６，Ｔ７と、電圧設定用の外部素子１７，１８を接続する電圧設定用端子Ｔ８，Ｔ９とが設けられている。
【００５０】
外部素子１７，１８により出力電圧Ｖｄ１，Ｖｄ２が変更される第１および第２レギュレータ回路２３，２４の構成は、例えば、レギュレータ回路２３，２４の内部で出力電圧Ｖｄ１，Ｖｄ２と比較されるリファレンス電圧を、外部素子１７，１８の電圧降下により変更する構成としたり、或いは、レギュレータ回路２３，２４の内部で外部素子１７，１８にそれぞれ流れる電流を検出し、その検出値に応じて上記のリファレンス電圧を変化させる構成とするなど、種々の構成が適用可能である。
【００５１】
なお、図３では第１レギュレータ回路２３と第２レギュレータ回路２４との出力電圧Ｖｄ１，Ｖｄ２をそれぞれ独立的に調整できるようにしているが、１つの外付け素子で第１および第２レギュレータ回路２３，２４の両方の出力電圧Ｖｄ１，Ｖｄ２を同時に調整可能なように構成しても良い。
【００５２】
この第２の実施の形態のＤＣ／ＤＣコンバータ１０Ａによれば、外付け素子である第１および第２パワートランジスタＱ１，Ｑ２の特性に合わせて第１および第２レギュレータ回路２３，２４の出力電圧Ｖｄ１，Ｖｄ２を調整することが出来るので、特性の異なる複数種類のパワートランジスタを用いた場合でも、それぞれに適切な駆動電圧を出力させることができ、第１の実施の形態と同様に、スイッチング損失の低減やチップ面積の低減等を図ることが出来る。
【００５３】
なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、図４のＤＣ／ＤＣコンバータの第１変形例に示すように、パワートランジスタＱ１，Ｑ２、ドライブ回路２１，２２、リアクトルＬ１２および平滑コンデンサＣ１３を複数組設けてなる複数出力のＤＣ／ＤＣコンバータ１０Ｂにおいて、これら複数組の各ドライブ回路２１，２２に対して、１組のレギュレータ回路２３，２４から動作電圧Ｖｄ１，Ｖｄ２がそれぞれ供給されるように構成しても良い。
【００５４】
また、上記実施の形態では同期整流方式のＤＣ／ＤＣコンバータを例示したが、本発明は、図５のＤＣ／ＤＣコンバータの第２変形例に示されるように、例えばショットキーバリアダイオードＤ１等を用いたダイオード整流方式のＤＣ／ＤＣコンバータ１０Ｃに適用することも出来る。
【００５５】
その他、パワートランジスタＱ１，Ｑ２より後段の構成は公知である種々のコンバータ方式に対応させて種々の構成に変更可能であるし、入力電圧Ｖｉｎの値やパワートランジスタＱ１，Ｑ２の特性に合わせたレギュレータ回路２３，２４の動作電圧Ｖｄ１，Ｖｄ２の各値など、実施の形態で具体的に示した細部等は発明の趣旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施の形態のＤＣ／ＤＣコンバータの主要部の構成を示す回路図である。
【図２】図１のパワートランジスタのソース・ドレイン間抵抗の特性を示すもので、（ａ）は第１パワートランジスタの特性グラフ、（ｂ）は第２パワートランジスタの特性グラフである。
【図３】本発明の第２の実施の形態のＤＣ／ＤＣコンバータの主要部の構成を示す回路図である。
【図４】本発明に係るＤＣ／ＤＣコンバータの第１変形例を示す回路図である。
【図５】本発明に係るＤＣ／ＤＣコンバータの第２変形例を示す回路図である。
【図６】従来の一般的なＤＣ／ＤＣコンバータの主要部構成を示す回路図である。
【符号の説明】
【００５７】
１０，１０Ａ ＤＣ／ＤＣコンバータ
Ｌ１２ リアクトル
Ｃ１３ 平滑コンデンサ
２０，２０Ａ スイッチング電源用ＩＣ
Ｑ１ 第１パワートランジスタ
Ｑ２ 第２パワートランジスタ
２１ 第１ドライブ回路
２２ 第２ドライブ回路
２３ 第１レギュレータ回路
２４ 第２レギュレータ回路
Ｖｉｎ 入力電圧
Ｖｄ１，Ｖｄ２ 動作電圧
Ｔ８，Ｔ９ 電圧設定用端子
【技術分野】
【０００１】
この発明は、ＭＯＳＦＥＴなどのスイッチング素子をオン・オフさせて電圧出力を行うＤＣ／ＤＣコンバータに関し、該ＤＣ／ＤＣコンバータを構成するスイッチング電源用の半導体集積回路に利用して有用な技術に関する。
【背景技術】
【０００２】
以前より、ＭＯＳＦＥＴなどのスイッチング素子をオン・オフさせて電圧出力を行うＤＣ／ＤＣコンバータが一般に知られている。このようなＤＣ／ＤＣコンバータとしては、例えば、図６に示すように、ハイサイド側のパワートランジスタＱ１とローサイド側のパワートランジスタＱ２とを互い違いにスイッチング動作させ、それによりリアクトルＬ１２に電流を流して一定の電圧Ｖｏｕｔを負荷３０に出力するようにされた構成がある。
【０００３】
このようなＤＣ／ＤＣコンバータ５０においては、リアクトルＬ１２や平滑コンデンサＣ１３は外付け素子とされる一方、パワートランジスタＱ１，Ｑ２、そのドライブ回路５１，５２、ならびに、パワートランジスタＱ１，Ｑ２のスイッチング制御を行う制御回路などは、スイッチング電源用ＩＣ（集積回路）として１個の半導体チップに集積される構成が一般的である。或いは、発熱の大きなパワートランジスタＱ１，Ｑ２は外付け素子として設けられ、スイッチング電源用ＩＣにはドライブ回路５１，５２までが搭載される構成も一般的である。
【０００４】
従来、上記のようなＤＣ／ＤＣコンバータ５０において、パワートランジスタＱ１，Ｑ２を駆動するドライブ回路５１，５２には、パワートランジスタＱ１，Ｑ２に供給されている入力電圧Ｖｉｎと同じ電圧が動作電圧として供給されるのが一般的であった。そして、ドライブ回路５１，５２から入力電圧Ｖｉｎ或いはグランド電位（０Ｖ）がパワートランジスタＱ１，Ｑ２のゲート端子に出力されて、パワートランジスタＱ１，Ｑ２が駆動される。
【０００５】
特許文献１には、昇圧型のＤＣ／ＤＣコンバータにおいて、パワートランジスタを駆動するドライブ回路の動作電圧をＤＣ／ＤＣコンバータの様々な電位点から取り出すようにした技術が開示されている。
【特許文献１】特開２００５−１６０１９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
非常に高い入力電圧（例えば３０Ｖ）に対応したＤＣ／ＤＣコンバータにおいては、パワートランジスタの素子サイズが大きくなってそのゲート容量も大きくなるため、ゲート充放電の電流によりパワートランジスタを駆動する際にドライブ回路から出力される電流量が大きくなってスイッチング損失が比較的大きくなる。
【０００７】
また、入力電圧が高くなると、入力電圧を動作電圧としているドライブ回路の構成素子を中耐圧化あるいは高耐圧化する必要があり、それによりドライブ回路の各素子サイズが大きくなってＩＣのチップ面積が増大するという問題が生じる。
【０００８】
また、ドライブ回路の出力はパワートランジスタを十分にオン・オフさせる電圧でなければならないが、特許文献１に開示されるように、ＤＣ／ＤＣコンバータの種々の電位点からドライブ回路の動作電圧を供給したのでは、出力電圧や入力電圧がごく限られた値にある場合しか適切な動作電圧を得ることは出来ない。
【０００９】
この発明の目的は、高い入力電圧が印加されるＤＣ／ＤＣコンバータであっても、パワートランジスタの駆動時のスイッチング損失を少なくして高効率化を図れるＤＣ／ＤＣコンバータ並びにスイッチング電源用ＩＣを提供することにある。
【００１０】
この発明の他の目的は、高い入力電圧に対応したＤＣ／ＤＣコンバータであっても、パワートランジスタを駆動するドライブ回路の構成素子を小さなサイズにでき、ＩＣ全体のチップ面積をさほど増大させることのないスイッチング電源用ＩＣを提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、上記目的を達成するため、ＤＣ／ＤＣコンバータのパワートランジスタを駆動するドライブ回路の動作電圧を、例えばシリーズレギュレータなどのレギュレータ回路により入力電圧より小さな電圧にして供給するようにしたものである。また、上記のレギュレータ回路によりパワートランジスタの特性に対応した動作電圧を生成させて、パワートランジスタの安定した駆動とスイッチング損失の低減との両方を満たせるようにしたものである。
【００１２】
すなわち、本発明は、第１スイッチング素子（Ｑ１）をオン・オフさせて入力電圧（Ｖｉｎ）を間歇的にリアクトル（Ｌ１２）に供給することで入力電圧を変換した電圧（Ｖｏｕｔ）を出力するＤＣ／ＤＣコンバータ（１０）において、前記入力電圧が印加される第１電位点（Ｔ１）と、この第１電位点の電位を基準電位として前記入力電圧より電位差の小さい第１電圧（Ｖｄ１）を生成する第１レギュレータ回路（２３）と、前記第１スイッチング素子をオン・オフさせる駆動電圧を出力する第１ドライブ回路（２１）とを備え、前記第１電圧が動作電圧として前記第１ドライブ回路に供給され、当該第１ドライブ回路の出力がこの動作電圧の範囲で変動する構成とした。
【００１３】
このような構成によれば、入力電圧を直に第１ドライブ回路の動作電圧とした場合に比べて、第１ドライブ回路から出力される駆動電圧の振幅が小さくなり、第１ドライブ回路から第１スイッチング素子の寄生ゲート容量に流れ込む電流量を少なくすることが出来る。それにより、電力損失が低減され高効率のＤＣ／ＤＣコンバータを実現できる。また、高い入力電圧が印加される場合でも、第１ドライブ回路を構成する素子を中耐圧や高耐圧にしなくて済み、それゆえ、ドライブ回路の各素子サイズを小さくすることが出来る。第１レギュレータ回路を追加する分を考慮しても、回路全体の面積を小さくすることが出来る。
【００１４】
さらに、本発明は、前記第１スイッチング素子（Ｑ１）がオフの期間にオンされて前記リアクトル（Ｌ１２）に電流を供給する第２スイッチング素子（Ｑ２）と、該第２スイッチング素子をオン・オフさせる駆動電圧を出力する第２ドライブ回路（２２）と、前記入力電圧の基準電位が印加される第２電位点（Ｔ２）と、この第２電位点の電位を基準電位として前記入力電圧より電位差の小さい第２電圧（Ｖｄ２）を生成する第２レギュレータ回路（２４）とを備え、前記第２電圧が動作電圧として前記第２ドライブ回路に供給され、当該第２ドライブ回路の出力がこの動作電圧の範囲で変動する構成にすると良い。
【００１５】
このような構成により、第２スイッチング素子の駆動部分についても上記同様に電力損失を低減し、ＤＣ／ＤＣコンバータの効率の向上に寄与することが出来る。また、第２ドライブ回路についても素子サイズを小さくして回路面積の低減を図ることが出来る。
【００１６】
また望ましくは、前記第１電圧（Ｖｄ１）は、前記第１スイッチング素子（Ｑ１）の特性に対応させて当該第１スイッチング素子を飽和領域で動作させる電圧に設定され、前記第２電圧（Ｖｄ２）は、前記第２スイッチング素子（Ｑ２）の特性に対応させて当該第２スイッチング素子を飽和領域で動作させる電圧に設定されていると良い。
【００１７】
ここで、上記の第１電圧や第２電圧の値（各基準電位からの電位差の絶対値）は、あまり大きな値となると、スイッチング素子を駆動する際の電力損失を小さくできるという効果が低減される一方、逆にあまり小さな値となるとスイッチング素子のオン抵抗の僅かな上昇によりスイッチング素子での電力損失が上昇してしまうという関係にある。従って、上記第１電圧および第２電圧は、スイッチング素子の抵抗値が完全なオン抵抗とほぼ変りない値となる範囲内で小さな値に設定すると良い。
【００１８】
完全なオン抵抗とほぼ変りない値となる範囲とは、具体的には、完全なオン抵抗値を１００％とした場合に１０１％から３００％の範囲、より好ましくは１０１％から２００％の範囲、さらに好ましくは１０１％から１５０％の範囲である。
【００１９】
さらに、本発明のスイッチング電源用の半導体集積回路（２０）は、上述の第１スイッチング素子である第１電界効果トランジスタと、上述の第２スイッチング素子である第２電界効果トランジスタと、第１ドライブ回路と、第２ドライブ回路と、第１レギュレータ回路と、第２レギュレータ回路とを、例えば１個の半導体チップに集積したものである。
【００２０】
また、第１スイッチング素子と第２スイッチング素子を外付けとする代わりに、第１レギュレータ回路と第２レギュレータ回路の生成する電圧を設定する外付け素子（１７，１８）を接続する電圧設定用端子（Ｔ８，Ｔ９）を設けたものである。
【００２１】
このようなスイッチング電源用の半導体集積回路によれば、例えば、非常に高い入力電圧に対応させた場合でも、スイッチング損失を低減し高効率のＤＣ／ＤＣコンバータを実現することが出来る。さらに、第１および第２ドライブ回路を高耐圧化する必要がなく、第１および第２レギュレータ回路を追加する分を考慮しても、チップ全体の面積を小さくすることが出来る。
【００２２】
また、上記の電圧設定用端子により、外付けの第１電界効果トランジスタと第２電界効果トランジスタに合わせて第１および第２ドライブ回路の出力振幅を最適なものに調整することが出来る。
【００２３】
なお、この項目において、実施の形態との対応関係を表わす符号を括弧書きで記したが、本発明はこれに制限されるものではない。
【発明の効果】
【００２４】
以上説明したように、本発明に従うと、高い入力電圧に対応させた場合でも、スイッチング素子を駆動するドライブ回路の出力振幅を適切なものにすることができ、それによりスイッチング損失を低減し高効率のＤＣ／ＤＣコンバータを実現することが出来るという効果がある。
【００２５】
また、非常に高い入力電圧に対応させた場合でも、ドライブ回路を高耐圧化する必要がなくなり、レギュレータ回路の追加分を考慮しても回路全体の面積を低減することができ、それにより製造コストを低減することが出来るという効果がある。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の第１の実施の形態のＤＣ／ＤＣコンバータの主要部の構成を示す回路図である。
この実施の形態のＤＣ／ＤＣコンバータ１０は、例えば３０Ｖなどの高い入力電圧Ｖｉｎを受けてそれを所定電圧Ｖｏｕｔに降下させて負荷３０に出力する降圧型のＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータ１０は、電気エネルギーを蓄積するリアクトルＬ１２と、出力電圧を平滑する平滑コンデンサＣ１３と、スイッチング動作により入力電圧Ｖｉｎを間歇的にリアクトルＬ１２に供給する第１パワートランジスタＱ１と、第１パワートランジスタＱ１がオフのときにリアクトルＬ１２にグランドから電流を供給する同期整流用の第２パワートランジスタＱ２と、第１パワートランジスタＱ１のゲート端子に駆動電圧を出力して第１パワートランジスタＱ１を駆動する第１ドライブ回路２１と、同様に第２パワートランジスタＱ２のゲート端子に駆動電圧を出力して第２パワートランジスタＱ２を駆動する第２ドライブ回路２２と、第１ドライブ回路２１の動作電圧を生成する第１レギュレータ回路２３と、第２ドライブ回路２２の動作電圧を生成する第２レギュレータ回路２４と、第１および第２レギュレータ回路２３，２４の発振防止およびリップル除去を行うためのコンデンサＣ１５，Ｃ１６等を備えている。
【００２７】
また、図示は省略するが、このＤＣ／ＤＣコンバータ１０には、出力電圧Ｖｏｕｔを検出して例えばパルス幅変調方式により第１パワートランジスタＱ１と第２パワートランジスタＱ２のスイッチング制御を行う制御回路が、第１および第２ドライブ回路２１，２２の前段に設けられ、これら制御回路から第１および第２ドライブ回路２１，２２にパワートランジスタＱ１，Ｑ２の動作タイミングを示すパルス信号が出力されるようになっている。
【００２８】
上記の構成において、リアクトルＬ１２、平滑コンデンサＣ１３、およびコンデンサＣ１５，Ｃ１６は外付けの素子である。また、第１と第２パワートランジスタＱ１，Ｑ２、第１と第２ドライブ回路２１，２２、第１と第２レギュレータ回路２３，２４、および図示略の制御回路は、スイッチング電源用ＩＣ２０として１個の半導体チップに集積されている。
【００２９】
スイッチング電源用ＩＣ２０には、外部接続端子として、入力電圧Ｖｉｎが入力される入力端子Ｔ１と、グランド電位が印加されるグランド端子Ｔ２と、第１と第２パワートランジスタＱ１，Ｑ２の結合点が接続される出力端子Ｔ３と、コンデンサＣ１５、Ｃ１６を接続するための接続端子Ｔ４，Ｔ５等が設けられている。グランド電位は入力電圧Ｖｉｎの基準電位である。
【００３０】
この実施の形態において、第１パワートランジスタＱ１はＰチャネル形のＭＯＳＦＥＴにより構成され、第２パワートランジスタＱ２はＮチャネル形のＭＯＳＦＥＴにより構成されている。そして、第１パワートランジスタＱ１のソース端子が入力端子Ｔ１に接続され、第２パワートランジスタＱ２のソース端子がグランド端子Ｔ２に接続され、これらのドレイン端子の結合点が出力端子Ｔ３に接続されている。
【００３１】
第１ドライブ回路２１は、例えばインバータ回路を多段に設けてなるもので、入力端子Ｔ１の電位（Ｖｉｎ）を基準電位として第１レギュレータ２３により生成された動作電圧Ｖｄ１を電源として動作する。そして、制御回路からのパルス信号を入力して、このパルス信号に応じて、動作電圧Ｖｄ１またはその基準電位（Ｖｉｎ）を駆動電圧として第１パワートランジスタＱ１のゲート端子に出力する。
【００３２】
第２ドライブ回路２２は、例えばインバータ回路を多段に設けてなるもので、グランド電位を基準電位として第２レギュレータ２４により生成された動作電圧Ｖｄ２を電源として動作する。そして、制御回路からのパルス信号を入力して、このパルス信号に応じて、動作電圧Ｖｄ２またはグランド電位を駆動電圧として第２パワートランジスタＱ２のゲート端子に出力する。
【００３３】
第１レギュレータ回路２３は、例えばＭＯＳＦＥＴのソース・ドレイン間抵抗、或いはバイポーラトランジスタのエミッタ・コレクタ間抵抗により入力電圧を基準電位側に降下させて出力するシリーズレギュレータなどから構成され、入力端子Ｔ１の電位（Ｖｉｎ）を基準電位として、グランド端子Ｔ２の電圧を基準電位側に電圧降下させてほぼ一定の動作電圧Ｖｄ１を生成する。この動作電圧Ｖｄ１は、第１パワートランジスタＱ１の特性に合わせて例えば入力電圧Ｖｉｎより５Ｖ低い電位に設定されている。
【００３４】
第２レギュレータ回路２４も同様に、例えばＭＯＳＦＥＴのソース・ドレイン間抵抗、或いはバイポーラトランジスタのエミッタ・コレクタ間抵抗により入力電圧を基準電位側に降下させて出力するシリーズレギュレータなどから構成され、グランド端子Ｔ２の電位を基準電位として、入力端子Ｔ１の電圧（Ｖｉｎ）を基準電位側に降下させてほぼ一定の動作電圧Ｖｄ２を生成する。この動作電圧Ｖｄ２は、第２パワートランジスタＱ２の特性に合わせて例えば５Ｖに設定されている。
【００３５】
なお、この実施の形態では、入力電圧Ｖｉｎが低くなった場合でも、第１と第２のレギュレータ回路２３，２４から規定の電圧出力がなされるように、低ドロップアウト（ＬＤＯ）型のシリーズレギュレータが採用されている。
【００３６】
次に、上記構成のＤＣ／ＤＣコンバータ１０の動作について説明する。
図示しない制御回路は負荷の変動に応じてパルス幅を変更させながら第１ドライブ回路２１と第２ドライブ回路２２とにパルス信号を出力する。これらのパルス信号は互いに同期され、これらのパルス信号により第１パワートランジスタＱ１と第２パワートランジスタＱ２とが互い違いにオン・オフされる。
【００３７】
第１ドライブ回路２１は、制御回路からハイレベルの信号が入力された場合には該ドライブ回路２１の基準電位である入力電圧Ｖｉｎを、制御回路からローレベルの信号が入力された場合には第１レギュレータ回路２３から供給される動作電圧Ｖｄ１を、それぞれ第１パワートランジスタＱ１のゲート端子に出力する。
【００３８】
また、第２ドライブ回路２２は、制御回路からハイレベルの信号が入力された場合には第２レギュレータ回路２４から供給される動作電圧Ｖｄ２を、制御回路からローレベルの信号が入力された場合には基準電位であるグランド電位を、それぞれ第１パワートランジスタＱ１のゲート端子に出力する。
【００３９】
図２には、第１と第２のパワートランジスタＱ１，Ｑ２のソース・ドレイン間抵抗の特性グラフを示す。
第１パワートランジスタＱ１のソース・ドレイン間抵抗は、図２（ａ）に示すように、ゲート・ソース間電圧の絶対値が小さいときには非常に大きな抵抗となって電流を流さないが、ゲート電位が低くなってゲート・ソース間電圧の絶対値が大きくなっていくと、所定のしきい値電圧で抵抗値が急激に小さくなり、さらにゲート・ソース間電圧を大きくしていくと小さな抵抗（ＯＮ抵抗）で飽和する。
【００４０】
それゆえ、第１パワートランジスタＱ１をオンさせるには、図９の従来例に示したようにゲート電圧をグランド電位まで下げなくても、抵抗値が完全なＯＮ抵抗とほぼ変らない範囲でゲート・ソース間電圧の絶対値を小さくする電位とすれば良いことが分かる。第１レギュレータ回路２３から出力される動作電圧Ｖｄ１は、このような第１パワートランジスタＱ１の特性に対応させて、図２（ａ）に示すように抵抗値が完全なＯＮ抵抗とほぼ変らない範囲で且つ基準電位側の電位（例えばＶｄ１＝Ｖｉｎ−５Ｖ）に設定されている。そして、このような動作電圧Ｖｄ１を受けて第１ドライブ回路２１から駆動電圧が出力されることで、第１パワートランジスタＱ１がオン又はオフの状態に駆動される。
【００４１】
第２パワートランジスタＱ２のソース・ドレイン間抵抗についても、図２（ｂ）に示すように、ゲート・ソース間電圧が小さいときには非常に大きな抵抗となって電流を流さないが、ゲート電位が高くなってゲート・ソース間電圧が大きくなっていくと、所定のしきい値電圧で抵抗値が急激に小さくなり、さらにゲート・ソース間電圧を大きくしていくと小さな抵抗（オン抵抗）で飽和する。
【００４２】
従って、第２パワートランジスタＱ２をオンさせるには、図９の従来例に示したようにゲート電圧を入力電圧Ｖｉｎまで上げなくても、抵抗値が完全なＯＮ抵抗とほぼ変らない範囲でゲート・ソース間電圧が小さくなる電位とすれば良いことが分かる。第２レギュレータ回路２４から出力される動作電圧Ｖｄ２は、このような第２パワートランジスタＱ２の特性に対応させて、図２（ｂ）に示すように抵抗値が完全なＯＮ抵抗とほぼ変らない範囲で且つ基準電位側の電位（例えばＶｄ２＝５Ｖ）に設定されている。そして、このような動作電圧Ｖｄ２を受けて第２ドライブ回路２２から駆動電圧が出力されることで、第２パワートランジスタＱ２がオン又はオフの状態に駆動される。
【００４３】
上記のような動作により第１パワートランジスタＱ１がオンされると、入力電圧ＶｉｎがリアクトルＬ１２に印加されてリアクトルＬ１２に電気エネルギーが蓄積され、続いて第１パワートランジスタＱ１がオフされて第２パワートランジスタＱ２がオンされるとグランドからリアクトルＬ１２に電流が供給される。そして、このリアクトルＬ１２の出力端の電圧が平滑コンデンサＣ１３により平滑されて負荷３０に出力される。
【００４４】
以上のように、この実施の形態のＤＣ／ＤＣコンバータ１０によれば、入力電圧Ｖｉｎとグランド電位をドライブ回路２１，２２の動作電圧とした場合に比べて、ドライブ回路２１，２２の出力振幅が小さくなる。また、ドライブ回路２１，２２の動作電圧はレギュレータ回路２３，２４が生成するので、ドライブ回路２１，２２の出力電圧をパワートランジスタＱ１，Ｑ２の特性に対応させて適切な駆動電圧にすることが出来る。
【００４５】
従って、入力電圧Ｖｉｎとグランド電位とをドライブ回路２１，２２の動作電圧とした場合に比べて、スイッチング駆動時にパワートランジスタＱ１，Ｑ２のゲート容量に流れ込む電流量が小さくなり、それによりスイッチング損失を低減することが出来る。
【００４６】
また、非常に高い入力電圧Ｖｉｎに対応させた場合でも、第１および第２ドライブ回路２１，２２の構成素子を通常耐圧の素子で形成することができ、スイッチング電源用ＩＣ２０のチップ面積を小さくすることが出来る。
【００４７】
なお、ドライブ回路２１，２２の素子を通常耐圧にする代わりに、レギュレータ回路２３，２４を構成するシリーズトランジスタを高耐圧にする必要が生じるが、ドライブ回路２１，２２は制御回路のパルス信号を動作電圧で変動する信号に成形するためインバータ回路を多段に構成するなど構成素子数が多い。そのため、ドライブ回路２１，２２の構成素子を高耐圧化するよりもレギュレータ回路２３，２４を設けてレギュレータ回路２３，２４を高耐圧化したほうが、回路全体の面積を小さくすることが出来る。
【００４８】
図３には、第２の実施の形態のＤＣ／ＤＣコンバータ１０Ａの主要構成を示す。
この第２の実施の形態のＤＣ／ＤＣコンバータ１０Ａは、図１のＤＣ／ＤＣコンバータ１０の構成を少し変更して、第１パワートランジスタＱ１と第２パワートランジスタＱ２を外付け素子とし、さらに、第１および第２レギュレータ回路２３，２４で生成される動作電圧Ｖｄ１，Ｖｄ２の値を外部素子１７，１８によりそれぞれ調整可能としたものである。
【００４９】
この実施の形態のスイッチング電源用ＩＣ２０Ａには、外部接続端子として、入力端子Ｔ１，グランド端子Ｔ２、コンデンサＣ１５、Ｃ１６を接続するための接続端子Ｔ４，Ｔ５に加えて、第１および第２ドライブ回路２１，２２から駆動電圧がそれぞれ出力される第１および第２出力端子Ｔ６，Ｔ７と、電圧設定用の外部素子１７，１８を接続する電圧設定用端子Ｔ８，Ｔ９とが設けられている。
【００５０】
外部素子１７，１８により出力電圧Ｖｄ１，Ｖｄ２が変更される第１および第２レギュレータ回路２３，２４の構成は、例えば、レギュレータ回路２３，２４の内部で出力電圧Ｖｄ１，Ｖｄ２と比較されるリファレンス電圧を、外部素子１７，１８の電圧降下により変更する構成としたり、或いは、レギュレータ回路２３，２４の内部で外部素子１７，１８にそれぞれ流れる電流を検出し、その検出値に応じて上記のリファレンス電圧を変化させる構成とするなど、種々の構成が適用可能である。
【００５１】
なお、図３では第１レギュレータ回路２３と第２レギュレータ回路２４との出力電圧Ｖｄ１，Ｖｄ２をそれぞれ独立的に調整できるようにしているが、１つの外付け素子で第１および第２レギュレータ回路２３，２４の両方の出力電圧Ｖｄ１，Ｖｄ２を同時に調整可能なように構成しても良い。
【００５２】
この第２の実施の形態のＤＣ／ＤＣコンバータ１０Ａによれば、外付け素子である第１および第２パワートランジスタＱ１，Ｑ２の特性に合わせて第１および第２レギュレータ回路２３，２４の出力電圧Ｖｄ１，Ｖｄ２を調整することが出来るので、特性の異なる複数種類のパワートランジスタを用いた場合でも、それぞれに適切な駆動電圧を出力させることができ、第１の実施の形態と同様に、スイッチング損失の低減やチップ面積の低減等を図ることが出来る。
【００５３】
なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、図４のＤＣ／ＤＣコンバータの第１変形例に示すように、パワートランジスタＱ１，Ｑ２、ドライブ回路２１，２２、リアクトルＬ１２および平滑コンデンサＣ１３を複数組設けてなる複数出力のＤＣ／ＤＣコンバータ１０Ｂにおいて、これら複数組の各ドライブ回路２１，２２に対して、１組のレギュレータ回路２３，２４から動作電圧Ｖｄ１，Ｖｄ２がそれぞれ供給されるように構成しても良い。
【００５４】
また、上記実施の形態では同期整流方式のＤＣ／ＤＣコンバータを例示したが、本発明は、図５のＤＣ／ＤＣコンバータの第２変形例に示されるように、例えばショットキーバリアダイオードＤ１等を用いたダイオード整流方式のＤＣ／ＤＣコンバータ１０Ｃに適用することも出来る。
【００５５】
その他、パワートランジスタＱ１，Ｑ２より後段の構成は公知である種々のコンバータ方式に対応させて種々の構成に変更可能であるし、入力電圧Ｖｉｎの値やパワートランジスタＱ１，Ｑ２の特性に合わせたレギュレータ回路２３，２４の動作電圧Ｖｄ１，Ｖｄ２の各値など、実施の形態で具体的に示した細部等は発明の趣旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施の形態のＤＣ／ＤＣコンバータの主要部の構成を示す回路図である。
【図２】図１のパワートランジスタのソース・ドレイン間抵抗の特性を示すもので、（ａ）は第１パワートランジスタの特性グラフ、（ｂ）は第２パワートランジスタの特性グラフである。
【図３】本発明の第２の実施の形態のＤＣ／ＤＣコンバータの主要部の構成を示す回路図である。
【図４】本発明に係るＤＣ／ＤＣコンバータの第１変形例を示す回路図である。
【図５】本発明に係るＤＣ／ＤＣコンバータの第２変形例を示す回路図である。
【図６】従来の一般的なＤＣ／ＤＣコンバータの主要部構成を示す回路図である。
【符号の説明】
【００５７】
１０，１０Ａ ＤＣ／ＤＣコンバータ
Ｌ１２ リアクトル
Ｃ１３ 平滑コンデンサ
２０，２０Ａ スイッチング電源用ＩＣ
Ｑ１ 第１パワートランジスタ
Ｑ２ 第２パワートランジスタ
２１ 第１ドライブ回路
２２ 第２ドライブ回路
２３ 第１レギュレータ回路
２４ 第２レギュレータ回路
Ｖｉｎ 入力電圧
Ｖｄ１，Ｖｄ２ 動作電圧
Ｔ８，Ｔ９ 電圧設定用端子
【特許請求の範囲】
【請求項１】
第１スイッチング素子のオン・オフによりリアクトルに電流を流して入力電圧を変換した電圧を出力するＤＣ／ＤＣコンバータにおいて、
前記入力電圧よりも小さな電圧により前記第１スイッチング素子のオン・オフを制御することを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
第１スイッチング素子のオン・オフによりリアクトルに電流を流して入力電圧を変換した電圧を出力するＤＣ／ＤＣコンバータにおいて、
前記入力電圧が印加される第１電位点と、
この第１電位点の電位を基準電位として前記入力電圧より電位差の小さい第１電圧を生成する第１レギュレータ回路と、
前記第１スイッチング素子をオン・オフさせる駆動電圧を出力する第１ドライブ回路と、
を備え、
前記第１電圧が動作電圧として前記第１ドライブ回路に供給され、当該第１ドライブ回路の出力がこの動作電圧の範囲で変動することを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
前記第１スイッチング素子がオフの期間にオンされて前記リアクトルに電流を供給する第２スイッチング素子と、
該第２スイッチング素子をオン・オフさせる駆動電圧を出力する第２ドライブ回路と、
前記入力電圧の基準電位が印加される第２電位点と、
この第２電位点の電位を基準電位として前記入力電圧より電位差の小さい第２電圧を生成する第２レギュレータ回路と、
を備え、
前記第２電圧が動作電圧として前記第２ドライブ回路に供給され、当該第２ドライブ回路の出力がこの動作電圧の範囲で変動することを特徴とする請求項２記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記第１スイッチング素子および前記第２スイッチング素子はそれぞれ前記第１ドライブ回路又は前記第２ドライブ回路の出力をゲート端子に受けてオン・オフする電界効果トランジスタであり、
前記第１電圧は、前記第１スイッチング素子の特性に対応させて当該第１スイッチング素子を飽和領域で動作させる電圧に設定され、
前記第２電圧は、前記第２スイッチング素子の特性に対応させて当該第２スイッチング素子を飽和領域で動作させる電圧に設定されていることを特徴とする請求項３記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記第１スイッチング素子または前記第２スイッチング素子を制御する電圧は、スイッチング素子のオン抵抗を十分に小さくする電圧であることを特徴とする請求項１〜４の何れかに記載のＤＣ／ＤＣコンバータ。
【請求項６】
入力電圧とその基準電位との間に第１電界効果トランジスタと第２電界効果トランジスタとが直列に接続され、これら第１電界効果トランジスタと第２電界効果トランジスタとが互い違いにオン・オフされることで外部素子であるリアクトルに電流が流れて電圧出力が行われるＤＣ／ＤＣコンバータに用いられるスイッチング電源用半導体集積回路であって、
前記入力電圧が入力される第１入力端子と、
前記入力電圧の基準電位が入力される第２入力端子と、
前記第１電界効果トランジスタおよび第２電界効果トランジスタと、
前記第１電界効果トランジスタと前記第２電界効果トランジスタとの結合点に接続された出力端子と、
前記第１入力端子の電位を基準電位として前記入力電圧より電位差の小さな第１電圧を生成する第１レギュレータ回路と、
前記第２入力端子の電位を基準電位として前記入力電圧より電位差の小さな第２電圧を生成する第２レギュレータ回路と、
前記第１電圧が動作電圧として供給され前記第１電界効果トランジスタのゲート端子に駆動電圧を出力する第１ドライブ回路と、
前記第２電圧が動作電圧として供給され前記第２電界効果トランジスタのゲート端子に駆動電圧を出力する第２ドライブ回路と、
を備え、
前記第１電圧は前記第１電界効果トランジスタを飽和領域で動作させる電圧に設定され、
前記第２電圧は前記第２電界効果トランジスタを飽和領域で動作させる電圧に設定されていることを特徴とするスイッチング電源用の半導体集積回路。
【請求項７】
入力電圧とその基準電位との間に外部素子である第１電界効果トランジスタと第２電界効果トランジスタとが直列に接続され、これら第１電界効果トランジスタと第２電界効果トランジスタとが互い違いにオン・オフされることでリアクトルに電流が流れて電圧出力が行われるＤＣ／ＤＣコンバータに用いられるスイッチング電源用半導体集積回路であって、
前記入力電圧を入力する第１入力端子と、
前記入力電圧の基準電位を入力する第２入力端子と、
外部素子である前記第１電界効果トランジスタのゲート端子に駆動電圧を出力する第１出力端子と、
外部素子である前記第２電界効果トランジスタのゲート端子に駆動電圧を出力する第２出力端子と、
前記第１入力端子の電位を基準電位として前記入力電圧より電位差の小さな第１電圧を生成する第１レギュレータ回路と、
前記第２入力端子の電位を基準電位として前記入力電圧より電位差の小さな第２電圧を生成する第２レギュレータ回路と、
前記第１電圧が動作電圧として供給されて前記第１出力端子に出力される駆動電圧を生成する第１ドライブ回路と、
前記第２電圧が動作電圧として供給されて前記第２出力端子に出力される駆動電圧を生成する第２ドライブ回路と、
前記第１および第２レギュレータ回路により生成される前記第１電圧および前記第２電圧の大きさを変更させる外付け素子を接続する電圧設定用端子と、
を備えていることを特徴とするスイッチング電源用の半導体集積回路。
【請求項８】
前記第１および第２レギュレータ回路は、それぞれトランジスタのオン抵抗制御により入力電圧を降下させた電圧を出力するシリーズレギュレータであることを特徴とする請求項６又は７に記載のスイッチング電源用の半導体集積回路。
【請求項９】
前記第１電界効果トランジスタおよび前記第２電界効果トランジスタを駆動する電圧は、各電界効果トランジスタのオン抵抗を十分に小さくする電圧であることを特徴とする請求項６〜８の何れかに記載のスイッチング電源用の半導体集積回路。
【請求項１】
第１スイッチング素子のオン・オフによりリアクトルに電流を流して入力電圧を変換した電圧を出力するＤＣ／ＤＣコンバータにおいて、
前記入力電圧よりも小さな電圧により前記第１スイッチング素子のオン・オフを制御することを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
第１スイッチング素子のオン・オフによりリアクトルに電流を流して入力電圧を変換した電圧を出力するＤＣ／ＤＣコンバータにおいて、
前記入力電圧が印加される第１電位点と、
この第１電位点の電位を基準電位として前記入力電圧より電位差の小さい第１電圧を生成する第１レギュレータ回路と、
前記第１スイッチング素子をオン・オフさせる駆動電圧を出力する第１ドライブ回路と、
を備え、
前記第１電圧が動作電圧として前記第１ドライブ回路に供給され、当該第１ドライブ回路の出力がこの動作電圧の範囲で変動することを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
前記第１スイッチング素子がオフの期間にオンされて前記リアクトルに電流を供給する第２スイッチング素子と、
該第２スイッチング素子をオン・オフさせる駆動電圧を出力する第２ドライブ回路と、
前記入力電圧の基準電位が印加される第２電位点と、
この第２電位点の電位を基準電位として前記入力電圧より電位差の小さい第２電圧を生成する第２レギュレータ回路と、
を備え、
前記第２電圧が動作電圧として前記第２ドライブ回路に供給され、当該第２ドライブ回路の出力がこの動作電圧の範囲で変動することを特徴とする請求項２記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記第１スイッチング素子および前記第２スイッチング素子はそれぞれ前記第１ドライブ回路又は前記第２ドライブ回路の出力をゲート端子に受けてオン・オフする電界効果トランジスタであり、
前記第１電圧は、前記第１スイッチング素子の特性に対応させて当該第１スイッチング素子を飽和領域で動作させる電圧に設定され、
前記第２電圧は、前記第２スイッチング素子の特性に対応させて当該第２スイッチング素子を飽和領域で動作させる電圧に設定されていることを特徴とする請求項３記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記第１スイッチング素子または前記第２スイッチング素子を制御する電圧は、スイッチング素子のオン抵抗を十分に小さくする電圧であることを特徴とする請求項１〜４の何れかに記載のＤＣ／ＤＣコンバータ。
【請求項６】
入力電圧とその基準電位との間に第１電界効果トランジスタと第２電界効果トランジスタとが直列に接続され、これら第１電界効果トランジスタと第２電界効果トランジスタとが互い違いにオン・オフされることで外部素子であるリアクトルに電流が流れて電圧出力が行われるＤＣ／ＤＣコンバータに用いられるスイッチング電源用半導体集積回路であって、
前記入力電圧が入力される第１入力端子と、
前記入力電圧の基準電位が入力される第２入力端子と、
前記第１電界効果トランジスタおよび第２電界効果トランジスタと、
前記第１電界効果トランジスタと前記第２電界効果トランジスタとの結合点に接続された出力端子と、
前記第１入力端子の電位を基準電位として前記入力電圧より電位差の小さな第１電圧を生成する第１レギュレータ回路と、
前記第２入力端子の電位を基準電位として前記入力電圧より電位差の小さな第２電圧を生成する第２レギュレータ回路と、
前記第１電圧が動作電圧として供給され前記第１電界効果トランジスタのゲート端子に駆動電圧を出力する第１ドライブ回路と、
前記第２電圧が動作電圧として供給され前記第２電界効果トランジスタのゲート端子に駆動電圧を出力する第２ドライブ回路と、
を備え、
前記第１電圧は前記第１電界効果トランジスタを飽和領域で動作させる電圧に設定され、
前記第２電圧は前記第２電界効果トランジスタを飽和領域で動作させる電圧に設定されていることを特徴とするスイッチング電源用の半導体集積回路。
【請求項７】
入力電圧とその基準電位との間に外部素子である第１電界効果トランジスタと第２電界効果トランジスタとが直列に接続され、これら第１電界効果トランジスタと第２電界効果トランジスタとが互い違いにオン・オフされることでリアクトルに電流が流れて電圧出力が行われるＤＣ／ＤＣコンバータに用いられるスイッチング電源用半導体集積回路であって、
前記入力電圧を入力する第１入力端子と、
前記入力電圧の基準電位を入力する第２入力端子と、
外部素子である前記第１電界効果トランジスタのゲート端子に駆動電圧を出力する第１出力端子と、
外部素子である前記第２電界効果トランジスタのゲート端子に駆動電圧を出力する第２出力端子と、
前記第１入力端子の電位を基準電位として前記入力電圧より電位差の小さな第１電圧を生成する第１レギュレータ回路と、
前記第２入力端子の電位を基準電位として前記入力電圧より電位差の小さな第２電圧を生成する第２レギュレータ回路と、
前記第１電圧が動作電圧として供給されて前記第１出力端子に出力される駆動電圧を生成する第１ドライブ回路と、
前記第２電圧が動作電圧として供給されて前記第２出力端子に出力される駆動電圧を生成する第２ドライブ回路と、
前記第１および第２レギュレータ回路により生成される前記第１電圧および前記第２電圧の大きさを変更させる外付け素子を接続する電圧設定用端子と、
を備えていることを特徴とするスイッチング電源用の半導体集積回路。
【請求項８】
前記第１および第２レギュレータ回路は、それぞれトランジスタのオン抵抗制御により入力電圧を降下させた電圧を出力するシリーズレギュレータであることを特徴とする請求項６又は７に記載のスイッチング電源用の半導体集積回路。
【請求項９】
前記第１電界効果トランジスタおよび前記第２電界効果トランジスタを駆動する電圧は、各電界効果トランジスタのオン抵抗を十分に小さくする電圧であることを特徴とする請求項６〜８の何れかに記載のスイッチング電源用の半導体集積回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−１５１３２３（Ｐ２００７−１５１３２３Ａ）
【公開日】平成１９年６月１４日（２００７．６．１４）
【国際特許分類】
【出願番号】特願２００５−３４３５６５（Ｐ２００５−３４３５６５）
【出願日】平成１７年１１月２９日（２００５．１１．２９）
【出願人】（０００００６２２０）ミツミ電機株式会社 (1,651)
【Ｆターム（参考）】
【公開日】平成１９年６月１４日（２００７．６．１４）
【国際特許分類】
【出願日】平成１７年１１月２９日（２００５．１１．２９）
【出願人】（０００００６２２０）ミツミ電機株式会社 (1,651)
【Ｆターム（参考）】
[ Back to top ]