ＤＣ／ＤＣコンバータ及びＤＣ／ＤＣコンバータの制御方法
【課題】定常出力電圧の精度を向上させながら、出力電圧の変動に対する応答速度を向上させて定常出力電圧を安定化させ得るＤＣ／ＤＣコンバータを提供する。
【解決手段】出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較する第一の比較器５と、第一の比較器の出力信号をトリガとして一定の時間幅のパルス信号を生成するパルス発生回路６と、パルス信号に基づいて開閉される第一のスイッチ回路１と、第一のスイッチ回路を介して供給される入力電圧Ｖｉｎに基づいて出力電圧Ｖｏｕｔを生成する出力電圧生成部２，３，４と、第一の比較器５の出力信号を遅延させて出力する遅延生成回路１１と、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの電位差に基づいて遅延生成回路１１の遅延時間を制御する誤差増幅器７とを備えた。
【解決手段】出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較する第一の比較器５と、第一の比較器の出力信号をトリガとして一定の時間幅のパルス信号を生成するパルス発生回路６と、パルス信号に基づいて開閉される第一のスイッチ回路１と、第一のスイッチ回路を介して供給される入力電圧Ｖｉｎに基づいて出力電圧Ｖｏｕｔを生成する出力電圧生成部２，３，４と、第一の比較器５の出力信号を遅延させて出力する遅延生成回路１１と、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの電位差に基づいて遅延生成回路１１の遅延時間を制御する誤差増幅器７とを備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、出力電圧と基準電圧とを比較する比較器の出力信号で出力回路のスイッチング動作を制御するＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
図９は、Constant ON Time方式のＤＣ／ＤＣコンバータの従来例を示す。バッテリー等から供給される直流の入力電圧Ｖｉｎはスイッチ回路１を介してコイル２の一端に供給される。コイル２の一端はダイオード３のカソードに接続され、ダイオード３のアノードがグランドＧＮＤに接続される。
【０００３】
コイル２の他端は容量４を介してグランドＧＮＤに接続されている。そして、スイッチ回路１の開閉制御に基づいて図１０に示す出力電圧Ｖｏｕｔが出力される。
前記出力電圧Ｖｏｕｔは、比較器５のマイナス側入力端子に入力され、比較器５のプラス側入力端子には基準電圧Ｖｒｅｆが入力される。比較器５の出力信号はモノマルチ回路（ＭＭ）６に出力され、モノマルチ回路６の出力信号Ｖｍｍで前記スイッチ回路１が開閉制御される。
【０００４】
比較器５は出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより低くなるとＨレベルの信号を出力し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより高くなるとＬレベルの信号を出力する。モノマルチ回路６は、比較器５の出力信号の立ち上がりをトリガとして一定時間Ｈレベルとなる出力信号を出力する。
【０００５】
このようなＤＣ／ＤＣコンバータでは、図１０に示すように、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ以下まで低下しようとするとモノマルチ回路６の出力信号ＶｍｍがＨレベルに立ち上がり、スイッチ回路１が導通状態となって、出力電圧Ｖｏｕｔが上昇する。
【０００６】
モノマルチ回路６の出力信号Ｖｍｍの立ち上がりから一定時間後に同ＶｍｍがＬレベルとなると、スイッチ回路１が不導通となって入力電圧Ｖｉｎの供給が遮断されるため、出力電圧Ｖｏｕｔが低下する。そして、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆまで低下すると、上記動作が繰り返される。このようにして生成された出力電圧Ｖｏｕｔは、出力平滑容量で平滑され、その平均値Ｖａｖｅが外部機器に電源として供給される。
【０００７】
しかし、上記のようなＤＣ／ＤＣコンバータでは、入力電圧Ｖｉｎが変動すると出力電圧Ｖｏｕｔのリップル（立ち上がりの傾き及び波高値）が変化するため、外部機器に供給する平均値Ｖａｖｅが変動する。
【０００８】
図１１は、Constant ON Time方式のＤＣ／ＤＣコンバータの別の従来例（特許文献１）を示す。この従来例では、比較器５のプラス側入力端子に誤差増幅器７の出力電圧Ｖｅが入力されている。誤差増幅器７のマイナス側入力端子には出力電圧Ｖｏｕｔが抵抗を介して入力され、プラス側入力端子には基準電圧Ｖｒｅｆが入力される。
【０００９】
誤差増幅器７は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより高くなると、出力電圧Ｖｅを低下させるように動作し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより低くなると、出力電圧Ｖｅを上昇させるように動作する。すると、出力電圧Ｖｏｕｔが高くなると、比較器５の出力信号が立ち上がるタイミングが遅くなり、出力電圧Ｖｏｕｔが低くなると、比較器５の出力信号が立ち上がるタイミングが早くなる。
【００１０】
この結果、出力電圧Ｖｏｕｔの平均値Ｖａｖｅが基準電圧Ｖｒｅｆに収束するように動作し、入力電圧Ｖｉｎの変動による平均値Ｖａｖｅの変動が抑制される。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許第５７７０９４０号
【特許文献２】特開２００８−２９１５９号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図１１に示すＤＣ／ＤＣコンバータでは、出力電圧Ｖｏｕｔが大きく上昇（オーバーシュート）して誤差増幅器７の出力電圧Ｖｅが低下した後に定常レベルに復帰したとき、誤差増幅器７の動作の遅れにより出力電圧Ｖｅが低下したままとなる。この結果、出力電圧Ｖｏｕｔには定常レベルからさらに下降するアンダーシュートが発生する。
【００１３】
特許文献２に記載されたＤＣ／ＤＣコンバータでは、誤差増幅器の出力信号に基づいて電圧制御発振器の出力周波数を調整している。しかし、誤差増幅器を含む帰還ループの帯域により応答速度が制限されるため、十分な応答速度を確保することはできない。
【００１４】
この発明の目的は、定常出力電圧の精度を向上させながら、出力電圧の変動に対する応答速度を向上させて定常出力電圧を安定化させ得るＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１５】
上記目的は、出力電圧と基準電圧とを比較する第一の比較器と、前記第一の比較器の出力信号をトリガとして一定の時間幅のパルス信号を生成するパルス発生回路と、前記パルス信号に基づいて開閉される第一のスイッチ回路と、前記第一のスイッチ回路を介して供給される入力電圧に基づいて前記出力電圧を生成する出力電圧生成部とを備えたＤＣ／ＤＣコンバータにおいて、前記第一の比較器の出力信号を遅延させて出力する遅延生成回路と、前記出力電圧と基準電圧との電位差に基づいて前記遅延生成回路の遅延時間を制御する誤差増幅器とを備えたＤＣ／ＤＣコンバータにより達成される。
【発明の効果】
【００１６】
本発明によれば、定常出力電圧の精度を向上させながら、出力電圧の変動に対する応答速度を向上させて定常出力電圧を安定化させ得るＤＣ／ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【００１７】
【図１】第一の実施形態のＤＣ／ＤＣコンバータを示す回路図である。
【図２】第一の実施形態の遅延生成回路を示す回路図である。
【図３】第一の実施形態のモノマルチ回路を示す回路図である。
【図４】遅延生成回路の動作を示すタイミング波形図である。
【図５】第一の実施形態のＤＣ／ＤＣコンバータの動作を示すタイミング波形図である。
【図６】第二の実施形態の遅延生成回路を示す回路図である。
【図７】第三の実施形態のＤＣ／ＤＣコンバータを示す回路図である。
【図８】第三の実施形態の遅延生成回路を示す回路図である。
【図９】従来のＤＣ／ＤＣコンバータを示す回路図である。
【図１０】従来のＤＣ／ＤＣコンバータの動作を示すタイミング波形図である。
【図１１】従来のＤＣ／ＤＣコンバータを示す回路図である。
【発明を実施するための形態】
【００１８】
（第一の実施形態）
以下、この発明を具体化した第一の実施形態を図面に従って説明する。図１はConstant ON Time方式のＤＣ／ＤＣコンバータを示す。前記従来例と同一構成部分は、同一符号を付して説明する。
【００１９】
バッテリー等から供給される直流の入力電圧Ｖｉｎはスイッチ回路（第一のスイッチ回路）１を介してコイル２の一端に供給される。コイル２の一端はダイオード３のカソードに接続され、ダイオード３のアノードがグランドＧＮＤに接続される（出力電圧生成部）。
【００２０】
コイル２の他端は容量４を介してグランドＧＮＤに接続されている。そして、スイッチ回路１の開閉制御に基づいて図５に示す出力電圧Ｖｏｕｔが出力される。
前記出力電圧Ｖｏｕｔは、比較器（第一の比較器）５のマイナス側入力端子に入力され、比較器５のプラス側入力端子には基準電圧Ｖｒｅｆが入力される。比較器５の出力信号ｃｍは遅延生成回路１１で遅延させてモノマルチ回路（パルス発生回路）６に出力され、モノマルチ回路６の出力信号（パルス信号）Ｖｍｍで前記スイッチ回路１が開閉制御される。
【００２１】
比較器５は出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより低くなるとＨレベルの出力信号ｃｍを出力し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより高くなるとＬレベルの出力信号ｃｍを出力する。モノマルチ回路６は、遅延生成回路１１の出力信号ｃｍｄの立ち上がりをトリガとして一定時間Ｈレベルとなる出力信号Ｖｍｍを出力する。
【００２２】
前記遅延生成回路１１には誤差増幅器７の出力電圧Ｖｅが入力され、その出力電圧Ｖｅに基づいて遅延時間が制御される。前記誤差増幅器７のマイナス側入力端子には出力電圧Ｖｏｕｔが抵抗を介して入力され、プラス側入力端子には基準電圧Ｖｒｅｆが入力される。この基準電圧Ｖｒｅｆは、比較器５に入力される基準電圧Ｖｒｅｆと同一電圧でもよいが、必ずしも同一電圧とする必要はない。
【００２３】
前記誤差増幅器７は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより高くなると、出力電圧Ｖｅを低下させるように動作し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより低くなると、出力電圧Ｖｅの電圧レベルを上昇させるように動作する。
【００２４】
前記遅延生成回路１１の具体的構成を図２に従って説明する。前記誤差増幅器７の出力電圧ＶｅはＮチャネルＭＯＳトランジスタＴ１のゲートに入力され、同トランジスタＴ１のドレインはＰチャネルＭＯＳトランジスタＴ２のドレイン及びゲートに接続され、同トランジスタＴ１のソースは抵抗を介してグランドＧＮＤに接続されている。
【００２５】
前記トランジスタＴ２のソースには前記入力電圧Ｖｉｎが電源として供給され、ゲートはＰチャネルＭＯＳトランジスタＴ３のゲートに接続されている。前記トランジスタＴ３のソースには入力電圧Ｖｉｎが供給されている。従って、トランジスタＴ２，Ｔ３はカレントミラー動作を行う。
【００２６】
前記トランジスタＴ３のドレインは、容量（遅延設定部）Ｃ１の一端であるノードＮ１に接続され、その容量Ｃ１の他端はグランドＧＮＤに接続されている。
前記ノードＮ１にはＮチャネルＭＯＳトランジスタ（第二のスイッチ回路）Ｔ４のドレインが接続され、同トランジスタＴ４のソースはグランドＧＮＤに接続されている。トランジスタＴ４のサイズは、トランジスタＴ３のサイズより十分大きいサイズで形成されている。
【００２７】
また、前記トランジスタＴ４のゲートにはフリップフロップ回路１２の出力信号ＸＱが入力される。前記フリップフロップ回路１２には前記比較器５の出力信号ｃｍがセット端子Ｓに入力され、図４に示すように、出力信号ｃｍがＨレベルに立ち上がると、出力信号ＸＱがＬレベルとなる。
【００２８】
前記ノードＮ１は比較器（第二の比較器）１３のプラス側入力端子に接続され、その比較器１３のマイナス側入力端子には基準電圧Ｖｒが入力されている。この比較器１３は、ノードＮ１の電位すなわち容量Ｃ１の充電電圧が基準電圧Ｖｒを超えるとＨレベルの出力信号ｃｍｄを出力する。
【００２９】
前記比較器１３の出力信号ｃｍｄは前記フリップフロップ回路１２のリセット端子Ｒに入力される。そして、フリップフロップ回路１２は、図４に示すように、セット端子ＳがＨレベルとなると出力信号ＸＱがＬレベルとなり、リセット端子ＲがＨレベルとなると出力信号ＸＱがＨレベルとなる。
【００３０】
このように構成された遅延生成回路１１では、誤差増幅器７の出力電圧ＶｅがトランジスタＴ１のしきい値以上となるとトランジスタＴ１がオンされ、トランジスタＴ２，Ｔ３にドレイン電流が流れる。そして、誤差増幅器７の出力電圧Ｖｅの電圧が上昇するにつれてトランジスタＴ２，Ｔ３のドレイン電流が増大し、トランジスタＴ３のドレイン電流により容量Ｃ１が充電され、ノードＮ１の電位が上昇する。
【００３１】
遅延生成回路１１の比較器１３の出力信号ｃｍｄがＨレベルとなると、フリップフロップ回路１２の出力信号ＸＱはＨレベルにリセットされ、トランジスタＴ４がオンされる。すると、容量Ｃ１の充電電荷が吸収されてノードＮ１の電位がほぼグランドＧＮＤレベルとなる。すると、比較器１３の出力信号ｃｍｄはＬレベルとなる。
【００３２】
この状態で、前記比較器５の出力信号ｃｍがＨレベルとなると、フリップフロップ回路１２の出力信号ＸＱがＬレベルとなり、トランジスタＴ４がオフされる。
すると、トランジスタＴ３のドレイン電流により容量Ｃ１が充電され、ノードＮ１の電位が上昇する。そして、ノードＮ１の電位が基準電圧Ｖｒより高くなると、比較器１３の出力信号ｃｍｄがＨレベルとなり、フリップフロップ回路１２の出力信号ＸＱがＨレベルとなって上記動作が繰り返される。
【００３３】
従って、この遅延生成回路１１では、比較器５の出力信号ｃｍの立ち上がりから遅延時間ｔ１後に立ち上がる出力信号ｃｍｄを生成して出力し、その遅延時間ｔ１は誤差増幅器７の出力電圧Ｖｅで制御される。
【００３４】
前記モノマルチ回路６の具体的構成を図３に従って説明する。入力電圧Ｖｉｎは抵抗Ｒ１，Ｒ２で分圧されて、増幅器１４のプラス側入力端子に入力される。増幅器１４の出力信号はＮチャネルＭＯＳトランジスタＴ５のゲートに入力され、同トランジスタＴ５のソースは増幅器１４のマイナス側入力端子に接続されるとともに、抵抗Ｒ３を介してグランドＧＮＤに接続されている。
【００３５】
前記トランジスタＴ５のドレインは、ＰチャネルＭＯＳトランジスタＴ６のドレイン及びゲートに接続され、同トランジスタＴ６のソースには入力電圧Ｖｉｎが供給される。そして、入力電圧Ｖｉｎが低下すると、増幅器１４の出力電圧が低下してトランジスタＴ５のドレイン電流が減少し、同トランジスタＴ５のソース電位が低下する。従って、増幅器１４は入力電圧Ｖｉｎの変動に追随して両入力端子電圧が等しくなるようにトランジスタＴ５のドレイン電流を調整する。
【００３６】
前記トランジスタＴ６のゲートはＰチャネルＭＯＳトランジスタＴ７のゲートに接続され、同トランジスタＴ７のソースには入力電圧Ｖｉｎが入力されている。トランジスタＴ６，Ｔ７はカレントミラー動作を行う。
【００３７】
前記トランジスタＴ７のドレインは、容量Ｃ２の一端であるノードＮ２に接続され、容量Ｃ２の他端はグランドＧＮＤに接続されている。前記ノードＮ２は比較器１５のプラス側入力端子に入力され、ＮチャネルＭＯＳトランジスタＴ８を介してグランドＧＮＤに接続されている。トランジスタＴ８のサイズは、前記トランジスタＴ７のサイズより十分大きく形成されている。
【００３８】
前記比較器１５のマイナス側入力端子には、出力電圧Ｖｏｕｔを抵抗Ｒ４，Ｒ５で分圧したノードＮ３の電位が入力され、比較器１５の出力信号がフリップフロップ回路１６のリセット端子Ｒに入力される。
【００３９】
フリップフロップ回路１６のセット端子Ｓには前記遅延生成回路１１の出力信号ｃｍｄが入力され、同フリップフロップ回路１６の出力端子Ｑから出力信号Ｖｍｍが出力される。また、フリップフロップ回路１６から出力信号Ｖｍｍの反転信号が前記トランジスタＴ８のゲートに出力される。
【００４０】
このように構成されたモノマルチ回路６では、遅延生成回路１１の出力信号ｃｍがＨレベルとなると、出力信号ＶｍｍがＨレベルに立ち上がる。このとき、フリップフロップ回路１６の出力信号ＸＱはＬレベルとなり、トランジスタＴ８がオフされる。
【００４１】
すると、トランジスタＴ７のドレイン電流により容量Ｃ２が充電され、ノードＮ２の電位が上昇する。そして、ノードＮ２の電位がノードＮ３の電位より高くなると比較器１５の出力信号がＨレベルとなり、その比較器１５のＨレベルの出力信号に基づいてフリップフロップ回路１６の出力信号ＶｍｍがＬレベルとなる。また、フリップフロップ回路１６からＨレベルの出力信号ＸＱが出力されてトランジスタＴ８がオンされ、ノードＮ２の電位がグランドＧＮＤレベルとなる。
【００４２】
従って、上記のような動作により、遅延生成回路１１の出力信号ｃｍｄの立ち上がりから、容量Ｃ２の充電動作によりノードＮ２の電位がノードＮ３の電位を超えるまでの所定時間でＨレベルとなる出力信号Ｖｍｍが出力される。
【００４３】
なお、入力電圧Ｖｉｎが高くなるとトランジスタＴ５〜Ｔ７のドレイン電流が増大してノードＮ２の電位上昇が速くなるため、比較器１５の出力信号がＨレベルとなるタイミングが速くなる。また、出力電圧Ｖｏｕｔが上昇すると、ノードＮ３の電位が上昇するため、比較器１５の出力信号がＨレベルとなるタイミングが遅くなる。
【００４４】
従って、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔがともに上昇する場合、あるいは入力電圧Ｖｉｎと出力電圧Ｖｏｕｔがともに低下する場合には、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの変動を相殺して出力信号ＶｍｍがＨレベルとなるパルス幅を一定とすることが可能となる。
【００４５】
次に、上記のように構成されたＤＣ／ＤＣコンバータの動作を図５に従って説明する。モノマルチ回路６の出力信号ＶｍｍがＨレベルとなるとスイッチ回路１が導通状態となり、出力電圧Ｖｏｕｔの電位が上昇する。一方、モノマルチ回路６の出力信号ＶｍｍがＬレベルとなるとスイッチ回路１が不導通状態となり、出力電圧Ｖｏｕｔの電位が低下する。
【００４６】
モノマルチ回路６の出力信号Ｖｍｍの立ち上がりは、比較器５の出力信号ｃｍがＨレベルとなってから遅延生成回路１１で設定された遅延時間ｔ１後にＨレベルとなる。この結果、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりさらに低下した後にスイッチ回路１が導通状態に転ずる。そして、定常状態では遅延時間ｔ１はスイッチ回路１が不導通となる時間Ｔｏｆｆの１／２となり、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔの平均値Ｖａｖｅが一致する。
【００４７】
スイッチ回路１のスイッチング周期の狙い値をＴｓとすると、モノマルチ回路６の出力信号Ｖｍｍの出力信号がＨレベルとなる時間Ｔｏｎは、図３に示すモノマルチ回路６により、Ｔｏｎ＝Ｖｏｕｔ／Ｖｉｎ×Ｔｓで設定され、入出力電圧依存がほぼ解消されている。
【００４８】
このとき、モノマルチ回路６の出力信号Ｖｍｍの出力信号がＬレベルとなる時間Ｔｏｆｆは、Ｔｏｆｆ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×Ｔｓであり、この時間Ｔｏｆｆを遅延時間ｔ１の最大値に設定する。
【００４９】
上記のように構成されたＤＣ／ＤＣコンバータでは、次に示す作用効果を得ることができる。
（１）出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較器５で比較し、その比較器５の出力信号に基づいてスイッチ回路１を開閉制御するので、負荷応答速度を向上させることができる。
（２）誤差増幅器７の出力電圧Ｖｅに基づいて、出力電圧Ｖｏｕｔを高精度に制御することができる。
（３）比較器５の出力信号ｃｍを遅延生成回路１１で遅延させてモノマルチ回路６に供給して、スイッチ回路１の導通するタイミングを遅延させることができる。従って、出力電圧Ｖｏｕｔの平均値Ｖａｖｅを基準電圧Ｖｒｅｆに一致するように制御することができる。
（４）遅延生成回路１１で遅延させる遅延時間ｔ１を、誤差増幅器７の出力電圧Ｖｅで制御するので、出力電圧Ｖｏｕｔを高精度に制御することができる。
（第二の実施形態）
図６は、遅延生成回路の別の実施形態を示す。この実施形態は、生成する遅延時間の最大値を制限する機能を備えた遅延生成回路１７を示し、ノードＮ１に供給する充電電流を制御する充電電流制御部１８と、比較器１３のマイナス側入力端子に供給する基準電圧Ｖｒを生成するための基準電圧生成部１９とを備えたものであり、その他の構成は第一の実施形態の遅延生成回路１１と同様である。第一の実施形態の遅延生成回路１１と同一構成部分は、同一符号を付して説明する。
【００５０】
前記充電電流制御部１８は、前記モノマルチ回路６のノードＮ２に充電電流を供給する回路と同一構成であり、入力電圧Ｖｉｎが上昇すると容量Ｃ１に供給する充電電流を増大させ、入力電圧Ｖｉｎが低下すると容量Ｃ１に供給する充電電流を減少させるように動作する。
【００５１】
前記基準電圧生成部１９では、前記入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電位差が抵抗Ｒ６，Ｒ７で分圧され、その分圧電圧が増幅器２０のマイナス側入力端子に入力される。入力電圧Ｖｉｎは、抵抗Ｒ８を介して前記増幅器２０のプラス側入力端子に入力されるとともに、ＮチャネルＭＯＳトランジスタＴ９のドレインに供給される。
【００５２】
前記増幅器２０の出力信号は前記トランジスタＴ９のゲートに入力され、同トランジスタＴ９のソースであるノードＮ４には、抵抗Ｒ９を介して出力電圧Ｖｏｕｔが供給されるとともに、前記比較器１３のマイナス側入力端子に接続される。
【００５３】
このような基準電圧生成部１９では、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電位差が大きくなると、トランジスタＴ９のドレイン電流が増大してノードＮ４の電位が上昇し、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電位差が小さくなると、トランジスタＴ９のドレイン電流が減少してノードＮ４の電位が低下する。そして、ノードＮ４の電位は、Ｒ６／（Ｒ６＋Ｒ７）×（Ｖｉｎ−Ｖｏｕｔ）で表される電位となる。
【００５４】
このように構成された遅延生成回路１７では、遅延時間ｔ１の最大値が（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×Ｔｓに制限される。
（第三の実施形態）
図７及び図８は、第三の実施形態を示す。この実施形態は、スイッチ回路１が不導通となる時間をモノマルチ回路６で制御するConstant OFF Time方式のＤＣ／ＤＣコンバータを示すものである。
【００５５】
そして、比較器５とモノマルチ回路６との間に介在される遅延生成回路２１と、モノマルチ回路６の出力信号Ｖｍｍをインバータ回路２２で反転させてスイッチ回路１に入力する。また、出力電圧Ｖｏｕｔが比較器５のプラス側入力端子に入力され、基準電圧Ｖｒｅｆが比較器５のマイナス側入力端子に入力される。そして、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより高くなると、比較器５の出力信号がＨレベルとなる。その他の構成は、前記第一の実施形態と同様である。
【００５６】
図８に前記遅延生成回路２１の具体的構成を示す。この遅延生成回路２１は、容量Ｃ１に電流源２３から定電流を供給し、比較器１３のマイナス側入力端子に誤差増幅器７の出力電圧Ｖｅを入力したものである。その他の構成は、第一の実施形態の遅延生成回路２１と同様である。
【００５７】
このような遅延生成回路２１では、前記比較器５の出力信号ｃｍがＨレベルとなると、トランジスタＴ４がオフされ、電流源２３から供給される定電流で容量Ｃ１が充電される。そして、ノードＮ１の電位が誤差増幅器７の出力電圧Ｖｅより高くなると比較器１３の出力信号ｃｍｄがＨレベルとなる。
【００５８】
すると、フリップフロップ回路１２の出力信号ＸＱがＨレベルとなってトランジスタＴ４がオンされて容量Ｃ１の充電電荷が吸収され、ノードＮ１はほぼグランドＧＮＤレベルとなる。次いで、比較器５の出力信号ｃｍがＨレベルとなると、上記のような動作が繰り返される。
【００５９】
このような動作により、誤差増幅器７の出力電圧Ｖｅが上昇すると、比較器５の出力信号ｃｍに対する比較器１３の出力信号ｃｍｄの遅延時間が増大し、誤差増幅器７の出力電圧Ｖｅが低下すると、比較器５の出力信号ｃｍに対する比較器１３の出力信号ｃｍｄの遅延時間が減少する。
【００６０】
そして、遅延生成回路２１の出力信号ｃｍｄに基づいてモノマルチ回路６でパルス信号を生成し、その出力信号Ｖｍｍをインバータ回路２２で反転してスイッチ回路１に供給することにより、モノマルチ回路６の出力信号Ｖｍｍでスイッチ回路１がオフされるタイミングを制御可能となる。
【００６１】
このような構成により、スイッチ回路１がオフされるタイミングを制御して、第一の実施形態と同様な作用効果を得ることができる。
上記実施形態は、以下に示す態様で実施してもよい。
・各実施形態の遅延生成回路は、容量の充電動作により遅延時間を生成する構成としたが、比較器の出力信号に基づいてカウンタ回路でクロック信号をカウントする等の手段で遅延時間をデジタル的に生成するようにしてもよい。
【符号の説明】
【００６２】
１…第一のスイッチ回路、２…出力電圧生成部（コイル）、３…出力電圧生成部（ダイオード）、４…出力電圧生成部（容量）、５…第一の比較器、６…パルス発生回路（モノマルチ回路）、７…誤差増幅器、１１，１７，２１…遅延生成回路、１３…第二の比較器、１８…充電電流制御部、１９…基準電圧生成部、Ｖｏｕｔ…出力電圧、Ｖｉｎ…入力電圧、Ｖｒｅｆ…基準電圧。
【技術分野】
【０００１】
この発明は、出力電圧と基準電圧とを比較する比較器の出力信号で出力回路のスイッチング動作を制御するＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
図９は、Constant ON Time方式のＤＣ／ＤＣコンバータの従来例を示す。バッテリー等から供給される直流の入力電圧Ｖｉｎはスイッチ回路１を介してコイル２の一端に供給される。コイル２の一端はダイオード３のカソードに接続され、ダイオード３のアノードがグランドＧＮＤに接続される。
【０００３】
コイル２の他端は容量４を介してグランドＧＮＤに接続されている。そして、スイッチ回路１の開閉制御に基づいて図１０に示す出力電圧Ｖｏｕｔが出力される。
前記出力電圧Ｖｏｕｔは、比較器５のマイナス側入力端子に入力され、比較器５のプラス側入力端子には基準電圧Ｖｒｅｆが入力される。比較器５の出力信号はモノマルチ回路（ＭＭ）６に出力され、モノマルチ回路６の出力信号Ｖｍｍで前記スイッチ回路１が開閉制御される。
【０００４】
比較器５は出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより低くなるとＨレベルの信号を出力し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより高くなるとＬレベルの信号を出力する。モノマルチ回路６は、比較器５の出力信号の立ち上がりをトリガとして一定時間Ｈレベルとなる出力信号を出力する。
【０００５】
このようなＤＣ／ＤＣコンバータでは、図１０に示すように、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ以下まで低下しようとするとモノマルチ回路６の出力信号ＶｍｍがＨレベルに立ち上がり、スイッチ回路１が導通状態となって、出力電圧Ｖｏｕｔが上昇する。
【０００６】
モノマルチ回路６の出力信号Ｖｍｍの立ち上がりから一定時間後に同ＶｍｍがＬレベルとなると、スイッチ回路１が不導通となって入力電圧Ｖｉｎの供給が遮断されるため、出力電圧Ｖｏｕｔが低下する。そして、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆまで低下すると、上記動作が繰り返される。このようにして生成された出力電圧Ｖｏｕｔは、出力平滑容量で平滑され、その平均値Ｖａｖｅが外部機器に電源として供給される。
【０００７】
しかし、上記のようなＤＣ／ＤＣコンバータでは、入力電圧Ｖｉｎが変動すると出力電圧Ｖｏｕｔのリップル（立ち上がりの傾き及び波高値）が変化するため、外部機器に供給する平均値Ｖａｖｅが変動する。
【０００８】
図１１は、Constant ON Time方式のＤＣ／ＤＣコンバータの別の従来例（特許文献１）を示す。この従来例では、比較器５のプラス側入力端子に誤差増幅器７の出力電圧Ｖｅが入力されている。誤差増幅器７のマイナス側入力端子には出力電圧Ｖｏｕｔが抵抗を介して入力され、プラス側入力端子には基準電圧Ｖｒｅｆが入力される。
【０００９】
誤差増幅器７は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより高くなると、出力電圧Ｖｅを低下させるように動作し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより低くなると、出力電圧Ｖｅを上昇させるように動作する。すると、出力電圧Ｖｏｕｔが高くなると、比較器５の出力信号が立ち上がるタイミングが遅くなり、出力電圧Ｖｏｕｔが低くなると、比較器５の出力信号が立ち上がるタイミングが早くなる。
【００１０】
この結果、出力電圧Ｖｏｕｔの平均値Ｖａｖｅが基準電圧Ｖｒｅｆに収束するように動作し、入力電圧Ｖｉｎの変動による平均値Ｖａｖｅの変動が抑制される。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許第５７７０９４０号
【特許文献２】特開２００８−２９１５９号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図１１に示すＤＣ／ＤＣコンバータでは、出力電圧Ｖｏｕｔが大きく上昇（オーバーシュート）して誤差増幅器７の出力電圧Ｖｅが低下した後に定常レベルに復帰したとき、誤差増幅器７の動作の遅れにより出力電圧Ｖｅが低下したままとなる。この結果、出力電圧Ｖｏｕｔには定常レベルからさらに下降するアンダーシュートが発生する。
【００１３】
特許文献２に記載されたＤＣ／ＤＣコンバータでは、誤差増幅器の出力信号に基づいて電圧制御発振器の出力周波数を調整している。しかし、誤差増幅器を含む帰還ループの帯域により応答速度が制限されるため、十分な応答速度を確保することはできない。
【００１４】
この発明の目的は、定常出力電圧の精度を向上させながら、出力電圧の変動に対する応答速度を向上させて定常出力電圧を安定化させ得るＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１５】
上記目的は、出力電圧と基準電圧とを比較する第一の比較器と、前記第一の比較器の出力信号をトリガとして一定の時間幅のパルス信号を生成するパルス発生回路と、前記パルス信号に基づいて開閉される第一のスイッチ回路と、前記第一のスイッチ回路を介して供給される入力電圧に基づいて前記出力電圧を生成する出力電圧生成部とを備えたＤＣ／ＤＣコンバータにおいて、前記第一の比較器の出力信号を遅延させて出力する遅延生成回路と、前記出力電圧と基準電圧との電位差に基づいて前記遅延生成回路の遅延時間を制御する誤差増幅器とを備えたＤＣ／ＤＣコンバータにより達成される。
【発明の効果】
【００１６】
本発明によれば、定常出力電圧の精度を向上させながら、出力電圧の変動に対する応答速度を向上させて定常出力電圧を安定化させ得るＤＣ／ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【００１７】
【図１】第一の実施形態のＤＣ／ＤＣコンバータを示す回路図である。
【図２】第一の実施形態の遅延生成回路を示す回路図である。
【図３】第一の実施形態のモノマルチ回路を示す回路図である。
【図４】遅延生成回路の動作を示すタイミング波形図である。
【図５】第一の実施形態のＤＣ／ＤＣコンバータの動作を示すタイミング波形図である。
【図６】第二の実施形態の遅延生成回路を示す回路図である。
【図７】第三の実施形態のＤＣ／ＤＣコンバータを示す回路図である。
【図８】第三の実施形態の遅延生成回路を示す回路図である。
【図９】従来のＤＣ／ＤＣコンバータを示す回路図である。
【図１０】従来のＤＣ／ＤＣコンバータの動作を示すタイミング波形図である。
【図１１】従来のＤＣ／ＤＣコンバータを示す回路図である。
【発明を実施するための形態】
【００１８】
（第一の実施形態）
以下、この発明を具体化した第一の実施形態を図面に従って説明する。図１はConstant ON Time方式のＤＣ／ＤＣコンバータを示す。前記従来例と同一構成部分は、同一符号を付して説明する。
【００１９】
バッテリー等から供給される直流の入力電圧Ｖｉｎはスイッチ回路（第一のスイッチ回路）１を介してコイル２の一端に供給される。コイル２の一端はダイオード３のカソードに接続され、ダイオード３のアノードがグランドＧＮＤに接続される（出力電圧生成部）。
【００２０】
コイル２の他端は容量４を介してグランドＧＮＤに接続されている。そして、スイッチ回路１の開閉制御に基づいて図５に示す出力電圧Ｖｏｕｔが出力される。
前記出力電圧Ｖｏｕｔは、比較器（第一の比較器）５のマイナス側入力端子に入力され、比較器５のプラス側入力端子には基準電圧Ｖｒｅｆが入力される。比較器５の出力信号ｃｍは遅延生成回路１１で遅延させてモノマルチ回路（パルス発生回路）６に出力され、モノマルチ回路６の出力信号（パルス信号）Ｖｍｍで前記スイッチ回路１が開閉制御される。
【００２１】
比較器５は出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより低くなるとＨレベルの出力信号ｃｍを出力し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより高くなるとＬレベルの出力信号ｃｍを出力する。モノマルチ回路６は、遅延生成回路１１の出力信号ｃｍｄの立ち上がりをトリガとして一定時間Ｈレベルとなる出力信号Ｖｍｍを出力する。
【００２２】
前記遅延生成回路１１には誤差増幅器７の出力電圧Ｖｅが入力され、その出力電圧Ｖｅに基づいて遅延時間が制御される。前記誤差増幅器７のマイナス側入力端子には出力電圧Ｖｏｕｔが抵抗を介して入力され、プラス側入力端子には基準電圧Ｖｒｅｆが入力される。この基準電圧Ｖｒｅｆは、比較器５に入力される基準電圧Ｖｒｅｆと同一電圧でもよいが、必ずしも同一電圧とする必要はない。
【００２３】
前記誤差増幅器７は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより高くなると、出力電圧Ｖｅを低下させるように動作し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより低くなると、出力電圧Ｖｅの電圧レベルを上昇させるように動作する。
【００２４】
前記遅延生成回路１１の具体的構成を図２に従って説明する。前記誤差増幅器７の出力電圧ＶｅはＮチャネルＭＯＳトランジスタＴ１のゲートに入力され、同トランジスタＴ１のドレインはＰチャネルＭＯＳトランジスタＴ２のドレイン及びゲートに接続され、同トランジスタＴ１のソースは抵抗を介してグランドＧＮＤに接続されている。
【００２５】
前記トランジスタＴ２のソースには前記入力電圧Ｖｉｎが電源として供給され、ゲートはＰチャネルＭＯＳトランジスタＴ３のゲートに接続されている。前記トランジスタＴ３のソースには入力電圧Ｖｉｎが供給されている。従って、トランジスタＴ２，Ｔ３はカレントミラー動作を行う。
【００２６】
前記トランジスタＴ３のドレインは、容量（遅延設定部）Ｃ１の一端であるノードＮ１に接続され、その容量Ｃ１の他端はグランドＧＮＤに接続されている。
前記ノードＮ１にはＮチャネルＭＯＳトランジスタ（第二のスイッチ回路）Ｔ４のドレインが接続され、同トランジスタＴ４のソースはグランドＧＮＤに接続されている。トランジスタＴ４のサイズは、トランジスタＴ３のサイズより十分大きいサイズで形成されている。
【００２７】
また、前記トランジスタＴ４のゲートにはフリップフロップ回路１２の出力信号ＸＱが入力される。前記フリップフロップ回路１２には前記比較器５の出力信号ｃｍがセット端子Ｓに入力され、図４に示すように、出力信号ｃｍがＨレベルに立ち上がると、出力信号ＸＱがＬレベルとなる。
【００２８】
前記ノードＮ１は比較器（第二の比較器）１３のプラス側入力端子に接続され、その比較器１３のマイナス側入力端子には基準電圧Ｖｒが入力されている。この比較器１３は、ノードＮ１の電位すなわち容量Ｃ１の充電電圧が基準電圧Ｖｒを超えるとＨレベルの出力信号ｃｍｄを出力する。
【００２９】
前記比較器１３の出力信号ｃｍｄは前記フリップフロップ回路１２のリセット端子Ｒに入力される。そして、フリップフロップ回路１２は、図４に示すように、セット端子ＳがＨレベルとなると出力信号ＸＱがＬレベルとなり、リセット端子ＲがＨレベルとなると出力信号ＸＱがＨレベルとなる。
【００３０】
このように構成された遅延生成回路１１では、誤差増幅器７の出力電圧ＶｅがトランジスタＴ１のしきい値以上となるとトランジスタＴ１がオンされ、トランジスタＴ２，Ｔ３にドレイン電流が流れる。そして、誤差増幅器７の出力電圧Ｖｅの電圧が上昇するにつれてトランジスタＴ２，Ｔ３のドレイン電流が増大し、トランジスタＴ３のドレイン電流により容量Ｃ１が充電され、ノードＮ１の電位が上昇する。
【００３１】
遅延生成回路１１の比較器１３の出力信号ｃｍｄがＨレベルとなると、フリップフロップ回路１２の出力信号ＸＱはＨレベルにリセットされ、トランジスタＴ４がオンされる。すると、容量Ｃ１の充電電荷が吸収されてノードＮ１の電位がほぼグランドＧＮＤレベルとなる。すると、比較器１３の出力信号ｃｍｄはＬレベルとなる。
【００３２】
この状態で、前記比較器５の出力信号ｃｍがＨレベルとなると、フリップフロップ回路１２の出力信号ＸＱがＬレベルとなり、トランジスタＴ４がオフされる。
すると、トランジスタＴ３のドレイン電流により容量Ｃ１が充電され、ノードＮ１の電位が上昇する。そして、ノードＮ１の電位が基準電圧Ｖｒより高くなると、比較器１３の出力信号ｃｍｄがＨレベルとなり、フリップフロップ回路１２の出力信号ＸＱがＨレベルとなって上記動作が繰り返される。
【００３３】
従って、この遅延生成回路１１では、比較器５の出力信号ｃｍの立ち上がりから遅延時間ｔ１後に立ち上がる出力信号ｃｍｄを生成して出力し、その遅延時間ｔ１は誤差増幅器７の出力電圧Ｖｅで制御される。
【００３４】
前記モノマルチ回路６の具体的構成を図３に従って説明する。入力電圧Ｖｉｎは抵抗Ｒ１，Ｒ２で分圧されて、増幅器１４のプラス側入力端子に入力される。増幅器１４の出力信号はＮチャネルＭＯＳトランジスタＴ５のゲートに入力され、同トランジスタＴ５のソースは増幅器１４のマイナス側入力端子に接続されるとともに、抵抗Ｒ３を介してグランドＧＮＤに接続されている。
【００３５】
前記トランジスタＴ５のドレインは、ＰチャネルＭＯＳトランジスタＴ６のドレイン及びゲートに接続され、同トランジスタＴ６のソースには入力電圧Ｖｉｎが供給される。そして、入力電圧Ｖｉｎが低下すると、増幅器１４の出力電圧が低下してトランジスタＴ５のドレイン電流が減少し、同トランジスタＴ５のソース電位が低下する。従って、増幅器１４は入力電圧Ｖｉｎの変動に追随して両入力端子電圧が等しくなるようにトランジスタＴ５のドレイン電流を調整する。
【００３６】
前記トランジスタＴ６のゲートはＰチャネルＭＯＳトランジスタＴ７のゲートに接続され、同トランジスタＴ７のソースには入力電圧Ｖｉｎが入力されている。トランジスタＴ６，Ｔ７はカレントミラー動作を行う。
【００３７】
前記トランジスタＴ７のドレインは、容量Ｃ２の一端であるノードＮ２に接続され、容量Ｃ２の他端はグランドＧＮＤに接続されている。前記ノードＮ２は比較器１５のプラス側入力端子に入力され、ＮチャネルＭＯＳトランジスタＴ８を介してグランドＧＮＤに接続されている。トランジスタＴ８のサイズは、前記トランジスタＴ７のサイズより十分大きく形成されている。
【００３８】
前記比較器１５のマイナス側入力端子には、出力電圧Ｖｏｕｔを抵抗Ｒ４，Ｒ５で分圧したノードＮ３の電位が入力され、比較器１５の出力信号がフリップフロップ回路１６のリセット端子Ｒに入力される。
【００３９】
フリップフロップ回路１６のセット端子Ｓには前記遅延生成回路１１の出力信号ｃｍｄが入力され、同フリップフロップ回路１６の出力端子Ｑから出力信号Ｖｍｍが出力される。また、フリップフロップ回路１６から出力信号Ｖｍｍの反転信号が前記トランジスタＴ８のゲートに出力される。
【００４０】
このように構成されたモノマルチ回路６では、遅延生成回路１１の出力信号ｃｍがＨレベルとなると、出力信号ＶｍｍがＨレベルに立ち上がる。このとき、フリップフロップ回路１６の出力信号ＸＱはＬレベルとなり、トランジスタＴ８がオフされる。
【００４１】
すると、トランジスタＴ７のドレイン電流により容量Ｃ２が充電され、ノードＮ２の電位が上昇する。そして、ノードＮ２の電位がノードＮ３の電位より高くなると比較器１５の出力信号がＨレベルとなり、その比較器１５のＨレベルの出力信号に基づいてフリップフロップ回路１６の出力信号ＶｍｍがＬレベルとなる。また、フリップフロップ回路１６からＨレベルの出力信号ＸＱが出力されてトランジスタＴ８がオンされ、ノードＮ２の電位がグランドＧＮＤレベルとなる。
【００４２】
従って、上記のような動作により、遅延生成回路１１の出力信号ｃｍｄの立ち上がりから、容量Ｃ２の充電動作によりノードＮ２の電位がノードＮ３の電位を超えるまでの所定時間でＨレベルとなる出力信号Ｖｍｍが出力される。
【００４３】
なお、入力電圧Ｖｉｎが高くなるとトランジスタＴ５〜Ｔ７のドレイン電流が増大してノードＮ２の電位上昇が速くなるため、比較器１５の出力信号がＨレベルとなるタイミングが速くなる。また、出力電圧Ｖｏｕｔが上昇すると、ノードＮ３の電位が上昇するため、比較器１５の出力信号がＨレベルとなるタイミングが遅くなる。
【００４４】
従って、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔがともに上昇する場合、あるいは入力電圧Ｖｉｎと出力電圧Ｖｏｕｔがともに低下する場合には、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの変動を相殺して出力信号ＶｍｍがＨレベルとなるパルス幅を一定とすることが可能となる。
【００４５】
次に、上記のように構成されたＤＣ／ＤＣコンバータの動作を図５に従って説明する。モノマルチ回路６の出力信号ＶｍｍがＨレベルとなるとスイッチ回路１が導通状態となり、出力電圧Ｖｏｕｔの電位が上昇する。一方、モノマルチ回路６の出力信号ＶｍｍがＬレベルとなるとスイッチ回路１が不導通状態となり、出力電圧Ｖｏｕｔの電位が低下する。
【００４６】
モノマルチ回路６の出力信号Ｖｍｍの立ち上がりは、比較器５の出力信号ｃｍがＨレベルとなってから遅延生成回路１１で設定された遅延時間ｔ１後にＨレベルとなる。この結果、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりさらに低下した後にスイッチ回路１が導通状態に転ずる。そして、定常状態では遅延時間ｔ１はスイッチ回路１が不導通となる時間Ｔｏｆｆの１／２となり、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔの平均値Ｖａｖｅが一致する。
【００４７】
スイッチ回路１のスイッチング周期の狙い値をＴｓとすると、モノマルチ回路６の出力信号Ｖｍｍの出力信号がＨレベルとなる時間Ｔｏｎは、図３に示すモノマルチ回路６により、Ｔｏｎ＝Ｖｏｕｔ／Ｖｉｎ×Ｔｓで設定され、入出力電圧依存がほぼ解消されている。
【００４８】
このとき、モノマルチ回路６の出力信号Ｖｍｍの出力信号がＬレベルとなる時間Ｔｏｆｆは、Ｔｏｆｆ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×Ｔｓであり、この時間Ｔｏｆｆを遅延時間ｔ１の最大値に設定する。
【００４９】
上記のように構成されたＤＣ／ＤＣコンバータでは、次に示す作用効果を得ることができる。
（１）出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較器５で比較し、その比較器５の出力信号に基づいてスイッチ回路１を開閉制御するので、負荷応答速度を向上させることができる。
（２）誤差増幅器７の出力電圧Ｖｅに基づいて、出力電圧Ｖｏｕｔを高精度に制御することができる。
（３）比較器５の出力信号ｃｍを遅延生成回路１１で遅延させてモノマルチ回路６に供給して、スイッチ回路１の導通するタイミングを遅延させることができる。従って、出力電圧Ｖｏｕｔの平均値Ｖａｖｅを基準電圧Ｖｒｅｆに一致するように制御することができる。
（４）遅延生成回路１１で遅延させる遅延時間ｔ１を、誤差増幅器７の出力電圧Ｖｅで制御するので、出力電圧Ｖｏｕｔを高精度に制御することができる。
（第二の実施形態）
図６は、遅延生成回路の別の実施形態を示す。この実施形態は、生成する遅延時間の最大値を制限する機能を備えた遅延生成回路１７を示し、ノードＮ１に供給する充電電流を制御する充電電流制御部１８と、比較器１３のマイナス側入力端子に供給する基準電圧Ｖｒを生成するための基準電圧生成部１９とを備えたものであり、その他の構成は第一の実施形態の遅延生成回路１１と同様である。第一の実施形態の遅延生成回路１１と同一構成部分は、同一符号を付して説明する。
【００５０】
前記充電電流制御部１８は、前記モノマルチ回路６のノードＮ２に充電電流を供給する回路と同一構成であり、入力電圧Ｖｉｎが上昇すると容量Ｃ１に供給する充電電流を増大させ、入力電圧Ｖｉｎが低下すると容量Ｃ１に供給する充電電流を減少させるように動作する。
【００５１】
前記基準電圧生成部１９では、前記入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電位差が抵抗Ｒ６，Ｒ７で分圧され、その分圧電圧が増幅器２０のマイナス側入力端子に入力される。入力電圧Ｖｉｎは、抵抗Ｒ８を介して前記増幅器２０のプラス側入力端子に入力されるとともに、ＮチャネルＭＯＳトランジスタＴ９のドレインに供給される。
【００５２】
前記増幅器２０の出力信号は前記トランジスタＴ９のゲートに入力され、同トランジスタＴ９のソースであるノードＮ４には、抵抗Ｒ９を介して出力電圧Ｖｏｕｔが供給されるとともに、前記比較器１３のマイナス側入力端子に接続される。
【００５３】
このような基準電圧生成部１９では、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電位差が大きくなると、トランジスタＴ９のドレイン電流が増大してノードＮ４の電位が上昇し、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電位差が小さくなると、トランジスタＴ９のドレイン電流が減少してノードＮ４の電位が低下する。そして、ノードＮ４の電位は、Ｒ６／（Ｒ６＋Ｒ７）×（Ｖｉｎ−Ｖｏｕｔ）で表される電位となる。
【００５４】
このように構成された遅延生成回路１７では、遅延時間ｔ１の最大値が（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×Ｔｓに制限される。
（第三の実施形態）
図７及び図８は、第三の実施形態を示す。この実施形態は、スイッチ回路１が不導通となる時間をモノマルチ回路６で制御するConstant OFF Time方式のＤＣ／ＤＣコンバータを示すものである。
【００５５】
そして、比較器５とモノマルチ回路６との間に介在される遅延生成回路２１と、モノマルチ回路６の出力信号Ｖｍｍをインバータ回路２２で反転させてスイッチ回路１に入力する。また、出力電圧Ｖｏｕｔが比較器５のプラス側入力端子に入力され、基準電圧Ｖｒｅｆが比較器５のマイナス側入力端子に入力される。そして、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより高くなると、比較器５の出力信号がＨレベルとなる。その他の構成は、前記第一の実施形態と同様である。
【００５６】
図８に前記遅延生成回路２１の具体的構成を示す。この遅延生成回路２１は、容量Ｃ１に電流源２３から定電流を供給し、比較器１３のマイナス側入力端子に誤差増幅器７の出力電圧Ｖｅを入力したものである。その他の構成は、第一の実施形態の遅延生成回路２１と同様である。
【００５７】
このような遅延生成回路２１では、前記比較器５の出力信号ｃｍがＨレベルとなると、トランジスタＴ４がオフされ、電流源２３から供給される定電流で容量Ｃ１が充電される。そして、ノードＮ１の電位が誤差増幅器７の出力電圧Ｖｅより高くなると比較器１３の出力信号ｃｍｄがＨレベルとなる。
【００５８】
すると、フリップフロップ回路１２の出力信号ＸＱがＨレベルとなってトランジスタＴ４がオンされて容量Ｃ１の充電電荷が吸収され、ノードＮ１はほぼグランドＧＮＤレベルとなる。次いで、比較器５の出力信号ｃｍがＨレベルとなると、上記のような動作が繰り返される。
【００５９】
このような動作により、誤差増幅器７の出力電圧Ｖｅが上昇すると、比較器５の出力信号ｃｍに対する比較器１３の出力信号ｃｍｄの遅延時間が増大し、誤差増幅器７の出力電圧Ｖｅが低下すると、比較器５の出力信号ｃｍに対する比較器１３の出力信号ｃｍｄの遅延時間が減少する。
【００６０】
そして、遅延生成回路２１の出力信号ｃｍｄに基づいてモノマルチ回路６でパルス信号を生成し、その出力信号Ｖｍｍをインバータ回路２２で反転してスイッチ回路１に供給することにより、モノマルチ回路６の出力信号Ｖｍｍでスイッチ回路１がオフされるタイミングを制御可能となる。
【００６１】
このような構成により、スイッチ回路１がオフされるタイミングを制御して、第一の実施形態と同様な作用効果を得ることができる。
上記実施形態は、以下に示す態様で実施してもよい。
・各実施形態の遅延生成回路は、容量の充電動作により遅延時間を生成する構成としたが、比較器の出力信号に基づいてカウンタ回路でクロック信号をカウントする等の手段で遅延時間をデジタル的に生成するようにしてもよい。
【符号の説明】
【００６２】
１…第一のスイッチ回路、２…出力電圧生成部（コイル）、３…出力電圧生成部（ダイオード）、４…出力電圧生成部（容量）、５…第一の比較器、６…パルス発生回路（モノマルチ回路）、７…誤差増幅器、１１，１７，２１…遅延生成回路、１３…第二の比較器、１８…充電電流制御部、１９…基準電圧生成部、Ｖｏｕｔ…出力電圧、Ｖｉｎ…入力電圧、Ｖｒｅｆ…基準電圧。
【特許請求の範囲】
【請求項１】
出力電圧と基準電圧とを比較する第一の比較器と、
前記第一の比較器の出力信号をトリガとして一定の時間幅のパルス信号を生成するパルス発生回路と、
前記パルス信号に基づいて開閉される第一のスイッチ回路と、
前記第一のスイッチ回路を介して供給される入力電圧に基づいて前記出力電圧を生成する出力電圧生成部と、
前記第一の比較器の出力信号を遅延させて出力する遅延生成回路と、
前記出力電圧と基準電圧との電位差に基づいて前記遅延生成回路の遅延時間を制御する誤差増幅器と
を備えたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記遅延生成回路は、
前記誤差増幅器の出力信号に基づいて充電電流を制御する充電電流制御部と、
前記第一の比較器の出力信号に基づいて、前記充電電流制御部の充電電流による容量の充電動作と、前記容量の放電動作を繰り返す遅延設定部と、
前記容量の充電電圧と基準電圧とを比較する第二の比較器と
を備えたことを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記遅延生成回路は、
前記充電電流に前記入力電圧に応じた電流を付加する充電電流制御部と、
前記入力電圧と出力電圧の電位差に基づいて、前記遅延設定部で設定される最大遅延時間を制限する基準電圧を生成して前記第二の比較器に出力する基準電圧生成部と
を備えたことを特徴とする請求項２記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記遅延設定部は、前記第一の比較器の出力信号がセット端子に入力され、前記第二の比較器の出力信号がリセット端子に入力されるフリップフロップ回路と、
前記フリップフロップ回路の出力信号で開閉され、導通時に前記容量の充電電荷を放電させる第二のスイッチ回路と
を備えたことを特徴とする請求項２又は３記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記パルス発生回路は、前記第一の比較器の出力信号の立ち下がりをトリガとして、前記第一のスイッチ回路を導通させることを特徴とする請求項１乃至４のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記パルス発生回路は、前記第一の比較器の出力信号の立ち上がりをトリガとして、前記第一のスイッチ回路を不導通とすることを特徴とする請求項１乃至４のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項７】
出力電圧と基準電圧とを比較し、その比較結果をトリガとして一定の時間幅のパルス信号を生成し、前記パルス信号に基づいてスイッチ回路を開閉し、前記スイッチ回路を介して供給される入力電圧に基づいて前記出力電圧を生成するＤＣ／ＤＣコンバータの制御方法において、
前記出力電圧と基準電圧との電位差に基づいて前記比較結果を遅延させた遅延信号で前記パルス信号を生成することを特徴とするＤＣ／ＤＣコンバータの制御方法。
【請求項１】
出力電圧と基準電圧とを比較する第一の比較器と、
前記第一の比較器の出力信号をトリガとして一定の時間幅のパルス信号を生成するパルス発生回路と、
前記パルス信号に基づいて開閉される第一のスイッチ回路と、
前記第一のスイッチ回路を介して供給される入力電圧に基づいて前記出力電圧を生成する出力電圧生成部と、
前記第一の比較器の出力信号を遅延させて出力する遅延生成回路と、
前記出力電圧と基準電圧との電位差に基づいて前記遅延生成回路の遅延時間を制御する誤差増幅器と
を備えたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記遅延生成回路は、
前記誤差増幅器の出力信号に基づいて充電電流を制御する充電電流制御部と、
前記第一の比較器の出力信号に基づいて、前記充電電流制御部の充電電流による容量の充電動作と、前記容量の放電動作を繰り返す遅延設定部と、
前記容量の充電電圧と基準電圧とを比較する第二の比較器と
を備えたことを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記遅延生成回路は、
前記充電電流に前記入力電圧に応じた電流を付加する充電電流制御部と、
前記入力電圧と出力電圧の電位差に基づいて、前記遅延設定部で設定される最大遅延時間を制限する基準電圧を生成して前記第二の比較器に出力する基準電圧生成部と
を備えたことを特徴とする請求項２記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記遅延設定部は、前記第一の比較器の出力信号がセット端子に入力され、前記第二の比較器の出力信号がリセット端子に入力されるフリップフロップ回路と、
前記フリップフロップ回路の出力信号で開閉され、導通時に前記容量の充電電荷を放電させる第二のスイッチ回路と
を備えたことを特徴とする請求項２又は３記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記パルス発生回路は、前記第一の比較器の出力信号の立ち下がりをトリガとして、前記第一のスイッチ回路を導通させることを特徴とする請求項１乃至４のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記パルス発生回路は、前記第一の比較器の出力信号の立ち上がりをトリガとして、前記第一のスイッチ回路を不導通とすることを特徴とする請求項１乃至４のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項７】
出力電圧と基準電圧とを比較し、その比較結果をトリガとして一定の時間幅のパルス信号を生成し、前記パルス信号に基づいてスイッチ回路を開閉し、前記スイッチ回路を介して供給される入力電圧に基づいて前記出力電圧を生成するＤＣ／ＤＣコンバータの制御方法において、
前記出力電圧と基準電圧との電位差に基づいて前記比較結果を遅延させた遅延信号で前記パルス信号を生成することを特徴とするＤＣ／ＤＣコンバータの制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−４５１７（Ｐ２０１１−４５１７Ａ）
【公開日】平成２３年１月６日（２０１１．１．６）
【国際特許分類】
【出願番号】特願２００９−１４５５４１（Ｐ２００９−１４５５４１）
【出願日】平成２１年６月１８日（２００９．６．１８）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年１月６日（２０１１．１．６）
【国際特許分類】
【出願日】平成２１年６月１８日（２００９．６．１８）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]