【課題】 鉛フリー化した接合技術を採用し、高耐熱性、高熱伝導性、高密着性の優れた半導体装置を実現する。
【解決手段】 本発明の半導体装置は、金属層を表面に持つリードフレーム１６ａと金属層を裏面に持つ半導体素子１１の間を、鉛元素非含有の金属微粒子層１５、金属粒子−樹脂複合材料層もしくは金属箔１４、および金属微粒子層１３の３層構造のダイマウント材を用いて、各接合界面を、金属拡散接合することにより、高熱伝導性、高密着性を実現することを可能にしたものである。 （もっと読む）

【課題】 ダイマウント部の低熱抵抗化と高接続信頼性を改善し、さらに高い放熱特性と信頼性を両立した半導体装置を実現することを目的としている。
【解決手段】 リードフレームのダイパッド表面の半導体チップを搭載する領域の所要箇所に、平均粒径２０ｎｍ以下の金属微粒子を含む導電性ペーストを塗布して第一の導電性ペーストパターンを形成し、この第一の導電性ペーストパターンに半導体チップをマウントし、第一の導電性ペーストパターンを加熱硬化する。次いで、前記第一の導電性ペーストパターンに隣接する領域に導電性ペーストを塗布して第二の導電性ペーストパターンを形成し、前記第一及び第二の導電性ペーストパターンを加熱硬化させる。以下定法に従い、ワイヤボンディングし、次いで樹脂封止する。前記方法において、第二の導電性ペーストパターンを形成する工程を、半導体チップの搭載前に行っても良い。 （もっと読む）

【課題】ＭＯＳ型電気ヒューズの電気的特性ばらつきを抑制する。
【解決手段】半導体ウェル中に形成されたＭＯＳトランジスタ型電気ヒューズのプログラム方法において、ゲート電極に第１の電圧を印加し、ソース・ドレイン領域の一方に第１の電圧と異なる第２の電圧をかけ、ゲート電極とソース・ドレイン領域の一方との間のゲート絶縁膜のみを実質的に短絡させる。 （もっと読む）

【課題】 通常動作に影響を与えることなく、サージ耐圧及びサージ電流耐量を飛躍的に向上可能な保護回路を提供する。
【解決手段】 入出力端子２に印加された正及び負の過電圧を検知する検知回路１１ａと、正及び負の過電圧が検知された場合に入出力端子２及び内部回路３間を非導通状態として正及び負の過電圧を遮断する遮断回路１２ａとを備える。 （もっと読む）

【課題】フィールド反転の発生を防止し、微細化に有利な半導体装置を提供する。
【解決手段】半導体装置は、半導体基板２１の主表面上にマトリクス状に設けられ、それぞれがゲート電極ＴＧと、前記ゲート電極上に設けられたゲート電極コンタクト２６と、ゲート幅方向に隣接する前記ゲート電極コンタクト上に設けられゲート幅方向の前記ゲート電極を電気的に接続する配線層２７とを備えた複数の高耐圧系絶縁ゲート型電界効果トランジスタＴＲと、ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域ＳＴＩ上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲート３１とを具備している。 （もっと読む）

【課題】プリント配線板に於いて、ソルダーレジスト幅が十分に確保されない板端近傍のパッドの配置を許容し、より板端の近傍にパッドを配置できるようにして、高密度の回路実装を可能にする。
【解決手段】プリント配線板１０の板端１０ｅの近傍に、回路部品１５を実装するための一対のパッド１２ａ，１２ｂを形成する際に、一対のパッド１２ａ，１２ｂの板端側端部から板端１０ｅまでの間をパターン禁止エリア１３ａ，１３ｂとする。これにより一対のパッド１２ａ，１２ｂの板端側端部から板端１０ｅまでの間は、パターン形成およびソルダーレジスト１１が禁止されることから、一対のパッド１２ａ，１２ｂを板端側に十分なソルダーレジストの幅を形成できない板端側まで近付けて配置することができる。 （もっと読む）

【目的】 点欠陥の集合によるボイドがＣｕ配線内に形成しないようにすることを目的とする。
【構成】 基体上に絶縁膜を形成する絶縁膜形成工程（Ｓ１０２〜Ｓ１１０）と、前記絶縁膜に開口部を形成する開口部形成工程（Ｓ１１２）と、前記絶縁膜表面と前記開口部とにシード膜を形成するシード膜形成工程（Ｓ１１６）と、前記シード膜を電極として第１の電流密度となる電流を流し、前記開口部に導電性材料をめっき法により堆積させる第１のめっき工程（Ｓ１１８）と、前記第１のめっき工程後、前記第１の電流密度より小さい第２の電流密度となる電流を流し、前記絶縁膜表面上に前記導電性材料をめっき法により堆積させる第２のめっき工程（Ｓ１２０）と、前記第２のめっき工程後、前記導電性材料が堆積した基体をアニール処理するアニール工程（Ｓ１２４）と、を備えたことを特徴とする。 （もっと読む）

【課題】 原子レベルで平坦な界面をもって基板上に堆積され、しかも低抵抗のシリサイド層を有する半導体装置を提供する。
【解決手段】 素子分離領域を有する半導体基板と、前記半導体基板に形成された拡散領域と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記拡散領域上に形成されたシリサイド層（３）とを具備するＭＩＳトランジスタを含む半導体装置である。前記シリサイド層は、前記半導体基板との界面にＥｒ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｔｍ、Ｙｂ、Ｌｕ、およびＰｔからなる群から選択される少なくとも１種の金属のシリサイドからなる界面層（５）を有することを特徴とする。 （もっと読む）

【課題】 低抵抗でゲート空乏化が起こらず、高温において安定であるとともに、仕事関数が制御されたゲート電極を有するＣＭＩＳデバイスを提供する。
【解決手段】 素子分離領域を有する半導体基板と、前記半導体基板に形成されたソース／ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するｐ型ＭＩＳトランジスタと、前記半導体基板に形成されたソース／ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するｎ型ＭＩＳトランジスタとを具備するＣＭＩＳデバイスである。前記ｐ型ＭＩＳトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に第１の金属を有し、前記ｎ型ＭＩＳトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に、前記第１の金属のホウ化物を有することを特徴とする。 （もっと読む）

【課題】 十分な放熱特性が得られる半導体発光素子の接続装置およびそれを用いた半導体発光装置を提供する。
【解決手段】 外周側面に螺旋状の第１溝２１が形成され、内部に第１貫通孔２０が形成された筒状の第１導電体１１と、第１貫通孔２０に絶縁部材１３、１４を介して嵌合され、一端部が第１伝導体１１から露呈された第２導電体１２とを具備するパッケージと、内周側面に螺旋状の第２溝２８が形成された第２貫通孔２７を有し、且つ第１導電体１１に螺合された第３導電体１６と、第３導電体１６の下面に絶縁部材１８を介して接合され、且つ第２導電体１２の露呈端部と接触する第４導電体１７とを具備するソケット体１９とを有する。導電体１２の主面に半導体発光素子２３を固着し、接続導体２４を介して導電体１１に電気的接続した後、気密封止する。 （もっと読む）