半導体装置
【課題】フィールド反転の発生を防止し、微細化に有利な半導体装置を提供する。
【解決手段】半導体装置は、半導体基板21の主表面上にマトリクス状に設けられ、それぞれがゲート電極TGと、前記ゲート電極上に設けられたゲート電極コンタクト26と、ゲート幅方向に隣接する前記ゲート電極コンタクト上に設けられゲート幅方向の前記ゲート電極を電気的に接続する配線層27とを備えた複数の高耐圧系絶縁ゲート型電界効果トランジスタTRと、ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域STI上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲート31とを具備している。
【解決手段】半導体装置は、半導体基板21の主表面上にマトリクス状に設けられ、それぞれがゲート電極TGと、前記ゲート電極上に設けられたゲート電極コンタクト26と、ゲート幅方向に隣接する前記ゲート電極コンタクト上に設けられゲート幅方向の前記ゲート電極を電気的に接続する配線層27とを備えた複数の高耐圧系絶縁ゲート型電界効果トランジスタTRと、ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域STI上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲート31とを具備している。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、半導体装置に関し、例えば、NAND型フラッシュメモリのロウデコーダ(Row Decoder)のコア(core)部に設けられた高耐圧系トランジスタ等に適用されるものである。
【背景技術】
【0002】
従来より、例えば、高耐圧系トランジスタ等において、隣接する上記トランジスタ間の素子分離領域には、大きな電圧が印加される。よって、上記素子分離領域を十分にとっておかないと、素子分離領域でいわゆるフィールド反転が発生し、隣接するトランジスタ間で電流が流れてしまうという問題がある。
【0003】
そのため、例えば、特許文献1の第3図(d)には、隣接する高耐圧系トランジスタの間に分離用トランジスタを更に設け、上記分離用トランジスタによりカットオフすることによって素子分離し、フィールド反転を防止する例が示されている。
【0004】
しかし、フィールド反転の発生を防止するために分離用トランジスタを更に設けると、セル面積が増大して微細化に不利となるという事情がある。
【特許文献1】特開平4−199658号公報 明細書
【発明の開示】
【発明が解決しようとする課題】
【0005】
この発明は上記のような事情に鑑みて、フィールド反転の発生を防止し、微細化に有利な半導体装置を提供する。
【課題を解決するための手段】
【0006】
この発明の一態様によれば、半導体基板の主表面上にマトリクス状に設けられ、それぞれがゲート電極と、前記ゲート電極上に設けられたゲート電極コンタクトと、ゲート幅方向に隣接する前記ゲート電極コンタクト上に設けられゲート幅方向の前記ゲート電極を電気的に接続する配線層とを備えた複数の高耐圧系絶縁ゲート型電界効果トランジスタと、ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲートとを具備する半導体装置を提供できる。
【0007】
この発明の一態様によれば、半導体基板の主表面上にマトリクス状に設けられ、ゲート幅方向にゲート電極が延設されてゲート幅方向のゲート電極が共有された複数の高耐圧系絶縁ゲート型電界効果トランジスタと、ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域上であって、前記ゲート電極が設けられた素子分離領域上以外の素子分離領域上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲートとを具備する半導体装置を提供できる。
【発明の効果】
【0008】
この発明によれば、フィールド反転の発生を防止し、微細化に有利な半導体装置が得られる。
【発明を実施するための最良の形態】
【0009】
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【0010】
[第1の実施形態]
まず、この発明の第1の実施形態に係る半導体装置について、NAND型フラッシュメモリを例に挙げ、図1乃至図6を用いて説明する。図1は、NAND型フラッシュメモリのメモリセルアレイとその周辺回路を模式的に示す平面図である。
【0011】
図示するように、NAND型フラッシュメモリ11は、ロウデコーダ12、メモリセルアレイ13、センスアンプ14、ソース線ドライバ15を備えている。
【0012】
ロウデコーダ12は、ワード線WL1〜WL8のうちの1本、選択セレクトゲート線SGD、SGSを選択するように構成されている。また、ロウデコーダ12は、ロウメインデコーダ回路部16、コア部(ロウサブデコーダ回路部)17を備えている。ロウメインデコーダ回路部16は、ロウアドレス信号をデコードして、ロウアドレスデコード信号をコア部17に送信する。コア部17は、転送ゲート線TGにゲートが共通接続されたトランスファゲートトランジスタTGTD、TGTS、高電圧系トランジスタTR1〜TR8を備えている。
【0013】
メモリセルアレイ13は、マトリクス状に配置された複数個のNANDセル18を有している。NANDセル18のそれぞれは、8個のメモリセルトランジスタMT、選択トランジスタST1、ST2を含んでいる。メモリセルトランジスタMTは、半導体基板の主表面上にゲート絶縁膜を介して設けられた浮遊電極、浮遊電極上に設けられたゲート間絶縁膜、ゲート間絶縁膜上に設けられた制御電極を備えた積層構造である(図示せず)。メモリセルトランジスタMTは、隣接するものでソース/ドレインを共有している。そして、選択トランジスタST1、ST2の間にその電流経路が直列接続されるように配置されている。尚、メモリセルトランジスタMTの個数は、8個に限らず、例えば、16個、32個等であってもよく、選択トランジスタST1、ST2は必ずしも両方必要ではない。NANDセル18を選択できれば、選択トランジスタST1、ST2のいずれか一方のみが設けられていても良い。
【0014】
同一列にあるメモリセルトランジスタMTの制御電極はワード線WL1〜WL8のいずれかに共通接続され、同一行にある選択トランジスタST1、ST2のゲートはそれぞれセレクトゲートSGD、SGSに接続されている。同一行にある選択トランジスタST1のドレインは、ビット線BL1〜BLnのいずれかに接続されている。選択トランジスタST2のソースはソース線SLに共通接続され、ソース線ドライバ15に接続されている。
【0015】
センスアンプ14は、選択されたメモリセルトランジスタMTから読み出したデータを増幅するように構成されている。
【0016】
ソース線ドライバ15は、ソース線SLに電圧を印加するように構成されている。
【0017】
次に、図2乃至図7を用いて、コア部17の高電圧系トランジスタTR1〜TR8について、トランジスタTR1〜TR4を抽出して説明する。
【0018】
図2は、高耐圧系トランジスタTR1〜TR4を模式的に示す平面図である。図3は、図2中のA−A´線に沿った断面構造図である。図4は、図2中のB−B´線に沿った断面構造図である。
【0019】
図示するように、半導体基板21の主表面上の素子分離領域STI(Shallow Trench Isolation)により分離された素子領域AAに高耐圧系トランジスタTR1〜TR4が設けられている。
【0020】
トランジスタTR1〜TR4のそれぞれは、基板21上に設けられたゲート絶縁膜23、ゲート絶縁膜23上に設けられた浮遊電極層24、浮遊電極層24上に設けられた制御電極層25、基板21中にゲート電極を挟むように隔離して設けられたソースS1〜S4/ドレインD1〜D4を備えている。ソースS1〜S4およびドレインD1〜D4にはそれぞれコンタクトが設けられ、所望の電位を印加する。例えば、図4に示すように、ドレインコンタクトDCは、絶縁層28、浮遊電極層24、およびゲート絶縁膜23を貫通して基板21表面上に設けられ、配線層DLに電気的に接続している。上記のように、転送ゲート線TGは、浮遊電極層24および制御電極層25により構成されている。浮遊電極層24、制御電極層25は、例えば、ポリシリコン等により形成されている。
【0021】
浮遊電極層25は、トランジスタTR1〜TR4ごとに分離されて素子領域AA上に設けられている。そして、ゲート電極コンタクト26が、浮遊電極層25がゲート幅方向に沿って素子分離領域STI上に延設された部分(フリンジ部分)上に設けられている。配線層27が、ゲート幅方向に隣接する前記ゲート電極コンタクト26上に設けられ、ゲート幅方向の転送ゲート線TGを電気的に接続している。
【0022】
さらに、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の間の素子分離領域STI上にシールド用ゲート31が設けられている。換言すれば、素子分離領域STI上にトランジスタTR1〜TR4を囲むようにシールド用ゲート31が設けられている。このシールド用ゲート31には、接地されて0Vが印加されているか、または所定の負のバイアスが印加されている。
【0023】
尚、上記シールド用ゲート31はゲート長方向のみに設けられていてもよい。
【0024】
また、浮遊電極層24および制御電極層25は、図示しない配線層により転送ゲート線TGに電気的に接続されている。さらに、ソースS1〜S4、ドレインD1〜D4のコンタクトは、図示しない配線層により所望の電位が印加される。
【0025】
<動作(セルフブースト方式)>
次に、セルフブースト方式によってメモリセルトランジスタMTにデータを書き込む場合の高耐圧系トランジスタTR1〜TR8の動作について説明する。書き込み動作は、いずれかのワード線WL1〜WL8に接続された全てのメモリセルトランジスタMT(1PAGE)に対して一括して行われる。以下、トランジスタTR1、TR2を抽出し、図1中で示すメモリセルトランジスタMT2にデータを書き込む場合を例に挙げて説明する。図5、図6は、トランジスタTR1、TR2の動作を説明するための平面図である。
【0026】
まず、ビット線BL1に0Vが印加され、ビット線BL2〜BLnにVccが印加されることにより、ビット線BL1に接続されているNANDセル18が選択される。
【0027】
続いて、図5に示すように、転送ゲート線TGが選択される前は、トランジスタTR1、TR2はオフとなり、ソースS1、S2には電位が印加されない(0V)かまたはフローティング状態である。続いて、ワード線WL2に接続されたメモリセルトランジスタMTを選択するために、ドレインD2にロウメインデコーダ回路部16の一部分Dec 16−2から転送された書き込み電圧Vpgm (例えば、25V程度)が印加される。一方、上記トランジスタTR2と素子分離領域STIを挟んでゲート幅方向に隣接するトランジスタTR1は選択されていないため、ロウメインデコーダ回路部16の一部分Dec 16−1から電圧は転送されず、ドレインD1には電圧が印加されない(0V)。
【0028】
上記のようなバイアス関係であると、ドレインD1とドレインD2の素子分離領域間35に、高電位(書き込み電圧Vpgm 程度)が印加される。一方で、ドレインD1とドレインD2の素子分離領域間35には、0Vまたは負の電位が印加されたシールド用ゲート31が設けられている。そのため、素子分離領域間35における素子分離を十分にして、いわゆるパンチスルーリークの発生を防止している。
【0029】
続いて、ドレインD1に中間電位Vpassが印加される。さらに、ワード線WL2に書き込み電圧Vpgmを転送するための電位VpgmH(Vpgm +Vth、例えば、26V程度)が、転送ゲート線TGに印加される。上記電位VpgmH により、トランジスタTR1、TR2、はオンする。そして、ワード線WL1(非選択ワード線)、WL2(選択ワード線)にそれぞれ中間電位Vpass、書き込み電圧Vpgm が転送される。
【0030】
上記のようなバイアス関係でも、ゲート幅方向の転送ゲート線TG下における素子分離領域間37に、高電位VpgmHが印加される。一方で、素子分離領域間37には、0Vまたは負の電位が印加されたシールド用ゲート31が設けられている。そのため、素子分離領域間37にチャネルが形成されて電流が流れるいわゆるフィールド反転を防止している。
【0031】
さらに、上記電位VpgmH により、トランスファゲートトランジスタTGTD、TGTSもオンし、選択セレクトゲート線SGDに電位Vccが転送され、非選択セレクトゲート線SGSに0Vが転送される。また、他のトランジスタTR3〜TR8の動作は、上記トランジスタTR1と同様である。
【0032】
そのため、電位Vccおよび中間電位Vpassが転送されたトランジスタST1、メモリセルトランジスタMT1がオンするため、メモリセルトランジスタMT2が設けられる基板にはビット線BL1の電位0Vが印加される。さらに、メモリセルトランジスタMT2の制御電極(図示せず)に転送された書き込み電圧Vpgm が印加されることにより、メモリセルトランジスタの浮遊電極(図示せず)に電子が注入される。以上のようにして、書き込み動作が行われる。
【0033】
以上に説明したように、この実施形態に係る半導体装置は、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の間の素子分離領域STI上に、0Vまたは負の電位を素子分離領域STIに印加するシールド用ゲート31が設けられている。そのため、ドレインD1とドレインD2の素子分離領域間35に、高電位(書き込み電圧Vpgm 程度)が印加された場合(図5)であっても、素子分離領域間35における素子分離を十分にでき、いわゆるパンチスルーリークの発生を防止できる。よって、パンチスルーリークによるショートや余分な消費電力を低減することができ、信頼性を向上できる。
【0034】
また、上記効果は、ゲート幅方向に隣接するトランジスタ間に限らず、同様なバイアス関係にあればゲート長方向(例えば、トランジスタTR1、TR3間、トランジスタTR2、TR4間)においても同様である。
【0035】
さらに、上記効果により絶縁性が向上するため、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4間の素子分領域STIの距離を大きく設ける必要がない。そのため、ゲート長方向およびゲート幅方向の素子分離領域STIの面積を低減でき、微細化に有利である。その結果、コア部17のセル面積を低減することができる。ここで、コア部17のセル面積が、NAND型フラッシュメモリ11全体の面積に占める割合は大きい。そのため、かかるコア部17が微細化に有利であることは、NAND型フラッシュメモリ11のセル面積低減に対して有効である。
【0036】
さらに、ゲート幅方向の転送ゲート線TG下における素子分離領域間37に、高電位VpgmHが印加される場合(図6)であっても、素子分離領域間37には、0Vまたは負の電位が印加されたシールド用ゲート31が設けられている。そのため、素子分離領域間37にチャネルが形成されて電流が流れるいわゆるフィールド反転を防止でき、信頼性を向上できる。
【0037】
同様に、シールド用ゲート31によりフィールド反転を防止できるために絶縁性が向上し、ゲート長方向およびゲート幅方向において隣接するトランジスタ間の素子分領域STIの距離を大きく設ける必要がない。そのため、ゲート長方向およびゲート幅方向の素子分離領域STIの面積を低減でき、微細化に有利である。
【0038】
上記のように、制御電極層25および浮遊電極層24は、トランジスタTR1〜TR4ごとに分離されて設けられているため、素子分離領域STIにフィールド反転等が発生し得る電位を印加することはなく、信頼性を向上できる。
【0039】
以上のように、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の間の素子分離領域STI上にシールド用ゲート31を積極的に設けることにより、パンチスルーリークおよびフィールド反転を防止でき、信頼性を向上できる。
【0040】
かつ、シールド用ゲート31によりパンチスルーリークおよびフィールド反転を防止できるために絶縁性が向上し、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4間の素子分領域STIの距離を大きく設ける必要がない。そのため、ゲート長方向およびゲート幅方向の素子分離領域STIの面積を低減でき、微細化に有利である。
【0041】
さらに、ゲート電極コンタクト26は、制御電極層25がゲート幅方向に沿って素子分離領域STI上に延設された部分(フリンジ部分)上に設けられている。
【0042】
そのため、絶縁層28中に、例えば、RIE(Reactive Ion Etching)等の異方性エッチング工程を用いて、ゲート電極コンタクト26を形成する際において、浮遊電極層24がエッチングされてダメージを受けることを防止できる点で有利である。
【0043】
[変形例1]
次に、この発明の変形例1に係る半導体装置について、図7を用いて説明する。以下の説明において、上記第1の実施形態と重複する部分の説明は省略する。図7は、この変形例1に係る半導体装置を模式的に示す断面構造図であり、上記図3と同一の方向における断面構造図である。
【0044】
図示するように、この変形例1に係る半導体装置は、ゲート電極コンタクト26が素子領域AA上におけるゲート電極(浮遊電極層24)上に設けられている。
【0045】
上記のような構成によれば、上記第1の実施形態と同様の効果を得られる。さらに、この変形例1に係る半導体装置は、ゲート電極コンタクト26が素子領域AA上におけるゲート電極(コントロールゲート25)に設けられている。そのため、コントロールゲート25のいわゆるフリンジ部分上にゲート電極コンタクト26を設けず、ゲート幅方向のフリンジ部分を小さくすることができる。その結果、ゲート幅方向のセル面積を低減することができ、微細化に対して有利である。
【0046】
[第2の実施形態]
次に、この発明の第2の実施形態に係る半導体装置について、図8および図9を用いて説明する。以下の説明において、上記第1の実施形態と重複する部分の説明は省略する。図8は、この実施形態に係る半導体装置を模式的に示す平面図である。図9は、図8中におけるC−C´線に沿った断面構造図である。
【0047】
この実施形態に係る半導体装置は、ゲート幅方向のトランジスタTR1−TR2、TR3−TR4において制御電極層45を共有するように設けられている。そのため、上記第1の実施形態に係る半導体装置のようにゲート電極コンタクト26は設けられていない。
【0048】
さらに、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の素子分離領域STI上であって、制御電極層45が設けられた素子分離領域上以外の素子分離領域上にシールド用ゲート31が設けられている。換言すれば、シールド用ゲート31は、制御電極層45が設けられた素子分離領域上以外の素子分離領域上にトランジスタTR1〜TR4を囲むように設けられている。シールド用ゲート31は、転送ゲート線TGが設けられた素子分離領域以外の素子分離領域に、0Vまたは所定の負のバイアスの電位を印加している。また、制御電極層45は、転送ゲート線TGに電気的に接続されている(図示せず)。
【0049】
上記のような構成によれば、上記第1の実施形態と同様な効果を有する。さらに、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の素子分離領域STI上であって、制御電極層45が設けられた素子分離領域上以外の素子分離領域上にシールド用ゲート31が設けられている。かつ、シールド用ゲート31は、制御電極層45が設けられた素子分離領域以外の素子分離領域に、0Vまたは所定の負のバイアスの電位を印加している。
【0050】
そのため、上記と同様の作用によって、いわゆるパンチスルーリークおよびフィールド反転が発生することを防止することができる。その結果、信頼性を向上できる。
【0051】
また、このシールド用ゲート31は、転送ゲート線TGが設けられた素子分離領域STI上には設けられていないため、ゲート幅方向に隣接するトランジスタTR1−TR2間およびTR3−TR4間の距離が十分にとれない場合に、制御電極層45およびシールド用ゲート31が接触してショートを起こすことを防止できる。さらに、ゲート幅方向に隣接するトランジスタTR1〜TR2間およびTR3〜TR4間の距離が短い場合であっても、絶縁性を向上できることから、ゲート幅方向のセル面積を低減できる点で有利である。
【0052】
また、ゲート幅方向のトランジスタTR1〜TR2、TR3〜TR4において制御電極層45を共有するように設けられているため、上記第1の実施形態のようにゲート電極コンタクト26を設ける必要がない。その結果、容易に製造でき、製造コストを低減できる点で有利である。
【0053】
[第3の実施形態]
次に、この発明の第3の実施形態に係る半導体装置について、図10および図11を用いて説明する。以下の説明において、上記第1、第2の実施形態、および変形例1と重複する部分の説明は省略する。図10は、この実施形態に係る半導体装置を模式的に示す平面図である。図11は、この実施形態に係る半導体装置の制御電極層45のゲート長方向の幅W−しきい値電圧Vth特性を模式的に示す図である。
【0054】
この実施形態に係る半導体装置は、ゲート幅方向のトランジスタTR1〜TR2、TR3〜TR4において制御電極層45が共有されている。そして、制御電極層45は、素子分離領域STI上のゲート長方向に沿った幅Wが小さい部分55を備えている。さらに、シールド用ゲート31は、上記部分55の近傍にゲート長方向に沿って延設された腕部59を備えている。
【0055】
上記のような構成によれば、上記第2の実施形態と同様な効果を有する。さらに、この実施形態に係る半導体装置は、部分55における制御電極層45の幅Wが小さくなるように設けられている。ここで、制御電極層45のゲート幅方向の長さをL、ゲート長方向の幅をWとすれば、幅Wを小さくでき、かつ長さLは上記第2の実施形態に係る半導体装置と一定とすることができる。そのため、図11に示すいわゆるナロウチャネル効果により、しきい値電圧Vthを上げることができる。その結果、フィールド反転をより防止でき、信頼性を向上できる点で有利である。
【0056】
さらに、シールド用ゲート31は、上記部分55の近傍にゲート長方向に沿って延設された腕部59を備えている。そのため、フィールド反転が起こり得る素子分離領域STI上により近づいてシールド用ゲート31を設けることができるため、フィールド反転をより防止し、信頼性を向上できる。
【0057】
尚、上記第1乃至第3の実施形態、および変形例1においては、NAND型フラッシュメモリのロウデコーダ12のコア部17に設けられたN型の高耐圧系MOS型電界効果トランジスタ(MOSFET;Metal Oxide Semiconductor Field Effect Transistor)TR1〜TR8をその一例として説明した。しかし、この発明は、その他の高耐圧系絶縁ゲート型電界効果トランジスタに適用可能である。例えば、P型の高耐圧系MOS型電界効果トランジスタ等を適用することも可能である。上記トランジスタを適用した場合には、シールド用ゲート31に印加する電位は正のバイアス(トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位)かまたは基準電位である。
【0058】
さらに、NAND型に限らず、NOR型フラッシュメモリのロウデコーダのコア部に設けられた高耐圧系MOS型電界効果トランジスタにも適用することが可能である。
【0059】
以上、第1乃至第3の実施形態、および変形例1を用いてこの発明の説明を行ったが、この発明は上記各実施形態および変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および変形例には種々の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば、各実施形態および変形例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【0060】
【図1】この発明の第1の実施形態に係る半導体装置を模式的に示す平面図。
【図2】この発明の第1の実施形態に係る半導体装置のロウデコーダのコア部における高耐圧系トランジスタを模式的に示す平面図。
【図3】図2中のA−A´線に沿った断面構造図。
【図4】図2中のB−B´線に沿った断面構造図。
【図5】第1の実施形態に係る半導体装置の高耐圧系トランジスタの動作を説明するための平面図。
【図6】第1の実施形態に係る半導体装置の高耐圧系トランジスタの動作を説明するための平面図。
【図7】この発明の変形例1に係る半導体装置の高耐圧系トランジスタを模式的に示す断面構造図。
【図8】この発明の第2の実施形態に係る半導体装置の高耐圧系トランジスタを模式的に示す平面図。
【図9】図8中のC−C´線に沿った断面構造図。
【図10】この発明の第3の実施形態に係る半導体装置の高耐圧系トランジスタを模式的に示す平面図。
【図11】この発明の第3の実施形態に係る半導体装置の高耐圧系トランジスタのゲート長方向の幅W−しきい値電圧Vth特性を模式的に示す図。
【符号の説明】
【0061】
21…半導体基板、22、STI…素子分離領域、AA…素子領域、TR1〜TR4…高耐圧系トランジスタ、S1〜S4…ソース、D1〜D4…ドレイン、24…浮遊電極層、25…制御電極層、26…ゲートコンタクト、31…シールド用ゲート。
【技術分野】
【0001】
この発明は、半導体装置に関し、例えば、NAND型フラッシュメモリのロウデコーダ(Row Decoder)のコア(core)部に設けられた高耐圧系トランジスタ等に適用されるものである。
【背景技術】
【0002】
従来より、例えば、高耐圧系トランジスタ等において、隣接する上記トランジスタ間の素子分離領域には、大きな電圧が印加される。よって、上記素子分離領域を十分にとっておかないと、素子分離領域でいわゆるフィールド反転が発生し、隣接するトランジスタ間で電流が流れてしまうという問題がある。
【0003】
そのため、例えば、特許文献1の第3図(d)には、隣接する高耐圧系トランジスタの間に分離用トランジスタを更に設け、上記分離用トランジスタによりカットオフすることによって素子分離し、フィールド反転を防止する例が示されている。
【0004】
しかし、フィールド反転の発生を防止するために分離用トランジスタを更に設けると、セル面積が増大して微細化に不利となるという事情がある。
【特許文献1】特開平4−199658号公報 明細書
【発明の開示】
【発明が解決しようとする課題】
【0005】
この発明は上記のような事情に鑑みて、フィールド反転の発生を防止し、微細化に有利な半導体装置を提供する。
【課題を解決するための手段】
【0006】
この発明の一態様によれば、半導体基板の主表面上にマトリクス状に設けられ、それぞれがゲート電極と、前記ゲート電極上に設けられたゲート電極コンタクトと、ゲート幅方向に隣接する前記ゲート電極コンタクト上に設けられゲート幅方向の前記ゲート電極を電気的に接続する配線層とを備えた複数の高耐圧系絶縁ゲート型電界効果トランジスタと、ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲートとを具備する半導体装置を提供できる。
【0007】
この発明の一態様によれば、半導体基板の主表面上にマトリクス状に設けられ、ゲート幅方向にゲート電極が延設されてゲート幅方向のゲート電極が共有された複数の高耐圧系絶縁ゲート型電界効果トランジスタと、ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域上であって、前記ゲート電極が設けられた素子分離領域上以外の素子分離領域上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲートとを具備する半導体装置を提供できる。
【発明の効果】
【0008】
この発明によれば、フィールド反転の発生を防止し、微細化に有利な半導体装置が得られる。
【発明を実施するための最良の形態】
【0009】
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【0010】
[第1の実施形態]
まず、この発明の第1の実施形態に係る半導体装置について、NAND型フラッシュメモリを例に挙げ、図1乃至図6を用いて説明する。図1は、NAND型フラッシュメモリのメモリセルアレイとその周辺回路を模式的に示す平面図である。
【0011】
図示するように、NAND型フラッシュメモリ11は、ロウデコーダ12、メモリセルアレイ13、センスアンプ14、ソース線ドライバ15を備えている。
【0012】
ロウデコーダ12は、ワード線WL1〜WL8のうちの1本、選択セレクトゲート線SGD、SGSを選択するように構成されている。また、ロウデコーダ12は、ロウメインデコーダ回路部16、コア部(ロウサブデコーダ回路部)17を備えている。ロウメインデコーダ回路部16は、ロウアドレス信号をデコードして、ロウアドレスデコード信号をコア部17に送信する。コア部17は、転送ゲート線TGにゲートが共通接続されたトランスファゲートトランジスタTGTD、TGTS、高電圧系トランジスタTR1〜TR8を備えている。
【0013】
メモリセルアレイ13は、マトリクス状に配置された複数個のNANDセル18を有している。NANDセル18のそれぞれは、8個のメモリセルトランジスタMT、選択トランジスタST1、ST2を含んでいる。メモリセルトランジスタMTは、半導体基板の主表面上にゲート絶縁膜を介して設けられた浮遊電極、浮遊電極上に設けられたゲート間絶縁膜、ゲート間絶縁膜上に設けられた制御電極を備えた積層構造である(図示せず)。メモリセルトランジスタMTは、隣接するものでソース/ドレインを共有している。そして、選択トランジスタST1、ST2の間にその電流経路が直列接続されるように配置されている。尚、メモリセルトランジスタMTの個数は、8個に限らず、例えば、16個、32個等であってもよく、選択トランジスタST1、ST2は必ずしも両方必要ではない。NANDセル18を選択できれば、選択トランジスタST1、ST2のいずれか一方のみが設けられていても良い。
【0014】
同一列にあるメモリセルトランジスタMTの制御電極はワード線WL1〜WL8のいずれかに共通接続され、同一行にある選択トランジスタST1、ST2のゲートはそれぞれセレクトゲートSGD、SGSに接続されている。同一行にある選択トランジスタST1のドレインは、ビット線BL1〜BLnのいずれかに接続されている。選択トランジスタST2のソースはソース線SLに共通接続され、ソース線ドライバ15に接続されている。
【0015】
センスアンプ14は、選択されたメモリセルトランジスタMTから読み出したデータを増幅するように構成されている。
【0016】
ソース線ドライバ15は、ソース線SLに電圧を印加するように構成されている。
【0017】
次に、図2乃至図7を用いて、コア部17の高電圧系トランジスタTR1〜TR8について、トランジスタTR1〜TR4を抽出して説明する。
【0018】
図2は、高耐圧系トランジスタTR1〜TR4を模式的に示す平面図である。図3は、図2中のA−A´線に沿った断面構造図である。図4は、図2中のB−B´線に沿った断面構造図である。
【0019】
図示するように、半導体基板21の主表面上の素子分離領域STI(Shallow Trench Isolation)により分離された素子領域AAに高耐圧系トランジスタTR1〜TR4が設けられている。
【0020】
トランジスタTR1〜TR4のそれぞれは、基板21上に設けられたゲート絶縁膜23、ゲート絶縁膜23上に設けられた浮遊電極層24、浮遊電極層24上に設けられた制御電極層25、基板21中にゲート電極を挟むように隔離して設けられたソースS1〜S4/ドレインD1〜D4を備えている。ソースS1〜S4およびドレインD1〜D4にはそれぞれコンタクトが設けられ、所望の電位を印加する。例えば、図4に示すように、ドレインコンタクトDCは、絶縁層28、浮遊電極層24、およびゲート絶縁膜23を貫通して基板21表面上に設けられ、配線層DLに電気的に接続している。上記のように、転送ゲート線TGは、浮遊電極層24および制御電極層25により構成されている。浮遊電極層24、制御電極層25は、例えば、ポリシリコン等により形成されている。
【0021】
浮遊電極層25は、トランジスタTR1〜TR4ごとに分離されて素子領域AA上に設けられている。そして、ゲート電極コンタクト26が、浮遊電極層25がゲート幅方向に沿って素子分離領域STI上に延設された部分(フリンジ部分)上に設けられている。配線層27が、ゲート幅方向に隣接する前記ゲート電極コンタクト26上に設けられ、ゲート幅方向の転送ゲート線TGを電気的に接続している。
【0022】
さらに、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の間の素子分離領域STI上にシールド用ゲート31が設けられている。換言すれば、素子分離領域STI上にトランジスタTR1〜TR4を囲むようにシールド用ゲート31が設けられている。このシールド用ゲート31には、接地されて0Vが印加されているか、または所定の負のバイアスが印加されている。
【0023】
尚、上記シールド用ゲート31はゲート長方向のみに設けられていてもよい。
【0024】
また、浮遊電極層24および制御電極層25は、図示しない配線層により転送ゲート線TGに電気的に接続されている。さらに、ソースS1〜S4、ドレインD1〜D4のコンタクトは、図示しない配線層により所望の電位が印加される。
【0025】
<動作(セルフブースト方式)>
次に、セルフブースト方式によってメモリセルトランジスタMTにデータを書き込む場合の高耐圧系トランジスタTR1〜TR8の動作について説明する。書き込み動作は、いずれかのワード線WL1〜WL8に接続された全てのメモリセルトランジスタMT(1PAGE)に対して一括して行われる。以下、トランジスタTR1、TR2を抽出し、図1中で示すメモリセルトランジスタMT2にデータを書き込む場合を例に挙げて説明する。図5、図6は、トランジスタTR1、TR2の動作を説明するための平面図である。
【0026】
まず、ビット線BL1に0Vが印加され、ビット線BL2〜BLnにVccが印加されることにより、ビット線BL1に接続されているNANDセル18が選択される。
【0027】
続いて、図5に示すように、転送ゲート線TGが選択される前は、トランジスタTR1、TR2はオフとなり、ソースS1、S2には電位が印加されない(0V)かまたはフローティング状態である。続いて、ワード線WL2に接続されたメモリセルトランジスタMTを選択するために、ドレインD2にロウメインデコーダ回路部16の一部分Dec 16−2から転送された書き込み電圧Vpgm (例えば、25V程度)が印加される。一方、上記トランジスタTR2と素子分離領域STIを挟んでゲート幅方向に隣接するトランジスタTR1は選択されていないため、ロウメインデコーダ回路部16の一部分Dec 16−1から電圧は転送されず、ドレインD1には電圧が印加されない(0V)。
【0028】
上記のようなバイアス関係であると、ドレインD1とドレインD2の素子分離領域間35に、高電位(書き込み電圧Vpgm 程度)が印加される。一方で、ドレインD1とドレインD2の素子分離領域間35には、0Vまたは負の電位が印加されたシールド用ゲート31が設けられている。そのため、素子分離領域間35における素子分離を十分にして、いわゆるパンチスルーリークの発生を防止している。
【0029】
続いて、ドレインD1に中間電位Vpassが印加される。さらに、ワード線WL2に書き込み電圧Vpgmを転送するための電位VpgmH(Vpgm +Vth、例えば、26V程度)が、転送ゲート線TGに印加される。上記電位VpgmH により、トランジスタTR1、TR2、はオンする。そして、ワード線WL1(非選択ワード線)、WL2(選択ワード線)にそれぞれ中間電位Vpass、書き込み電圧Vpgm が転送される。
【0030】
上記のようなバイアス関係でも、ゲート幅方向の転送ゲート線TG下における素子分離領域間37に、高電位VpgmHが印加される。一方で、素子分離領域間37には、0Vまたは負の電位が印加されたシールド用ゲート31が設けられている。そのため、素子分離領域間37にチャネルが形成されて電流が流れるいわゆるフィールド反転を防止している。
【0031】
さらに、上記電位VpgmH により、トランスファゲートトランジスタTGTD、TGTSもオンし、選択セレクトゲート線SGDに電位Vccが転送され、非選択セレクトゲート線SGSに0Vが転送される。また、他のトランジスタTR3〜TR8の動作は、上記トランジスタTR1と同様である。
【0032】
そのため、電位Vccおよび中間電位Vpassが転送されたトランジスタST1、メモリセルトランジスタMT1がオンするため、メモリセルトランジスタMT2が設けられる基板にはビット線BL1の電位0Vが印加される。さらに、メモリセルトランジスタMT2の制御電極(図示せず)に転送された書き込み電圧Vpgm が印加されることにより、メモリセルトランジスタの浮遊電極(図示せず)に電子が注入される。以上のようにして、書き込み動作が行われる。
【0033】
以上に説明したように、この実施形態に係る半導体装置は、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の間の素子分離領域STI上に、0Vまたは負の電位を素子分離領域STIに印加するシールド用ゲート31が設けられている。そのため、ドレインD1とドレインD2の素子分離領域間35に、高電位(書き込み電圧Vpgm 程度)が印加された場合(図5)であっても、素子分離領域間35における素子分離を十分にでき、いわゆるパンチスルーリークの発生を防止できる。よって、パンチスルーリークによるショートや余分な消費電力を低減することができ、信頼性を向上できる。
【0034】
また、上記効果は、ゲート幅方向に隣接するトランジスタ間に限らず、同様なバイアス関係にあればゲート長方向(例えば、トランジスタTR1、TR3間、トランジスタTR2、TR4間)においても同様である。
【0035】
さらに、上記効果により絶縁性が向上するため、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4間の素子分領域STIの距離を大きく設ける必要がない。そのため、ゲート長方向およびゲート幅方向の素子分離領域STIの面積を低減でき、微細化に有利である。その結果、コア部17のセル面積を低減することができる。ここで、コア部17のセル面積が、NAND型フラッシュメモリ11全体の面積に占める割合は大きい。そのため、かかるコア部17が微細化に有利であることは、NAND型フラッシュメモリ11のセル面積低減に対して有効である。
【0036】
さらに、ゲート幅方向の転送ゲート線TG下における素子分離領域間37に、高電位VpgmHが印加される場合(図6)であっても、素子分離領域間37には、0Vまたは負の電位が印加されたシールド用ゲート31が設けられている。そのため、素子分離領域間37にチャネルが形成されて電流が流れるいわゆるフィールド反転を防止でき、信頼性を向上できる。
【0037】
同様に、シールド用ゲート31によりフィールド反転を防止できるために絶縁性が向上し、ゲート長方向およびゲート幅方向において隣接するトランジスタ間の素子分領域STIの距離を大きく設ける必要がない。そのため、ゲート長方向およびゲート幅方向の素子分離領域STIの面積を低減でき、微細化に有利である。
【0038】
上記のように、制御電極層25および浮遊電極層24は、トランジスタTR1〜TR4ごとに分離されて設けられているため、素子分離領域STIにフィールド反転等が発生し得る電位を印加することはなく、信頼性を向上できる。
【0039】
以上のように、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の間の素子分離領域STI上にシールド用ゲート31を積極的に設けることにより、パンチスルーリークおよびフィールド反転を防止でき、信頼性を向上できる。
【0040】
かつ、シールド用ゲート31によりパンチスルーリークおよびフィールド反転を防止できるために絶縁性が向上し、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4間の素子分領域STIの距離を大きく設ける必要がない。そのため、ゲート長方向およびゲート幅方向の素子分離領域STIの面積を低減でき、微細化に有利である。
【0041】
さらに、ゲート電極コンタクト26は、制御電極層25がゲート幅方向に沿って素子分離領域STI上に延設された部分(フリンジ部分)上に設けられている。
【0042】
そのため、絶縁層28中に、例えば、RIE(Reactive Ion Etching)等の異方性エッチング工程を用いて、ゲート電極コンタクト26を形成する際において、浮遊電極層24がエッチングされてダメージを受けることを防止できる点で有利である。
【0043】
[変形例1]
次に、この発明の変形例1に係る半導体装置について、図7を用いて説明する。以下の説明において、上記第1の実施形態と重複する部分の説明は省略する。図7は、この変形例1に係る半導体装置を模式的に示す断面構造図であり、上記図3と同一の方向における断面構造図である。
【0044】
図示するように、この変形例1に係る半導体装置は、ゲート電極コンタクト26が素子領域AA上におけるゲート電極(浮遊電極層24)上に設けられている。
【0045】
上記のような構成によれば、上記第1の実施形態と同様の効果を得られる。さらに、この変形例1に係る半導体装置は、ゲート電極コンタクト26が素子領域AA上におけるゲート電極(コントロールゲート25)に設けられている。そのため、コントロールゲート25のいわゆるフリンジ部分上にゲート電極コンタクト26を設けず、ゲート幅方向のフリンジ部分を小さくすることができる。その結果、ゲート幅方向のセル面積を低減することができ、微細化に対して有利である。
【0046】
[第2の実施形態]
次に、この発明の第2の実施形態に係る半導体装置について、図8および図9を用いて説明する。以下の説明において、上記第1の実施形態と重複する部分の説明は省略する。図8は、この実施形態に係る半導体装置を模式的に示す平面図である。図9は、図8中におけるC−C´線に沿った断面構造図である。
【0047】
この実施形態に係る半導体装置は、ゲート幅方向のトランジスタTR1−TR2、TR3−TR4において制御電極層45を共有するように設けられている。そのため、上記第1の実施形態に係る半導体装置のようにゲート電極コンタクト26は設けられていない。
【0048】
さらに、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の素子分離領域STI上であって、制御電極層45が設けられた素子分離領域上以外の素子分離領域上にシールド用ゲート31が設けられている。換言すれば、シールド用ゲート31は、制御電極層45が設けられた素子分離領域上以外の素子分離領域上にトランジスタTR1〜TR4を囲むように設けられている。シールド用ゲート31は、転送ゲート線TGが設けられた素子分離領域以外の素子分離領域に、0Vまたは所定の負のバイアスの電位を印加している。また、制御電極層45は、転送ゲート線TGに電気的に接続されている(図示せず)。
【0049】
上記のような構成によれば、上記第1の実施形態と同様な効果を有する。さらに、ゲート長方向およびゲート幅方向において隣接するトランジスタTR1〜TR4の素子分離領域STI上であって、制御電極層45が設けられた素子分離領域上以外の素子分離領域上にシールド用ゲート31が設けられている。かつ、シールド用ゲート31は、制御電極層45が設けられた素子分離領域以外の素子分離領域に、0Vまたは所定の負のバイアスの電位を印加している。
【0050】
そのため、上記と同様の作用によって、いわゆるパンチスルーリークおよびフィールド反転が発生することを防止することができる。その結果、信頼性を向上できる。
【0051】
また、このシールド用ゲート31は、転送ゲート線TGが設けられた素子分離領域STI上には設けられていないため、ゲート幅方向に隣接するトランジスタTR1−TR2間およびTR3−TR4間の距離が十分にとれない場合に、制御電極層45およびシールド用ゲート31が接触してショートを起こすことを防止できる。さらに、ゲート幅方向に隣接するトランジスタTR1〜TR2間およびTR3〜TR4間の距離が短い場合であっても、絶縁性を向上できることから、ゲート幅方向のセル面積を低減できる点で有利である。
【0052】
また、ゲート幅方向のトランジスタTR1〜TR2、TR3〜TR4において制御電極層45を共有するように設けられているため、上記第1の実施形態のようにゲート電極コンタクト26を設ける必要がない。その結果、容易に製造でき、製造コストを低減できる点で有利である。
【0053】
[第3の実施形態]
次に、この発明の第3の実施形態に係る半導体装置について、図10および図11を用いて説明する。以下の説明において、上記第1、第2の実施形態、および変形例1と重複する部分の説明は省略する。図10は、この実施形態に係る半導体装置を模式的に示す平面図である。図11は、この実施形態に係る半導体装置の制御電極層45のゲート長方向の幅W−しきい値電圧Vth特性を模式的に示す図である。
【0054】
この実施形態に係る半導体装置は、ゲート幅方向のトランジスタTR1〜TR2、TR3〜TR4において制御電極層45が共有されている。そして、制御電極層45は、素子分離領域STI上のゲート長方向に沿った幅Wが小さい部分55を備えている。さらに、シールド用ゲート31は、上記部分55の近傍にゲート長方向に沿って延設された腕部59を備えている。
【0055】
上記のような構成によれば、上記第2の実施形態と同様な効果を有する。さらに、この実施形態に係る半導体装置は、部分55における制御電極層45の幅Wが小さくなるように設けられている。ここで、制御電極層45のゲート幅方向の長さをL、ゲート長方向の幅をWとすれば、幅Wを小さくでき、かつ長さLは上記第2の実施形態に係る半導体装置と一定とすることができる。そのため、図11に示すいわゆるナロウチャネル効果により、しきい値電圧Vthを上げることができる。その結果、フィールド反転をより防止でき、信頼性を向上できる点で有利である。
【0056】
さらに、シールド用ゲート31は、上記部分55の近傍にゲート長方向に沿って延設された腕部59を備えている。そのため、フィールド反転が起こり得る素子分離領域STI上により近づいてシールド用ゲート31を設けることができるため、フィールド反転をより防止し、信頼性を向上できる。
【0057】
尚、上記第1乃至第3の実施形態、および変形例1においては、NAND型フラッシュメモリのロウデコーダ12のコア部17に設けられたN型の高耐圧系MOS型電界効果トランジスタ(MOSFET;Metal Oxide Semiconductor Field Effect Transistor)TR1〜TR8をその一例として説明した。しかし、この発明は、その他の高耐圧系絶縁ゲート型電界効果トランジスタに適用可能である。例えば、P型の高耐圧系MOS型電界効果トランジスタ等を適用することも可能である。上記トランジスタを適用した場合には、シールド用ゲート31に印加する電位は正のバイアス(トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位)かまたは基準電位である。
【0058】
さらに、NAND型に限らず、NOR型フラッシュメモリのロウデコーダのコア部に設けられた高耐圧系MOS型電界効果トランジスタにも適用することが可能である。
【0059】
以上、第1乃至第3の実施形態、および変形例1を用いてこの発明の説明を行ったが、この発明は上記各実施形態および変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および変形例には種々の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば、各実施形態および変形例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【0060】
【図1】この発明の第1の実施形態に係る半導体装置を模式的に示す平面図。
【図2】この発明の第1の実施形態に係る半導体装置のロウデコーダのコア部における高耐圧系トランジスタを模式的に示す平面図。
【図3】図2中のA−A´線に沿った断面構造図。
【図4】図2中のB−B´線に沿った断面構造図。
【図5】第1の実施形態に係る半導体装置の高耐圧系トランジスタの動作を説明するための平面図。
【図6】第1の実施形態に係る半導体装置の高耐圧系トランジスタの動作を説明するための平面図。
【図7】この発明の変形例1に係る半導体装置の高耐圧系トランジスタを模式的に示す断面構造図。
【図8】この発明の第2の実施形態に係る半導体装置の高耐圧系トランジスタを模式的に示す平面図。
【図9】図8中のC−C´線に沿った断面構造図。
【図10】この発明の第3の実施形態に係る半導体装置の高耐圧系トランジスタを模式的に示す平面図。
【図11】この発明の第3の実施形態に係る半導体装置の高耐圧系トランジスタのゲート長方向の幅W−しきい値電圧Vth特性を模式的に示す図。
【符号の説明】
【0061】
21…半導体基板、22、STI…素子分離領域、AA…素子領域、TR1〜TR4…高耐圧系トランジスタ、S1〜S4…ソース、D1〜D4…ドレイン、24…浮遊電極層、25…制御電極層、26…ゲートコンタクト、31…シールド用ゲート。
【特許請求の範囲】
【請求項1】
半導体基板の主表面上にマトリクス状に設けられ、それぞれがゲート電極と、前記ゲート電極上に設けられたゲート電極コンタクトと、ゲート幅方向に隣接する前記ゲート電極コンタクト上に設けられゲート幅方向の前記ゲート電極を電気的に接続する配線層とを備えた複数の高耐圧系絶縁ゲート型電界効果トランジスタと、
ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲートとを具備すること
を特徴とする半導体装置。
【請求項2】
前記ゲート電極コンタクトは、前記ゲート電極端部がゲート幅方向に沿って素子分離領域上に延設されたフリンジ部分に設けられること
を特徴とする請求項1に記載の半導体装置。
【請求項3】
半導体基板の主表面上にマトリクス状に設けられ、ゲート幅方向にゲート電極が延設されてゲート幅方向のゲート電極が共有された複数の高耐圧系絶縁ゲート型電界効果トランジスタと、
ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域上であって、前記ゲート電極が設けられた素子分離領域上以外の素子分離領域上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲートとを具備すること
を特徴とする半導体装置。
【請求項4】
素子分離領域上の前記ゲート電極は、ゲート長方向に幅が細く設けられた部分を備え、
前記シールド用ゲートは、前記幅が細く設けられた部分の近傍にゲート長方向に沿って延設された腕部を備えること
を特徴とする請求項3に記載の半導体装置。
【請求項5】
前記高耐圧系絶縁ゲート型電界効果トランジスタは、メモリセルアレイの近傍に形成されたロウデコーダのコア部に設けられること
を特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
【請求項1】
半導体基板の主表面上にマトリクス状に設けられ、それぞれがゲート電極と、前記ゲート電極上に設けられたゲート電極コンタクトと、ゲート幅方向に隣接する前記ゲート電極コンタクト上に設けられゲート幅方向の前記ゲート電極を電気的に接続する配線層とを備えた複数の高耐圧系絶縁ゲート型電界効果トランジスタと、
ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲートとを具備すること
を特徴とする半導体装置。
【請求項2】
前記ゲート電極コンタクトは、前記ゲート電極端部がゲート幅方向に沿って素子分離領域上に延設されたフリンジ部分に設けられること
を特徴とする請求項1に記載の半導体装置。
【請求項3】
半導体基板の主表面上にマトリクス状に設けられ、ゲート幅方向にゲート電極が延設されてゲート幅方向のゲート電極が共有された複数の高耐圧系絶縁ゲート型電界効果トランジスタと、
ゲート長方向およびゲート幅方向において隣接する前記トランジスタ間の素子分離領域上であって、前記ゲート電極が設けられた素子分離領域上以外の素子分離領域上に設けられ、前記トランジスタの電流経路がオンとなるためにゲートに印加される電位と異なる導電型の電位または基準電位を前記素子分離領域に印加するシールド用ゲートとを具備すること
を特徴とする半導体装置。
【請求項4】
素子分離領域上の前記ゲート電極は、ゲート長方向に幅が細く設けられた部分を備え、
前記シールド用ゲートは、前記幅が細く設けられた部分の近傍にゲート長方向に沿って延設された腕部を備えること
を特徴とする請求項3に記載の半導体装置。
【請求項5】
前記高耐圧系絶縁ゲート型電界効果トランジスタは、メモリセルアレイの近傍に形成されたロウデコーダのコア部に設けられること
を特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2006−59978(P2006−59978A)
【公開日】平成18年3月2日(2006.3.2)
【国際特許分類】
【出願番号】特願2004−239593(P2004−239593)
【出願日】平成16年8月19日(2004.8.19)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成18年3月2日(2006.3.2)
【国際特許分類】
【出願日】平成16年8月19日(2004.8.19)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]