【課題】基準電圧発生回路を構成するエンハンスメント型ＭＯＳＦＥＴとデプレッション型ＭＯＳＦＥＴとの間の温度特性の差を小さくすることができ、基準電圧発生回路の出力電圧の温度特性を改善することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板６上においてＲｅｆ回路領域８およびＣＭＯＳ領域７に跨るようにゲート絶縁膜６６を形成した後、ＣＭＯＳ領域７の部分を選択的に除去する。次に、熱酸化により、ゲート絶縁膜６６が除去されたＣＭＯＳ領域７に第１ゲート絶縁膜１２を形成し、同時に、Ｒｅｆ回路領域８に残っているゲート絶縁膜６６を厚くして第１ゲート絶縁膜１２よりも厚い第２ゲート絶縁膜１３を形成する。 （もっと読む）

【課題】
短いチャネル長の酸化物半導体装置およびそれを低コストで実現することのできる製造方法を提供する。
【解決手段】
酸化物半導体装置において、チャネルとなる酸化物半導体層ＣＨと、第１方向に、酸化物半導体層ＣＨを介して延伸する第１の電極層（ソース又はドレイン）ＬＥおよび第２の電極層（ドレイン又はソース）ＵＥと、第１方向と交差する第２方向に延伸し、酸化物半導体層ＣＨと基板ＳＵに垂直な方向においてゲート絶縁層ＧＩを介して重なるゲート電極層ＧＥとを有し、酸化物半導体層ＣＨの膜厚がそのチャネル長となる。 （もっと読む）

【課題】入力トランジスタの構造を櫛形構造にしてゲート抵抗を抑えつつ、ＮＦの増大を防ぐことが可能なＣＭＯＳ集積回路を提供する。
【解決手段】トランジスタは、ゲート配線から櫛歯状に延びて形成され、信号入力端子からの入力信号が供給されるゲート電極と、ゲート配線に対向した位置に形成されるソース配線から、ゲート電極の櫛歯の間に１つ起きに櫛歯状に延びて形成される、接地端子に接続されたソース電極と、ゲート配線に対向した位置に形成されるドレイン配線から、ゲート電極の櫛歯の間のソース電極が存在しない箇所に櫛歯状に延びて形成される、電源端子に接続されたドレイン電極と、を備え、ゲート電極と、ソース電極またはドレイン電極とは、重なり合う領域が存在しないことを特徴とする、ＣＭＯＳ集積回路が提供される。 （もっと読む）

【課題】能動素子または受動素子が一つの半導体基板に複数個形成されてなる半導体装置およびその製造方法であって、両面電極素子についても絶縁分離と集積化が可能であり、安価に製造することのできる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板２０が、当該半導体基板２０を貫通する絶縁分離トレンチＴに取り囲まれて、複数のフィールド領域Ｆ１〜Ｆ８に分割されてなり、複数個の能動素子３１〜３３，４１〜４３または受動素子５１，５２が、それぞれ異なるフィールド領域Ｆ１〜Ｆ８に分散して配置されてなり、二個以上の素子が、当該素子に通電するための一組の電極ｄｒ１，ｄｒ２が半導体基板２０の両側の表面Ｓ１，Ｓ２に分散して配置されてなる、両面電極素子４１〜４３，５１，５２である半導体装置１００とする。 （もっと読む）

【課題】ＳＯＩ基板上に形成されたＭＯＳＦＥＴを有する半導体装置の信頼性を向上させる。
【解決手段】ＳＯＩ基板ＳＢ上に形成されたマットＭＴ内に複数のＭＯＳＦＥＴを有する半導体装置において、ＢＯＸ膜を貫き支持基板に達するコンタクトプラグＣＴ２を形成することで、マットＭＴの周囲を、ＳＯＩ基板ＳＢの主面に沿う第１方向または第１方向に直交する第２方向に延在する複数のコンタクトプラグＣＴ２により囲む。これにより、コンタクトプラグＣＴ２をガードリングとして用い、マットＭＴの外部に流れる高周波信号に起因してマットＭＴ内にノイズが発生することを防ぐ。 （もっと読む）

【課題】接続孔部分における電気的特性のばらつきを低減することにより、半導体装置の信頼性および製造歩留まりを向上させることのできる技術を提供する。
【解決手段】成膜装置のドライクリーニング処理用のチャンバ５７に備わるウエハステージ５７ａ上に半導体ウエハＳＷを置いた後、還元ガスを供給して半導体ウエハＳＷの主面上をドライクリーニング処理し、続いて１８０℃に維持されたシャワーヘッド５７ｃにより半導体ウエハＳＷを１００から１５０℃の第１の温度で熱処理する。次いで半導体ウエハＳＷをチャンバ５７から熱処理用のチャンバへ真空搬送した後、そのチャンバ５７において１５０から４００℃の第２の温度で半導体ウエハＳＷを熱処理することにより、半導体ウエハＳＷの主面上に残留する生成物を除去する。 （もっと読む）

【課題】所望の領域に容易に第１の膜を形成して半導体装置の不良を低減する。また、スループットが向上して、製造コストの低減を図る。
【解決手段】半導体装置の製造方法では、半導体基板の第1及び第２の領域上に第1の膜を形成した後、第1の膜上にフォトレジストパターンを形成する。フォトレジストパターンをマスクに用いた第１の膜のエッチングにより、第２の領域上の第1の膜を除去すると共に第２の領域上を覆うように被覆膜を形成する。半導体基板に熱処理を行うことにより、被覆膜を除去すると共にフォトレジストパターンに焼き締め処理を行う。この後、フォトレジストパターンを除去する。 （もっと読む）

【課題】厚いゲート絶縁層を有する薄膜トランジスタと、薄いゲート絶縁層を有する薄膜トランジスタとを備えた回路基板を提供する。
【解決手段】ポリシリコン半導体層の上下に、ボトムゲート型薄膜トランジスタのゲート絶縁層とトップゲート型薄膜トランジスタのゲート絶縁膜とを各々設け、トップゲート型薄膜トランジスタのゲート絶縁膜の厚さをボトムゲート型薄膜トランジスタのゲート絶縁層の厚さと異ならせる。 （もっと読む）

【課題】フォトダイオードに蓄積された電荷をより正確に読み出す。
【解決手段】固体撮像装置は、半導体基板１１と、半導体基板１１内に設けられ、第１導電型の半導体層を有するフォトダイオード１６と、フォトダイオード１６上に設けられ、上部又は全体が第２導電型の半導体層からなるシールド層２７と、半導体基板１１に設けられ、フォトダイオード１６に蓄積された電荷を浮遊拡散層に転送する転送トランジスタ２０とを含む。シールド層２７の上面は、半導体基板１１の上面より高い。 （もっと読む）

【課題】作製工程が簡略化され、容量素子の面積が縮小化された昇圧回路を有する半導体
装置を提供することを課題とする。
【解決手段】直列に接続され、第１の入力端子部から出力端子部へ整流作用を示す複数の
整流素子と、第２の入力端子部に接続され、互いに反転する信号が入力される第１の配線
及び第２の配線と、それぞれ第１の電極、絶縁膜及び第２の電極を有し、昇圧された電位
を保持する複数の容量素子とから構成される昇圧回路を有し、複数の容量素子は、第１の
電極及び第２の電極が導電膜で設けられた容量素子と、少なくとも第２の電極が半導体膜
で設けられた容量素子とを有し、複数の容量素子において少なくとも１段目の容量素子を
第１の電極及び第２の電極が導電膜で設けられた容量素子とする。 （もっと読む）

【課題】インダクタの下方に位置する素子分離膜に開口を設けてその開口内に半導体基板を残しつつ、インダクタの下方に位置する半導体基板に渦電流が発生することを抑制する。
【解決手段】インダクタ３００は、多層配線層２００に形成されており、素子分離膜１２の上方に位置している。開口１３は、素子分離膜１２のうち少なくとも平面視でインダクタ３００と重なる領域に形成されている。また、素子分離膜１２とインダクタ３００の間に位置するいずれの層にも、インダクタ３００と半導体基板１０の間をシールドするシールド導電部材は形成されていない。 （もっと読む）

【課題】基板電位を安定化させることができる半導体装置を提供する。
【解決手段】半導体装置に含まれるＦＥＴ素子１は、Ｎ角形をなす外周端部３０ｐと貫通孔を形作る内周端部３０ｉとを有する環状のゲート電極３０を備える。またＦＥＴ素子１は、貫通孔の直下方に形成された内側不純物拡散領域２１と、ゲート電極３０のＮ角形の辺の外側に形成された外側不純物拡散領域２２Ａ〜２２Ｄと、ゲート電極３０の頂点の外側に形成されたバックゲート領域２３Ａ〜２３Ｄとを備える。バックゲート領域２３Ａ〜２３Ｄは、ゲート電極３０のＮ角形の辺のうちゲート電極３０の頂点をなす２辺の延長線Ｅｘ，Ｅｙの少なくとも一方を跨るように形成されている。 （もっと読む）

【課題】 過電流検出による保護と、温度検出による保護とを、好適に行うことが可能な半導体装置を提供する。
【解決手段】 半導体基板を有する半導体装置であって、半導体基板が、メイン素子領域と、メイン素子領域よりも小さい電流が流れるサブ素子領域を有しており、サブ素子領域が、半導体基板を平面視したときに半導体基板の中心と重なる位置に形成されており、半導体基板上であって、半導体基板を平面視したときにサブ素子領域と重なる位置に、温度検出素子が形成されている。 （もっと読む）