【課題】少バイト単位の書き込みを実現するメモリアレイ構成において、ディスターブ回数を緩和しながらメモリゲートドライバ数を削減する。
【解決手段】メモリアレイ１１は、複数のサブアレイ１７、ＭＧトランスファ１８、ＳＬドライバ１９、およびＣＧドライバ２０から構成されている。サブアレイ１７は、複数のメモリゲート線、コントロールゲート線、ソース線、およびビット線ＢＬを有し、これら各線の交差する部分にメモリセルＭＣがそれぞれ配置される。コントロールゲート線、ＣＧドライバ２０、ソース線、およびＳＬドライバ１９は、サブアレイ１７に共通に設置されるが、メモリゲート線とＭＧバッファ回路２１とは、サブアレイ１７毎に設置される。これにより、メモリアレイ１１の回路規模を増大させることなく、書き込み単位を少なくし、ディスターブによる影響を減少させる。 （もっと読む）