半導体装置
【課題】 低抵抗でゲート空乏化が起こらず、高温において安定であるとともに、仕事関数が制御されたゲート電極を有するCMISデバイスを提供する。
【解決手段】 素子分離領域を有する半導体基板と、前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するp型MISトランジスタと、前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するn型MISトランジスタとを具備するCMISデバイスである。前記p型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に第1の金属を有し、前記n型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に、前記第1の金属のホウ化物を有することを特徴とする。
【解決手段】 素子分離領域を有する半導体基板と、前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するp型MISトランジスタと、前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するn型MISトランジスタとを具備するCMISデバイスである。前記p型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に第1の金属を有し、前記n型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に、前記第1の金属のホウ化物を有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置に係り、特に高度な情報処理を実現するシリコン超集積回路を構成するCMISデバイスに関する。
【背景技術】
【0002】
シリコン超集積回路は、将来の高度情報化社会を支える基盤技術の一つである。集積回路の高機能化には、その構成要素であるCMISデバイスの高性能化が必要である。素子の性能は、基本的には比例縮小則により高められてきたが、近年、種々の物性的限界により素子の極微細化による高性能化、および素子そのものの動作が困難な状況にある。
【0003】
その1つに、多結晶Siゲート電極の空乏化による電気的絶縁膜の薄膜化阻害の問題が挙げられる。MISデバイスの高性能化は比例縮小測に従い、ゲート絶縁膜の薄膜化により達成されてきたが、多結晶Siゲート電極の空乏化と、反転層容量の存在によって次第に困難になりつつある。ゲート酸化膜厚が1nmを切る技術世代では、酸化膜容量に対して多結晶Siゲート電極の空乏化容量は30%程度に達してしまう。多結晶Siゲート電極をメタルゲート電極で置き換えることによって、空乏化容量を低減することができる。また、ゲート電極の低抵抗化の観点からもメタルゲート電極が望まれている。
【0004】
しかしながら、CMISデバイスでは導電型に応じて適正な閾値を得るため、仕事関数の異なるゲート電極が必要とされ、単純にメタルゲートを用いた場合には、2種類の金属材料を使用しなければならない。それに伴って、製造プロセスの煩雑化を招き高コスト化が避けられない状況にある。メタルゲートの製造プロセスの簡易化技術として、シリサイド中への不純物導入技術が提案されている(例えば、非特許文献1参照)ものの、仕事関数制御範囲が狭くCMISデバイスで適正な閾値電圧を得るための仕事関数が得られない。また、合金化による仕事関数制御が試みられている(例えば、非特許文献2参照)。Ru−Ta合金化では、Ruによるデバイス性能の劣化および製造装置への金属汚染が問題となる。
【非特許文献1】J.Kedzierski et al.IEDM2002 p.247
【非特許文献2】H.Zhong et al.,IEDM2001 p.467
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、低抵抗でゲート空乏化が起こらず、高温において安定であるとともに、仕事関数が制御されたゲート電極を有するCMISデバイスを提供することを目的とする。
【0006】
また、本発明は、工程を煩雑化することなく、CMISデバイスを製造する方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様にかかる半導体装置は、素子分離領域を有する半導体基板と、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するp型MISトランジスタと、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するn型MISトランジスタとを具備し、
前記p型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に第1の金属を有し、前記n型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に、前記第1の金属のホウ化物を有することを特徴とする。
【0008】
本発明の他の態様にかかる半導体装置は、素子分離領域を有する半導体基板と、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するp型MISトランジスタと、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するn型MISトランジスタとを具備し、
前記p型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に第1の金属の炭化物を有し、前記n型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に、前記第1の金属のホウ化物を有することを特徴とする。
【0009】
本発明の一態様にかかる半導体装置の製造方法は、p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記絶縁膜上に、金属膜を形成する工程、
前記p型不純物領域における前記金属膜の上に、ホウ素源膜を選択的に形成する工程、
前記ホウ素源膜が形成された前記半導体基板を熱処理して、前記p型不純物領域における前記金属膜を前記絶縁膜との界面までホウ素化し、金属ホウ化物膜を選択的に形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程を特徴とする。
【0010】
本発明の他の態様にかかる半導体装置の製造方法は、p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記絶縁膜上に、金属ホウ化物膜を形成する工程、
前記n型不純物領域における前記金属ホウ化物膜の上に、ホウ素吸収膜を選択的に形成する工程、
前記ホウ素吸収膜が形成された前記半導体基板を熱処理して、前記n型不純物領域における前記金属ホウ化物膜からホウ素を拡散させて、前記絶縁膜に接して金属膜を選択的に形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程を特徴とする。
【0011】
本発明の他の態様にかかる半導体装置の製造方法は、p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記絶縁膜上に、金属膜を形成する工程、
前記p型不純物領域における前記金属膜に選択的にホウ素をイオン注入して、金属ホウ化物膜を形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程を特徴とする。
【0012】
本発明の他の態様にかかる半導体装置の製造方法は、p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記p型不純物領域における前記絶縁膜にホウ素を吸着させて、選択的にボロン層を形成する工程、
前記ボロン層および前記絶縁膜の上に金属膜を形成する工程、
前記金属膜が形成された前記半導体基板を熱処理して、前記ボロン層から前記金属膜にホウ素を拡散させて、前記絶縁膜に接して金属ホウ化物膜を前記p型不純物領域に選択的に形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程を特徴とする。
【発明の効果】
【0013】
本発明によれば、低抵抗でゲート空乏化が起こらず、高温において安定であるとともに、仕事関数が制御されたゲート電極を有するCMISデバイスが提供される。また本発明によれば、工程を煩雑化することなく、かかるCMISデバイスを製造する方法が提供される。
【発明を実施するための最良の形態】
【0014】
以下、図面を参照して本発明の実施形態を説明する。
【0015】
(実施形態1)
図1は、本実施形態に係る半導体装置の断面図である。
【0016】
図示する半導体装置においては、p型シリコン基板中に、p型不純物領域(p型ウェル)とn型不純物領域(n型ウェル)が、分離して形成されている。ゲート絶縁膜1は、n型およびp型のいずれの不純物領域においても通常のシリコン熱酸化膜からなり、その膜厚は2nm以下が望ましい。ゲート絶縁膜1の上には、ゲート電極が設けられている。ゲート電極は、n型MISトランジスタにおいてはMoB2層4からなり、p型MISトランジスタではMo層5からなる。いずれにおいても、ゲート電極の高さは50nm程度が望ましい。
【0017】
p型ウェル中には、ゲート絶縁膜1を挟むように、n型高濃度不純物領域であるソース領域およびドレイン領域が形成されている。また、ソース・ドレイン拡散層領域の上部にはコンタクト電極であるニッケルシリサイド(NiSi)層2が形成されている。こうして、p型ウェル領域にn型MISトランジスタが構成されている。一方、n型ウェル領域では、ゲート絶縁膜を挟むようにp型高濃度不純物領域であるソース領域およびドレイン領域が形成され、ソース・ドレイン拡散層領域の上部には、n型MISの場合と同様にNiSi層2が形成されている。こうして、n型不純物領域にp型MISトランジスタが形成されている。
【0018】
n型MISトランジスタとp型MISトランジスタとは相補的に働き、これらによってCMISデバイスが構成される。ここでは、ソース・ドレイン領域の上部コンタクト材料としてNiSiを用いているが、それ以外に金属的な電気伝導特性を示す種々のシリサイドを用いることもできる。例えば、V、Cr、Mn、Y、Mo、Ru、Rh、Hf、Ta、W、Ir、Co、Ti、Er、Pt、Pd、Zr、Gd、Dy、Ho、およびEr等である。
【0019】
また、ゲート絶縁膜としてシリコン酸化膜を用いているが、シリコン酸化膜よりも誘電率が高い絶縁膜材料(高誘電体絶縁膜)でも構わない。例えば、Si3N4,Al2O3,Ta2O5,TiO2,La2O5,CeO2,ZrO2,HfO2,SrTiO3,およびPr2O3等を用いることができる。さらに、ZrシリケートやHfシリケートのように、シリコン酸化物に金属イオンを混合した材料も有効に用いることができ、それらの材料を組み合わせたものでもよい。各世代のトランジスタで必要な材料を適宜選択して、用いればよい。
【0020】
ゲート電極の材料としては、比抵抗が低く(50μΩ・cm以下)かつソース・ドレイン不純物活性化熱処理(1000℃程度)に耐えうる耐熱性を有する材料が求められる。ゲート電極材料の仕事関数についても、多結晶Si電極で現在実現されている仕事関数値と同程度の値が要求される。具体的には、n型MISトランジスタではSi伝導帯下端近傍の4eV程度であり、p型MISトランジスタではSi価電子帯上端近傍の5eV程度である。
【0021】
MoB2およびMoは、融点がそれぞれ2100℃および2896℃であり、耐熱性に優れた材料である。また、これらの材料の比抵抗は、それぞれ45μΩ・cmおよび5μΩ・cmと非常に低い。さらに、それらの仕事関数は、MoB2については3.9eV、Moでは4.9eVである。したがって、MoB2およびMoは、ゲート電極材料として全ての要求を備えた材料であるということができる。Moは、その炭化物であるMoCに変更することもできる。MoCは、融点が2695℃と耐熱性に優れており、仕事関数は5.2eVである。よって、さらなる仕事関数の変調が可能である。以下の実施形態においては、p型MISトランジスタのゲート電極としてMoを用いて説明するが、MoCを用いても無論有効である。
【0022】
以下に示すように、こうした電極材料を組み合わせて用いることによって、製造プロセスを煩雑化することなく、従来の多結晶Si電極形成を用いた場合と同様のトランジスタ形成手順を用いることができる。ゆえに、簡単にメタルゲート電極をCMISデバイスに導入することが可能となる。
【0023】
図2乃至図5は、図1に示した半導体装置の第1の製造方法を示す断面図である。
【0024】
まず、p型シリコン基板上に、イオン注入によりp型不純物領域(p型ウェル)およびn型不純物領域(n型ウェル)を形成する。素子分離はシャロー・トレンチ法により形成しておく。シリコン基板の表面を熱酸化して、膜厚2nmのシリコン熱酸化膜1を形成し、全面にMo層5を堆積する。Mo層5は、例えばスパッタリング法により堆積することができる。あるいは、Mo(C5H5)2H2やMo(Ch3C5H5)2H2などのガスを用いたCVD法により、Mo層5を堆積してもよい。Mo層5上には、CrBr2層を例えばスパッタリング法により全面に堆積する。さらに、リソグラフィーによるパターニングを行なって、図2に示すようにn型MISトランジスタ形成領域(p−ウェル領域)に選択的にCrB2層6を残置する。
【0025】
MoB2の生成熱は−123kJ/molであり、CrB2の生成熱(−94.2kJ/mol)よりも負に大きく安定である。したがって、900℃程度で熱処理を行なうと、CrB2層6中のBはMo層5中に拡散して、図3に示すようにMoB2層4が選択的に形成される。熱処理温度に関しては、Mo層の膜厚により適正な条件が異なる。一般的に、固体界面での固相反応や固相拡散は、その物質の融点の約1/3の温度(℃)で起こり始めることが知られている。よって、熱処理の条件は、固相反応や固相拡散の起こる温度又はそれ以上の温度で、Moの膜厚に応じ最適な条件を選べばよい。CrB2層6は、その下層のMo層5にBを供給するホウ素源膜として作用する。シリコン熱酸化膜1に接してMoB2層4が形成されるように、Bを十分にMo層5中に拡散させることが必要である。なお、CrB2の他にも、生成熱の絶対値がMoB2よりも小さい任意の金属ホウ化物をホウ素源膜として用いることができる。例えば、MnB2、CoB、AlB2、FeB、MgB2、およびNiBなどである。
【0026】
こうしてp型ウェル領域に形成されたMoB2層4は、異方性エッチングにより下層のシリコン熱酸化膜1とともに加工する。n型ウェル領域のMo層5も同様に加工して、図4に示すようにゲート部を形成する。ゲート部をマスクとして用いて、半導体基板に砒素およびボロンをそれぞれイオン注入して、n型およびp型MISトランジスタのソース/ドレイン領域の高不純物濃度領域を形成する。
【0027】
ゲート部の側壁には、ゲート電極とソース・ドレイン領域との絶縁のための側壁3を形成し、全面にNi膜(20nm)をスパッタ蒸着して400℃で熱処理を施す。未反応のNiを選択的に除去して、ソース・ドレイン領域のみに自己整合的にNiSiコンタクト電極2が形成される。こうして、図5に示す構造が得られる。
【0028】
MoB2およびMoは、いずれもソース・ドレイン活性化熱処理に耐え得る高温安定な材料である。一般的にメタルゲート電極を用いる場合には、その耐熱性ゆえにReplacementやダマシンプロセスが必須となり、それに伴なうダミーゲート形成やCMP工程が必要とされる。しかしながら、本実施形態によれば、MoB2およびMoとも高耐熱性であるので、多結晶Siゲート電極を用いた場合と同様のプロセスでトランジスタを形成することができる。すなわち、ゲート電極を先に形成加工し、その後にソース・ドレイン拡散領域を形成するといった従来の手法によって、メタルゲートを形成できる。このため、煩雑化やコストの上昇は回避することができる。また、ダマシンプロセスでのトランジスタのチェネル領域およびゲート絶縁膜の最表面への最露出の問題も回避できる。したがって、そのようなプロセスを用いた場合のデバイス性能自体の性能および信頼性の劣化も、同時に回避することができる。
【0029】
なお、p型MISトランジスタのゲート電極としてMoCを用いる場合には、上述したプロセスにおいて、次のような変更を加えればよい。具体的には、図3に示したp型ウェル領域上のみにCrBr2層を形成した状態で、Cをイオン注入する。その結果、p型ウェル領域ではCrBr2層がキャップ層として作用して、n型ウェル領域のMoにのみ選択的にCを導入することができる。その後、ソース・ドレイン領域の不純物活性化工程で、MoCを同時に形成することができる。Cの注入量が1×16cm-2以上であれば、これを達成することができる。また、他の方法として、Mo堆積前にフォトリソグラフィー法により、n型ウェル領域にのみSiO2上にCを吸着、又は5nm程度堆積する。その後、前述のプロセスを行なうことによって、MoCをn型ウェル領域のゲート電極/ゲート絶縁膜界面に形成することができる。この場合には、追加される工程が多いため、Cのイオン注入を用いる方法のほうがより好ましい。これらによって、MoCからなるゲート電極を有するp型MISトランジスタを形成することができる。
【0030】
図6乃至図9には、図1で示した半導体装置の第2の製造方法を示す。
【0031】
まず、p型シリコン基板上に、イオン注入によりp型不純物領域(p型ウェル)およびn型不純物領域(n型ウェル)を形成する。素子分離はシャロー・トレンチ法により形成しておく。シリコン基板の表面を熱酸化して、膜厚2nmのシリコン熱酸化膜1を形成し、全面にMoB2層4を堆積する。MoB2層4は、例えばスパッタリング法により堆積することができる。MoB2層4上には、Zr層14を例えばスパッタリング法により全面に堆積する。さらに、リソグラフィーによるパターニングを行なうことにより、図6に示すようにp型MISトランジスタ形成領域(n−ウェル領域)に選択的にZr層14を残置する。
【0032】
ZrB2の生成熱300kJ/molであり、MoB2の生成熱(−123kJ/mol)よりも負に大きく安定である。したがって、900℃程度で熱処理を行なうと、MoB2層4中のBはZr層14中に拡散して図7に示すようにZrB2層7が形成される。Zr層14は、その下層にあるMoB2層4中のBを吸収するホウ素吸収膜として作用するということができる。その結果、p型MISトランジスタ形成領域におけるMoB2層4はMo層5に変化する。シリコン酸化膜1に接してMo層5が形成されるように、Bを十分にZr層14中に拡散させることが必要である。このときの、熱処理条件に関しても第1の製造方法におけるCrB2中からのBの拡散の工程同様に、融点の1/3程度の温度で、MoB2層4およびZr層14の膜厚に応じて、最適な温度を適宜選択すればよい。なお、ZrB2の他にも、生成熱の絶対値がMoB2よりも大きな任意の金属ホウ化物が形成されるように、金属を選択してホウ素吸収膜を堆積することができる。例えば、Hf、Ti、Ta、Nd、およびCeなどである。
【0033】
その後、ZrB2層7をエッチング除去して、n型ウェル領域にMo層5を露出する。
こうしてnウェル領域に形成されたMo層5は、異方性エッチングにより下層のシリコン熱酸化膜1とともに加工する。pウェル領域のMoB2層4も同様に加工して、図8に示すようにゲート部を形成する。ゲート部をマスクとして用いて、半導体基板に砒素およびボロンをそれぞれイオン注入して、n型およびp型MISトランジスタのソース/ドレイン領域の高不純物濃度領域を形成する
ゲート部の側壁には、ゲート電極とソース・ドレイン領域との絶縁のための側壁3を形成し、全面にNi膜(20nm)をスパッタ蒸着して400℃で熱処理を施す。未反応のNiを選択的に除去して、ソース・ドレイン領域のみに自己整合的にNiSiコンタクト電極2が形成される。こうして、図9に示す構造が得られる。第1の製造プロセスの場合と同様に高コスト化の抑制、デバイスの高性能化および高信頼性化を実現できる。
【0034】
なお、p型MISトランジスタのゲート電極としてMoCを用いる場合には、上述したプロセスにおいて、次のような変更を加えればよい。具体的には、MoB2層4を堆積する前に、フォトリソグラフィーによりn型ウェル領域にのみSiO2上にCを吸着又は5nm程度Cを堆積する。その後、前述のプロセスを行なうことによって、MoCをn型ウェル領域のゲート電極/ゲート絶縁膜界面に形成することができる。または、図9に示した工程の後に、逆にn型ウェル領域のみを露出させた状態でCをイオン注入する。この工程を追加することによって、その後のソース・ドレイン領域の不純物活性化工程で、MoCを同時に形成することができる。Cの注入量が1×16cm-2以上であれば、これを達成することができる。これによって、MoCからなるゲート電極を有するp型MISトランジスタを形成することができる。
【0035】
図10乃至図13には、図1で示した半導体装置の第3の製造方法を示す。
【0036】
まず、p型シリコン基板上に、イオン注入によりp型不純物領域(p型ウェル)およびn型不純物領域(n型ウェル)を形成する。素子分離はシャロー・トレンチ法により形成しておく。シリコン基板の表面を熱酸化して、膜厚2nmのシリコン熱酸化膜1を形成し、全面にMo層5を堆積する。Mo層5は、例えばスパッタリング法により堆積することができる。Mo層5上には、レジスト膜を全面に堆積し、リソグラフィーによるパターニングを行なって、p型MISトランジスタ形成領域(n−ウェル領域)を選択的にマスクする。図10に示すように、Mo層5が露出したn型MISトランジスタ形成領域(p−ウェル領域)に選択的に、Bのイオン注入を行なう。後の工程でシリコン熱酸化膜1に接してMoB2膜が形成されるように、p−ウェル領域のMo層5に高濃度にBを注入する必要がある。Bの注入量が1×16cm-2以上であれば、これを達成することができる。nウェル領域をマスクしていたレジスト膜は、イオン注入後、一般に用いられているレジスト剥離液により容易に剥離することができる。
【0037】
その結果、pウェル領域には高濃度にBが注入されたMo層13が形成され、異方性エッチングにより下層のシリコン熱酸化膜1とともにこれを加工する。nウェル領域のMo層5も同様に加工して、図11に示すようにゲート部を形成する。ゲート部をマスクとして用いて、半導体基板に砒素およびボロンをそれぞれイオン注入し、熱処理を施してn型およびp型MISトランジスタのソース/ドレイン領域の高不純物濃度領域を形成する。
【0038】
このとき、Moゲート中に注入されたBによりn型MISトランジスタのゲートは、図12に示すようにMoB2層4となる。
【0039】
ゲート部の側壁には、ゲート電極とソース・ドレイン領域との絶縁のための側壁3を形成し、全面にNi膜(20nm)をスパッタ蒸着して400℃で熱処理を施す。未反応のNiを選択的に除去して、ソース・ドレイン領域のみに自己整合的にNiSiコンタクト電極2が形成される。こうして、図13に示す構造が得られる。すでに説明したような形成プロセスと同様の効果が得られる。しかも、第1および第2のプロセスの場合のようなCrB2膜やZrB2膜を除去するためのエッチングは不要であり、工程はさらに簡略化されてコストの削減に繋がる。
【0040】
なお、p型MISトランジスタのゲート電極としてMoCを用いる場合には、上述したプロセスにおいて、次のような変更を加えればよい。具体的には、図10に示した、B注入工程の直前または直後に、p型ウェル領域をレジスト膜によりマスクし、n型ウェル領域のみに選択的にCをMo中にイオン注入する工程を追加する。これによって、ソース/ドレイン領域の高不純物濃度領域の不純物を活性化する熱処理時に、p型MISトランジスタのゲート電極にMoCを形成することができる。Cの注入量が1×16cm-2以上であれば、これを達成することができる。また、別の方法として、Mo堆積の前にn型ウェル領域のみに選択的にCを5nm程度吸着させ、後に行なう熱処理により電極/SiO2界面のみにMoCを形成する方法を用いてもよい。
【0041】
(実施形態2)
図14は、本実施形態にかかる半導体装置の断面図である。
【0042】
p型シリコン基板中に、p型不純物領域(p型ウェル)とn型不純物領域(n型ウェル)が、分離して形成されている。ゲート絶縁膜は、双方とも通常のシリコン熱酸化膜1からなり、その膜厚は2nm以下が望ましい。ゲート絶縁膜の上にはゲート電極が形成されている。ゲート電極は、n型MISトランジスタについてはMoB2層4とMo層5との積層構造からなり、p型MISトランジスタではMo層5から成っている。いずれにおいても、ゲート電極の高さは50nm程度が望ましい。
【0043】
p型ウェル中には、ゲート絶縁膜1を挟むように、n型高濃度不純物領域であるソース領域およびドレイン領域が形成されている。また、ソース・ドレイン拡散層領域の上部にはコンタクト電極であるNiSi層2が形成されている。こうして、p型ウェル領域にn型MISトランジスタが構成されている。一方、n型ウェル領域では、ゲート絶縁膜1を挟むようにp型高濃度不純物領域であるソース領域およびドレイン領域が形成され、ソース・ドレイン拡散層領域の上部には、n型MISの場合と同様にNiSi層2が形成されている。こうして、n型不純物領域にp型MISトランジスタが構成されている。n型のMISトランジスタとp型のMISトランジスタとは相補的に働き、これらによってCMISデバイスが構成される。
【0044】
図15乃至図18には、図14の半導体装置の製造方法を示す。
【0045】
まず、p型シリコン基板上に、イオン注入によりp型不純物領域(p型ウェル)およびn型不純物領域(n型ウェル)を形成する。素子分離はシャロー・トレンチ法により形成しておく。シリコン基板の表面を熱酸化して、膜厚2nmのシリコン熱酸化膜1を形成し、p型MISトランジスタ領域をSi3N4層9で選択的にキャップする。プラズマ化したB2H6ガスを用いて、図15に示すようにn型MISトランジス領域のシリコン熱酸化膜1表面にBを吸着させることにより、ボロン層8を選択的に形成する。
【0046】
p型MISトランジスタ領域をキャップしていたSi3N4層9を除去し、図16に示すように全面にMo層5を成膜する。Mo層5は、例えばスパッタリング法あるいはCVD法により形成することができる。
【0047】
次いで、リソグラフィーによるパターニングを行ない、異方性エッチングによりゲート部を加工する。砒素とボロンのイオン注入によりn型およびp型MISトランジスタのソース/ドレイン領域の高不純物濃度領域を形成する。この工程時の不純物活性化熱処理時に、ゲート絶縁膜との界面でMoとBとが反応し、n型MISトランジスタ領域におけるゲート絶縁膜界面には、図17に示すようにMoB2層4が形成される。
【0048】
ゲート部の側壁には、ゲート電極とソース・ドレイン領域との絶縁のための側壁3を形成し、全面にNi膜(20nm)をスパッタ蒸着して400℃で熱処理を施す。未反応のNiを選択的に除去して、ソース・ドレイン領域のみに自己整合的にNiSiコンタクト電極2が形成される。こうして、図18に示す構造が得られる。
【0049】
上述した形成プロセスでは、n型MIS領域に形成されるMoB2層4の膜厚は2〜3nm以下となる。デバイスで必要とされる、シリコン基板から絶縁膜を介してのゲート電極の仕事関数は、ゲート絶縁膜との界面におけるゲート電極の仕事関数により決定される。したがって、仕事関数を決定する材料は、少なくともゲート絶縁膜との界面に存在していればよい。本実施形態におけるゲート電極の仕事関数は、n型MISトランジスタではMoB2の仕事関数となり、p型MISトランジスタではMoの仕事関数となる。また、導電型によらず、いずれのゲート電極も、そのほとんどがMoから成っている。そのため、n型MISトランジスタでのゲート電極は、さらに低抵抗となってデバイスの高速動作が実現できる。また、ゲート絶縁膜界面以外は、単一材料であることからゲート加工時のエッチングも容易になり、プロセスをさらに簡略にすることができる。
【0050】
なお、p型MISトランジスタのゲート電極としてMoCを用いる場合には、上述したプロセスにおいて、次のような変更を加えればよい。具体的には、図16の工程後に、p型ウェル領域をレジスト膜によりマスクし、nウェル領域のみに選択的にCをMo中に注入する工程を追加する。こうすることで、ソース/ドレイン領域の高不純物濃度領域の不純物を活性化する熱処理時に、p型MISトランジスタのゲート電極にMoCを形成することができる。また、別の方法として、図15に示した工程時のSi3N4マスクの代わりにレジストマスクを用いる。その後、レジストマスクを剥離溶液又はドライエッチングによって剥離する。剥離され表面に露出したSiO2膜表面には、レジストに含まれるCが残留Cとして、表面吸着された状態となっている。このSiO2表面にMoを堆積し、後の熱工程を通すことによって、n型ウェル領域のみに電極/SiO2界面にMoCを形成することができる。これによって、MoCからなるゲート電極を有するp型MISトランジスタを形成することができる。
【0051】
(実施形態3)
図19は、本実施形態にかかる半導体装置の断面図である。
【0052】
p型シリコン基板中に、p型不純物領域(p型ウェル)とn型不純物領域(n型ウェル)が、分離して形成されている。ゲート絶縁膜は、双方とも通常のシリコン熱酸化膜1であり、2nm以下が望ましい。ゲート絶縁膜の上にはゲート電極が形成されている。n型MISトランジスタのゲート電極はMoB2層4とCrB2層6との積層構造であり、n型MISトランジスタの電極は、Mo層5、TaSiN層10およびCrB2層6の積層構造から成っている。ゲート電極の高さは50nm程度が望ましく、それぞれの電極高さの差を小さくするため、TaSiN層は5nm以下が望ましい。
【0053】
p型ウェル中には、ゲート絶縁膜を挟むように、n型高濃度不純物領域であるソース領域およびドレイン領域が形成されている。また、ソース・ドレイン拡散層領域の上部にはコンタクト電極であるNiSi層2が形成されている。こうして、p型ウェル領域にn型MISトランジスタが構成されている。一方、n型ウェル領域では、ゲート絶縁膜を挟むようにp型高濃度不純物領域であるソース領域およびドレイン領域が形成され、ソース・ドレイン拡散層領域の上部には、n型MISトランジスタの場合と同様にNiSi層2が形成されている。こうして、n型不純物領域にはp型MISトランジスタが構成される。
【0054】
n型のMISトランジスタとp型のMISトランジスタとは相補的に働き、これらによってCMISデバイスが構成される。本実施形態では、p型MISトランジスタのゲート電極においては、TaSiN層10がバリア層として作用し、CrB2層6からのMo層5へのB拡散が阻害される。TaSiN以外にも、TaN、TiN、あるいはTiSiNなどを用いてバリア層を形成することができる。
【0055】
図20乃至図23には、図19に示した半導体装置の製造方法の一例を示す。
【0056】
まず、p型シリコン基板上に、イオン注入によりp型不純物領域(p型ウェル)およびn型不純物領域(n型ウェル)を形成する。素子分離はシャロー・トレンチ法により形成しておく。シリコン基板の表面を熱酸化して、膜厚2nmのシリコン熱酸化膜1を形成し、全面にMo層5およびTaSiN層10を積層して成膜する。これらの層は、例えばスパッタリング法あるいはCVD法により成膜することができ、いずれの膜厚も3nmとした。その後、リソグラフィーによるパターニングを行なってn型MISデバイス領域のTaSiN層10を選択的に除去し、図20に示すようにp型MISデバイス領域にTaSiN層10を残置した。
【0057】
続いて、図21に示すようにCrB2層6を、45nmの膜厚で全面にスパッタ成膜し、異方性エッチングによりゲート部を加工する。砒素とボロンのイオン注入によりn型およびp型MISトランジスタのソース/ドレイン領域の高不純物濃度領域を形成する。不純物活性化のための熱処理の際、n型MISデバイス形成領域のゲート電極においてCrB2層6からMo層5中へBが拡散して、図22に示すようにMoB2層4が形成される。一方、p型MISトランジスタ領域では、TaSiN層10がバリア層として作用するので、ゲート絶縁膜1界面近傍はMo層5のまま保たれる。
【0058】
ゲート部の側壁には、ゲート電極とソース・ドレイン領域との絶縁のための側壁3を形成し、全面にNi膜(20nm)をスパッタ蒸着して400℃で熱処理を施す。未反応のNiを選択的に除去して、ソース・ドレイン領域のみに自己整合的にNiSiコンタクト電極2が形成される。こうして、図23に示す構造が得られる。
【0059】
本実施形態においては、ゲート電極のほとんどの部分をCrB2により構成する。このCrB2は、比抵抗がMoB2の半分程度(CrB2:21μΩ・cm)であることから実施形態1の場合よりも、n型MISトランジスタのゲート電極がより低抵抗となって、デバイス動作が高速化される。
【0060】
なお、p型MISトランジスタのゲート電極の界面層としてMoCを用いる場合には、上述したプロセスにおいて、次のような変更を加えればよい。具体的には、TaSiN層10堆積の直前に、C膜の堆積工程を追加する。こうすることで、図20で示したTaSiN層10の代わりにTaSiNとC膜の積層構造になる。その後の不純物活性化のための熱処理の際に、n型MISデバイス形成領域においてMoがMoB2へと変化すると同時に、p型MISデバイス形成領域においてもMoがMoCへと変化する。堆積するC膜の厚さは、MoをMoCに変化させるのに十分な膜厚であればよく、Mo膜厚により最適な膜厚を適宜選べばよい。これによって、MoC層を有するゲート電極を備えたp型MISトランジスタを形成することができる。
【0061】
(実施形態4)
図24は、本実施形態に係る半導体装置の断面図である。
【0062】
p型シリコン基板中に、p型不純物領域(p型ウェル)とn型不純物領域(n型ウェル)が、分離して形成されている。ゲート絶縁膜は、双方とも通常のシリコン熱酸化膜1であり、2nm以下が望ましい。ゲート絶縁膜の上にはゲート電極が形成されている。n型MISトランジスタのゲート電極は、MoB2層4、TaSiN層10およびZr層14の積層構造であり、p型MISトランジスタのゲート電極は、Mo層5およびZrB2層7の積層構造から成っている。ゲート電極の高さは50nm程度が望ましく、それぞれの電極高さの差を小さくするため、TaSiN層10の膜厚は5nm以下が望ましい。
【0063】
p型ウェル中には、ゲート絶縁膜1を挟むように、n型高濃度不純物領域であるソース領域およびドレイン領域が形成されている。また、ソース・ドレイン拡散層領域の上部にはコンタクト電極であるNiSi層2が形成されている。こうして、p型ウェル領域にn型MISトランジスタが構成されている。一方、n型ウェル領域では、ゲート絶縁膜1を挟むようにp型高濃度不純物領域であるソース領域およびドレイン領域が形成され、ソース・ドレイン拡散層領域の上部にはn型MISの場合と同様にNiSiが形成されている。こうして、n型不純物領域にp型MISトランジスタが構成されている。
【0064】
n型MISトランジスタとp型のMISトランジスタとは相補的に働き、これらによってCMISデバイスが構成される。本実施形態にかかる半導体装置は、マスク層としてのTaSiN層10をp型ウェル領域のみに選択的に形成し、CrB2層6をZrB2層7に変更する以外は、基本的には図20乃至図23のプロセスにしたがって製造することができる。
【0065】
以下の実施形態においては、n型およびp型MISトランジスタのそれぞれのゲート電極について実施形態1の構造を用いるが、実施形態2乃至5に示したいずれの構造を用いても有効である。
【0066】
(実施形態5)
図25は、本実施形態に係る半導体装置の断面図である。
【0067】
図示する半導体装置は、ソース領域およびドレイン領域の高濃度不純物領域を設けずにシリサイド積層構造に置き換えられている以外は、図1の構造と同様である。かかる構造は、いわゆるショットキー・ソース・ドレインn型MOSトランジスタである。
【0068】
Niシリサイド以外にもゲート電極部同様、金属的な電気伝導特性を示す種々の金属シリサイドに置き換えることができる。特に、ショットキー・ソース・ドレインMISトランジスタでは、導電型に対してショットキー障壁の低いソース・ドレイン電極材料が必要とされるため、それぞれの導電型に対してショットキー障壁の低い2種類の金属シリサイドの組み合わせを適宜選択して用いればよい。例えば、n型MISトランジスタに対しては、電子に対してのショットキー障壁が低いErなどの希土類金属シリサイドを用い、p型MISトランジスタでは、正孔に対してショットキー障壁の低いPtシリサイドなどの貴金属シリサイドを用いる。以下の実施例でも、ソース・ドレイン領域に関して高濃度不純物領域の代わりに金属シリサイドに置き換え、ショットキー・ソース・ドレイン構造にすることは有効である。
【0069】
(実施形態6)
図26は、本実施形態に係る半導体装置の断面図である。
【0070】
まず、貼り合わせ法によりSOI基板を作製し、イオン注入によりp型不純物領域(p型ウェル)およびn型不純物領域(n型ウェル)を形成する。注入される不純物濃度は、1×1017cm-3以下が望ましい。また、活性領域となる単結晶シリコン層の膜厚は、5nm以下と薄いことが望ましい。素子分離は、局所酸化法やシャロー・トレンチ法で形成することもでき、メサ型でも構わない。このSOI基板にn型MISトランジスタとp型MISトランジスタとが形成されて、CMISデバイスを構成している。
【0071】
形成されるトランジスタの構造は、図1に示した実施形態1の場合と同様である。ゲート絶縁膜は、双方とも通常のシリコン熱酸化膜1であり、ゲート絶縁膜の上にはゲート電極が形成されている。ゲート電極は、n型MISトランジスタにおいてはMoB2層4からなり、p型MISトランジスタではMo層5からなっている。本実施形態においては、チャネル部は全て空乏化しており、いわゆる完全空乏型SOI−CMISトランジスタである。
【0072】
図27のグラフには、Si単結晶膜厚と仕事関数との関係を示す。ここでの仕事関数は、完全空乏型SOIデバイスにおいて、45nm技術世代以降で要求される閾値0.15eVを得るための仕事関数である。単結晶シリコン層が5nm以下になると、単結晶シリコン層薄膜化による量子効果によって、反転層電子が高い準位を占有するようになる。このため、完全空乏型デバイスにおいても、n型およびp型でバルクSi基板を用いた場合と同様の仕事関数を有する金属ゲート電極が必要となる。
【0073】
したがって、活性Si単結晶層が薄膜化され量子効果が顕在化する5nm以下の領域では、本実施形態のようにn型MISデバイスのゲート電極にはMoBを用い、p型MISデバイスのゲート電極にMoを用いることによって、それぞれ適正な閾値に制御することが可能となる。特に、p型MISトランジスタではSOI−Si膜厚が2乃至3nmであることが好ましく、n型MISトランジスタでは、0.5乃至1nmであることが好ましい。また、本実施形態ではSOI構造を作製するに当たって、貼り合わせ法を用いているが、SIMOX(Separation by Implanted Oxygen)やEpitaxial Layer Transferといった手法によりSOI構造を作製することもできる。
【0074】
(実施形態8)
図28は、本実施形態に係る半導体装置の断面図である。
【0075】
p型シリコン基板上には堆積シリコン酸化膜が形成され、その上にトランジスタのソース・ドレインを成すFin構造が形成されている。図示する構造では、このFin構造は、p型Si層11とSiN層9との積層構造、およびn型Si層12とSiN層9との積層構造から構成されるが、Si単層またはSiN以外の絶縁層により構成することもできる。
【0076】
こうしたFin構造と交差するようにゲート電極が形成されており、その接触界面にはゲート絶縁膜としてシリコン酸化膜1が形成されている。この構造は、Fin部の両方の側面部分にチャネル部を有するMISトランジスタが形成された、いわゆるダブルゲートMISトランジスタである。Fin部にSi単層を用いた場合には、Finの上部もチャネル領域となり、トライゲートMISトランジスタとなる。
【0077】
n型MISトランジスタにおけるゲート電極はMoB2層4により構成し、p型MISトランジスタにおけるゲート電極はMo層5から構成される。図示していないが、ソース・ドレイン部としては、チャネル領域を挟むように、p型のFinにはn型高濃度不純物領域のソース領域およびドレイン領域が形成され、n型不純物のFinにはp型高濃度不純物領域のソース領域およびドレイン領域が形成される。また、本実施形態のような三次元構造のデバイス素子では、高さ方向における不純物濃度を均一にすることが極めて困難であるので、図25に示した実施形態5の場合と同様にショットキー・ソース・ドレイン構造をとってもよい。
【0078】
このような構造とした場合も、図26に示した実施形態6のSOI−MISトランジスタと同様に完全空乏型デバイスとなる。チャネル部Finの厚さが5nm以下になると、量子効果によってn型およびp型でバルクSi基板を用いた場合と同様の仕事関数を有する金属ゲート電極が必要となる。また、三次元構造デバイスの場合には、不純物のポリSi電極へのイオン注入が極めて困難であるため、MoBおよびMoでの閾値制御は絶大な効果がある。
【0079】
本実施形態ではFin構造のダブルゲートMISトランジスタを用いたが、平面型ダブルゲートCMISトランジスタ、縦型ダブルゲートCMISトランジスタ等、その他の三次元構造のデバイス素子を用いることもできる。
【図面の簡単な説明】
【0080】
【図1】本発明の一実施形態に係る半導体装置の断面図。
【図2】本発明の一実施形態に係る半導体装置の製造方法の工程を表わす断面図。
【図3】図2に続く工程を表わす断面図。
【図4】図3に続く工程を表わす断面図。
【図5】図4に続く工程を表わす断面図。
【図6】本発明の他の実施形態に係る半導体装置の断面図。
【図7】図6に続く工程を表わす断面図。
【図8】図7に続く工程を表わす断面図。
【図9】図8に続く工程を表わす断面図。
【図10】本発明の他の実施形態に係る半導体装置の製造方法の工程を表わす断面図。
【図11】図10に続く工程を表わす断面図。
【図12】図11に続く工程を表わす断面図。
【図13】図12に続く工程を表わす断面図。
【図14】本発明の他の実施形態に係る半導体装置の断面図。
【図15】本発明の他の実施形態に係る半導体装置の製造方法の工程を表わす断面図。
【図16】図15に続く工程を表わす断面図。
【図17】図16に続く工程を表わす断面図。
【図18】図17に続く工程を表わす断面図。
【図19】本発明の他の実施形態に係る半導体装置の断面図。
【図20】本発明の他の実施形態に係る半導体装置の製造方法の工程を表わす断面図。
【図21】図20に続く工程を表わす断面図。
【図22】図21に続く工程を表わす断面図。
【図23】図22に続く工程を表わす断面図。
【図24】本発明の他の実施形態に係る半導体装置の断面図。
【図25】本発明の他の実施形態に係る半導体装置の断面図。
【図26】本発明の他の実施形態に係る半導体装置の断面図。
【図27】完全空乏型デバイスにおいて必要とされる仕事関数の単結晶シリコン層膜厚依存性を表わすグラフ図。
【図28】本発明の他の実施形態に係る半導体装置の断面図。
【符号の説明】
【0081】
1…ゲート絶縁膜(シリコン熱酸化膜); 2…NiSi層; 3…シリコン窒化膜
4…モリブデンボライド層; 5…モリブデン(Mo)層
6…クロムボライド(CrB2)層; 7…ジルコニウムボライド(ZrB2)層
8…ボロン層; 9…シリコン窒化物(Si3N4)層; 10…TaSiN層
11…p型シリコン層; 12…n型シリコン層
13…Bが高濃度に注入されたMo層; 14…ジルコニウム層。
【技術分野】
【0001】
本発明は半導体装置に係り、特に高度な情報処理を実現するシリコン超集積回路を構成するCMISデバイスに関する。
【背景技術】
【0002】
シリコン超集積回路は、将来の高度情報化社会を支える基盤技術の一つである。集積回路の高機能化には、その構成要素であるCMISデバイスの高性能化が必要である。素子の性能は、基本的には比例縮小則により高められてきたが、近年、種々の物性的限界により素子の極微細化による高性能化、および素子そのものの動作が困難な状況にある。
【0003】
その1つに、多結晶Siゲート電極の空乏化による電気的絶縁膜の薄膜化阻害の問題が挙げられる。MISデバイスの高性能化は比例縮小測に従い、ゲート絶縁膜の薄膜化により達成されてきたが、多結晶Siゲート電極の空乏化と、反転層容量の存在によって次第に困難になりつつある。ゲート酸化膜厚が1nmを切る技術世代では、酸化膜容量に対して多結晶Siゲート電極の空乏化容量は30%程度に達してしまう。多結晶Siゲート電極をメタルゲート電極で置き換えることによって、空乏化容量を低減することができる。また、ゲート電極の低抵抗化の観点からもメタルゲート電極が望まれている。
【0004】
しかしながら、CMISデバイスでは導電型に応じて適正な閾値を得るため、仕事関数の異なるゲート電極が必要とされ、単純にメタルゲートを用いた場合には、2種類の金属材料を使用しなければならない。それに伴って、製造プロセスの煩雑化を招き高コスト化が避けられない状況にある。メタルゲートの製造プロセスの簡易化技術として、シリサイド中への不純物導入技術が提案されている(例えば、非特許文献1参照)ものの、仕事関数制御範囲が狭くCMISデバイスで適正な閾値電圧を得るための仕事関数が得られない。また、合金化による仕事関数制御が試みられている(例えば、非特許文献2参照)。Ru−Ta合金化では、Ruによるデバイス性能の劣化および製造装置への金属汚染が問題となる。
【非特許文献1】J.Kedzierski et al.IEDM2002 p.247
【非特許文献2】H.Zhong et al.,IEDM2001 p.467
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、低抵抗でゲート空乏化が起こらず、高温において安定であるとともに、仕事関数が制御されたゲート電極を有するCMISデバイスを提供することを目的とする。
【0006】
また、本発明は、工程を煩雑化することなく、CMISデバイスを製造する方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様にかかる半導体装置は、素子分離領域を有する半導体基板と、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するp型MISトランジスタと、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するn型MISトランジスタとを具備し、
前記p型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に第1の金属を有し、前記n型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に、前記第1の金属のホウ化物を有することを特徴とする。
【0008】
本発明の他の態様にかかる半導体装置は、素子分離領域を有する半導体基板と、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するp型MISトランジスタと、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するn型MISトランジスタとを具備し、
前記p型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に第1の金属の炭化物を有し、前記n型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に、前記第1の金属のホウ化物を有することを特徴とする。
【0009】
本発明の一態様にかかる半導体装置の製造方法は、p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記絶縁膜上に、金属膜を形成する工程、
前記p型不純物領域における前記金属膜の上に、ホウ素源膜を選択的に形成する工程、
前記ホウ素源膜が形成された前記半導体基板を熱処理して、前記p型不純物領域における前記金属膜を前記絶縁膜との界面までホウ素化し、金属ホウ化物膜を選択的に形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程を特徴とする。
【0010】
本発明の他の態様にかかる半導体装置の製造方法は、p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記絶縁膜上に、金属ホウ化物膜を形成する工程、
前記n型不純物領域における前記金属ホウ化物膜の上に、ホウ素吸収膜を選択的に形成する工程、
前記ホウ素吸収膜が形成された前記半導体基板を熱処理して、前記n型不純物領域における前記金属ホウ化物膜からホウ素を拡散させて、前記絶縁膜に接して金属膜を選択的に形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程を特徴とする。
【0011】
本発明の他の態様にかかる半導体装置の製造方法は、p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記絶縁膜上に、金属膜を形成する工程、
前記p型不純物領域における前記金属膜に選択的にホウ素をイオン注入して、金属ホウ化物膜を形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程を特徴とする。
【0012】
本発明の他の態様にかかる半導体装置の製造方法は、p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記p型不純物領域における前記絶縁膜にホウ素を吸着させて、選択的にボロン層を形成する工程、
前記ボロン層および前記絶縁膜の上に金属膜を形成する工程、
前記金属膜が形成された前記半導体基板を熱処理して、前記ボロン層から前記金属膜にホウ素を拡散させて、前記絶縁膜に接して金属ホウ化物膜を前記p型不純物領域に選択的に形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程を特徴とする。
【発明の効果】
【0013】
本発明によれば、低抵抗でゲート空乏化が起こらず、高温において安定であるとともに、仕事関数が制御されたゲート電極を有するCMISデバイスが提供される。また本発明によれば、工程を煩雑化することなく、かかるCMISデバイスを製造する方法が提供される。
【発明を実施するための最良の形態】
【0014】
以下、図面を参照して本発明の実施形態を説明する。
【0015】
(実施形態1)
図1は、本実施形態に係る半導体装置の断面図である。
【0016】
図示する半導体装置においては、p型シリコン基板中に、p型不純物領域(p型ウェル)とn型不純物領域(n型ウェル)が、分離して形成されている。ゲート絶縁膜1は、n型およびp型のいずれの不純物領域においても通常のシリコン熱酸化膜からなり、その膜厚は2nm以下が望ましい。ゲート絶縁膜1の上には、ゲート電極が設けられている。ゲート電極は、n型MISトランジスタにおいてはMoB2層4からなり、p型MISトランジスタではMo層5からなる。いずれにおいても、ゲート電極の高さは50nm程度が望ましい。
【0017】
p型ウェル中には、ゲート絶縁膜1を挟むように、n型高濃度不純物領域であるソース領域およびドレイン領域が形成されている。また、ソース・ドレイン拡散層領域の上部にはコンタクト電極であるニッケルシリサイド(NiSi)層2が形成されている。こうして、p型ウェル領域にn型MISトランジスタが構成されている。一方、n型ウェル領域では、ゲート絶縁膜を挟むようにp型高濃度不純物領域であるソース領域およびドレイン領域が形成され、ソース・ドレイン拡散層領域の上部には、n型MISの場合と同様にNiSi層2が形成されている。こうして、n型不純物領域にp型MISトランジスタが形成されている。
【0018】
n型MISトランジスタとp型MISトランジスタとは相補的に働き、これらによってCMISデバイスが構成される。ここでは、ソース・ドレイン領域の上部コンタクト材料としてNiSiを用いているが、それ以外に金属的な電気伝導特性を示す種々のシリサイドを用いることもできる。例えば、V、Cr、Mn、Y、Mo、Ru、Rh、Hf、Ta、W、Ir、Co、Ti、Er、Pt、Pd、Zr、Gd、Dy、Ho、およびEr等である。
【0019】
また、ゲート絶縁膜としてシリコン酸化膜を用いているが、シリコン酸化膜よりも誘電率が高い絶縁膜材料(高誘電体絶縁膜)でも構わない。例えば、Si3N4,Al2O3,Ta2O5,TiO2,La2O5,CeO2,ZrO2,HfO2,SrTiO3,およびPr2O3等を用いることができる。さらに、ZrシリケートやHfシリケートのように、シリコン酸化物に金属イオンを混合した材料も有効に用いることができ、それらの材料を組み合わせたものでもよい。各世代のトランジスタで必要な材料を適宜選択して、用いればよい。
【0020】
ゲート電極の材料としては、比抵抗が低く(50μΩ・cm以下)かつソース・ドレイン不純物活性化熱処理(1000℃程度)に耐えうる耐熱性を有する材料が求められる。ゲート電極材料の仕事関数についても、多結晶Si電極で現在実現されている仕事関数値と同程度の値が要求される。具体的には、n型MISトランジスタではSi伝導帯下端近傍の4eV程度であり、p型MISトランジスタではSi価電子帯上端近傍の5eV程度である。
【0021】
MoB2およびMoは、融点がそれぞれ2100℃および2896℃であり、耐熱性に優れた材料である。また、これらの材料の比抵抗は、それぞれ45μΩ・cmおよび5μΩ・cmと非常に低い。さらに、それらの仕事関数は、MoB2については3.9eV、Moでは4.9eVである。したがって、MoB2およびMoは、ゲート電極材料として全ての要求を備えた材料であるということができる。Moは、その炭化物であるMoCに変更することもできる。MoCは、融点が2695℃と耐熱性に優れており、仕事関数は5.2eVである。よって、さらなる仕事関数の変調が可能である。以下の実施形態においては、p型MISトランジスタのゲート電極としてMoを用いて説明するが、MoCを用いても無論有効である。
【0022】
以下に示すように、こうした電極材料を組み合わせて用いることによって、製造プロセスを煩雑化することなく、従来の多結晶Si電極形成を用いた場合と同様のトランジスタ形成手順を用いることができる。ゆえに、簡単にメタルゲート電極をCMISデバイスに導入することが可能となる。
【0023】
図2乃至図5は、図1に示した半導体装置の第1の製造方法を示す断面図である。
【0024】
まず、p型シリコン基板上に、イオン注入によりp型不純物領域(p型ウェル)およびn型不純物領域(n型ウェル)を形成する。素子分離はシャロー・トレンチ法により形成しておく。シリコン基板の表面を熱酸化して、膜厚2nmのシリコン熱酸化膜1を形成し、全面にMo層5を堆積する。Mo層5は、例えばスパッタリング法により堆積することができる。あるいは、Mo(C5H5)2H2やMo(Ch3C5H5)2H2などのガスを用いたCVD法により、Mo層5を堆積してもよい。Mo層5上には、CrBr2層を例えばスパッタリング法により全面に堆積する。さらに、リソグラフィーによるパターニングを行なって、図2に示すようにn型MISトランジスタ形成領域(p−ウェル領域)に選択的にCrB2層6を残置する。
【0025】
MoB2の生成熱は−123kJ/molであり、CrB2の生成熱(−94.2kJ/mol)よりも負に大きく安定である。したがって、900℃程度で熱処理を行なうと、CrB2層6中のBはMo層5中に拡散して、図3に示すようにMoB2層4が選択的に形成される。熱処理温度に関しては、Mo層の膜厚により適正な条件が異なる。一般的に、固体界面での固相反応や固相拡散は、その物質の融点の約1/3の温度(℃)で起こり始めることが知られている。よって、熱処理の条件は、固相反応や固相拡散の起こる温度又はそれ以上の温度で、Moの膜厚に応じ最適な条件を選べばよい。CrB2層6は、その下層のMo層5にBを供給するホウ素源膜として作用する。シリコン熱酸化膜1に接してMoB2層4が形成されるように、Bを十分にMo層5中に拡散させることが必要である。なお、CrB2の他にも、生成熱の絶対値がMoB2よりも小さい任意の金属ホウ化物をホウ素源膜として用いることができる。例えば、MnB2、CoB、AlB2、FeB、MgB2、およびNiBなどである。
【0026】
こうしてp型ウェル領域に形成されたMoB2層4は、異方性エッチングにより下層のシリコン熱酸化膜1とともに加工する。n型ウェル領域のMo層5も同様に加工して、図4に示すようにゲート部を形成する。ゲート部をマスクとして用いて、半導体基板に砒素およびボロンをそれぞれイオン注入して、n型およびp型MISトランジスタのソース/ドレイン領域の高不純物濃度領域を形成する。
【0027】
ゲート部の側壁には、ゲート電極とソース・ドレイン領域との絶縁のための側壁3を形成し、全面にNi膜(20nm)をスパッタ蒸着して400℃で熱処理を施す。未反応のNiを選択的に除去して、ソース・ドレイン領域のみに自己整合的にNiSiコンタクト電極2が形成される。こうして、図5に示す構造が得られる。
【0028】
MoB2およびMoは、いずれもソース・ドレイン活性化熱処理に耐え得る高温安定な材料である。一般的にメタルゲート電極を用いる場合には、その耐熱性ゆえにReplacementやダマシンプロセスが必須となり、それに伴なうダミーゲート形成やCMP工程が必要とされる。しかしながら、本実施形態によれば、MoB2およびMoとも高耐熱性であるので、多結晶Siゲート電極を用いた場合と同様のプロセスでトランジスタを形成することができる。すなわち、ゲート電極を先に形成加工し、その後にソース・ドレイン拡散領域を形成するといった従来の手法によって、メタルゲートを形成できる。このため、煩雑化やコストの上昇は回避することができる。また、ダマシンプロセスでのトランジスタのチェネル領域およびゲート絶縁膜の最表面への最露出の問題も回避できる。したがって、そのようなプロセスを用いた場合のデバイス性能自体の性能および信頼性の劣化も、同時に回避することができる。
【0029】
なお、p型MISトランジスタのゲート電極としてMoCを用いる場合には、上述したプロセスにおいて、次のような変更を加えればよい。具体的には、図3に示したp型ウェル領域上のみにCrBr2層を形成した状態で、Cをイオン注入する。その結果、p型ウェル領域ではCrBr2層がキャップ層として作用して、n型ウェル領域のMoにのみ選択的にCを導入することができる。その後、ソース・ドレイン領域の不純物活性化工程で、MoCを同時に形成することができる。Cの注入量が1×16cm-2以上であれば、これを達成することができる。また、他の方法として、Mo堆積前にフォトリソグラフィー法により、n型ウェル領域にのみSiO2上にCを吸着、又は5nm程度堆積する。その後、前述のプロセスを行なうことによって、MoCをn型ウェル領域のゲート電極/ゲート絶縁膜界面に形成することができる。この場合には、追加される工程が多いため、Cのイオン注入を用いる方法のほうがより好ましい。これらによって、MoCからなるゲート電極を有するp型MISトランジスタを形成することができる。
【0030】
図6乃至図9には、図1で示した半導体装置の第2の製造方法を示す。
【0031】
まず、p型シリコン基板上に、イオン注入によりp型不純物領域(p型ウェル)およびn型不純物領域(n型ウェル)を形成する。素子分離はシャロー・トレンチ法により形成しておく。シリコン基板の表面を熱酸化して、膜厚2nmのシリコン熱酸化膜1を形成し、全面にMoB2層4を堆積する。MoB2層4は、例えばスパッタリング法により堆積することができる。MoB2層4上には、Zr層14を例えばスパッタリング法により全面に堆積する。さらに、リソグラフィーによるパターニングを行なうことにより、図6に示すようにp型MISトランジスタ形成領域(n−ウェル領域)に選択的にZr層14を残置する。
【0032】
ZrB2の生成熱300kJ/molであり、MoB2の生成熱(−123kJ/mol)よりも負に大きく安定である。したがって、900℃程度で熱処理を行なうと、MoB2層4中のBはZr層14中に拡散して図7に示すようにZrB2層7が形成される。Zr層14は、その下層にあるMoB2層4中のBを吸収するホウ素吸収膜として作用するということができる。その結果、p型MISトランジスタ形成領域におけるMoB2層4はMo層5に変化する。シリコン酸化膜1に接してMo層5が形成されるように、Bを十分にZr層14中に拡散させることが必要である。このときの、熱処理条件に関しても第1の製造方法におけるCrB2中からのBの拡散の工程同様に、融点の1/3程度の温度で、MoB2層4およびZr層14の膜厚に応じて、最適な温度を適宜選択すればよい。なお、ZrB2の他にも、生成熱の絶対値がMoB2よりも大きな任意の金属ホウ化物が形成されるように、金属を選択してホウ素吸収膜を堆積することができる。例えば、Hf、Ti、Ta、Nd、およびCeなどである。
【0033】
その後、ZrB2層7をエッチング除去して、n型ウェル領域にMo層5を露出する。
こうしてnウェル領域に形成されたMo層5は、異方性エッチングにより下層のシリコン熱酸化膜1とともに加工する。pウェル領域のMoB2層4も同様に加工して、図8に示すようにゲート部を形成する。ゲート部をマスクとして用いて、半導体基板に砒素およびボロンをそれぞれイオン注入して、n型およびp型MISトランジスタのソース/ドレイン領域の高不純物濃度領域を形成する
ゲート部の側壁には、ゲート電極とソース・ドレイン領域との絶縁のための側壁3を形成し、全面にNi膜(20nm)をスパッタ蒸着して400℃で熱処理を施す。未反応のNiを選択的に除去して、ソース・ドレイン領域のみに自己整合的にNiSiコンタクト電極2が形成される。こうして、図9に示す構造が得られる。第1の製造プロセスの場合と同様に高コスト化の抑制、デバイスの高性能化および高信頼性化を実現できる。
【0034】
なお、p型MISトランジスタのゲート電極としてMoCを用いる場合には、上述したプロセスにおいて、次のような変更を加えればよい。具体的には、MoB2層4を堆積する前に、フォトリソグラフィーによりn型ウェル領域にのみSiO2上にCを吸着又は5nm程度Cを堆積する。その後、前述のプロセスを行なうことによって、MoCをn型ウェル領域のゲート電極/ゲート絶縁膜界面に形成することができる。または、図9に示した工程の後に、逆にn型ウェル領域のみを露出させた状態でCをイオン注入する。この工程を追加することによって、その後のソース・ドレイン領域の不純物活性化工程で、MoCを同時に形成することができる。Cの注入量が1×16cm-2以上であれば、これを達成することができる。これによって、MoCからなるゲート電極を有するp型MISトランジスタを形成することができる。
【0035】
図10乃至図13には、図1で示した半導体装置の第3の製造方法を示す。
【0036】
まず、p型シリコン基板上に、イオン注入によりp型不純物領域(p型ウェル)およびn型不純物領域(n型ウェル)を形成する。素子分離はシャロー・トレンチ法により形成しておく。シリコン基板の表面を熱酸化して、膜厚2nmのシリコン熱酸化膜1を形成し、全面にMo層5を堆積する。Mo層5は、例えばスパッタリング法により堆積することができる。Mo層5上には、レジスト膜を全面に堆積し、リソグラフィーによるパターニングを行なって、p型MISトランジスタ形成領域(n−ウェル領域)を選択的にマスクする。図10に示すように、Mo層5が露出したn型MISトランジスタ形成領域(p−ウェル領域)に選択的に、Bのイオン注入を行なう。後の工程でシリコン熱酸化膜1に接してMoB2膜が形成されるように、p−ウェル領域のMo層5に高濃度にBを注入する必要がある。Bの注入量が1×16cm-2以上であれば、これを達成することができる。nウェル領域をマスクしていたレジスト膜は、イオン注入後、一般に用いられているレジスト剥離液により容易に剥離することができる。
【0037】
その結果、pウェル領域には高濃度にBが注入されたMo層13が形成され、異方性エッチングにより下層のシリコン熱酸化膜1とともにこれを加工する。nウェル領域のMo層5も同様に加工して、図11に示すようにゲート部を形成する。ゲート部をマスクとして用いて、半導体基板に砒素およびボロンをそれぞれイオン注入し、熱処理を施してn型およびp型MISトランジスタのソース/ドレイン領域の高不純物濃度領域を形成する。
【0038】
このとき、Moゲート中に注入されたBによりn型MISトランジスタのゲートは、図12に示すようにMoB2層4となる。
【0039】
ゲート部の側壁には、ゲート電極とソース・ドレイン領域との絶縁のための側壁3を形成し、全面にNi膜(20nm)をスパッタ蒸着して400℃で熱処理を施す。未反応のNiを選択的に除去して、ソース・ドレイン領域のみに自己整合的にNiSiコンタクト電極2が形成される。こうして、図13に示す構造が得られる。すでに説明したような形成プロセスと同様の効果が得られる。しかも、第1および第2のプロセスの場合のようなCrB2膜やZrB2膜を除去するためのエッチングは不要であり、工程はさらに簡略化されてコストの削減に繋がる。
【0040】
なお、p型MISトランジスタのゲート電極としてMoCを用いる場合には、上述したプロセスにおいて、次のような変更を加えればよい。具体的には、図10に示した、B注入工程の直前または直後に、p型ウェル領域をレジスト膜によりマスクし、n型ウェル領域のみに選択的にCをMo中にイオン注入する工程を追加する。これによって、ソース/ドレイン領域の高不純物濃度領域の不純物を活性化する熱処理時に、p型MISトランジスタのゲート電極にMoCを形成することができる。Cの注入量が1×16cm-2以上であれば、これを達成することができる。また、別の方法として、Mo堆積の前にn型ウェル領域のみに選択的にCを5nm程度吸着させ、後に行なう熱処理により電極/SiO2界面のみにMoCを形成する方法を用いてもよい。
【0041】
(実施形態2)
図14は、本実施形態にかかる半導体装置の断面図である。
【0042】
p型シリコン基板中に、p型不純物領域(p型ウェル)とn型不純物領域(n型ウェル)が、分離して形成されている。ゲート絶縁膜は、双方とも通常のシリコン熱酸化膜1からなり、その膜厚は2nm以下が望ましい。ゲート絶縁膜の上にはゲート電極が形成されている。ゲート電極は、n型MISトランジスタについてはMoB2層4とMo層5との積層構造からなり、p型MISトランジスタではMo層5から成っている。いずれにおいても、ゲート電極の高さは50nm程度が望ましい。
【0043】
p型ウェル中には、ゲート絶縁膜1を挟むように、n型高濃度不純物領域であるソース領域およびドレイン領域が形成されている。また、ソース・ドレイン拡散層領域の上部にはコンタクト電極であるNiSi層2が形成されている。こうして、p型ウェル領域にn型MISトランジスタが構成されている。一方、n型ウェル領域では、ゲート絶縁膜1を挟むようにp型高濃度不純物領域であるソース領域およびドレイン領域が形成され、ソース・ドレイン拡散層領域の上部には、n型MISの場合と同様にNiSi層2が形成されている。こうして、n型不純物領域にp型MISトランジスタが構成されている。n型のMISトランジスタとp型のMISトランジスタとは相補的に働き、これらによってCMISデバイスが構成される。
【0044】
図15乃至図18には、図14の半導体装置の製造方法を示す。
【0045】
まず、p型シリコン基板上に、イオン注入によりp型不純物領域(p型ウェル)およびn型不純物領域(n型ウェル)を形成する。素子分離はシャロー・トレンチ法により形成しておく。シリコン基板の表面を熱酸化して、膜厚2nmのシリコン熱酸化膜1を形成し、p型MISトランジスタ領域をSi3N4層9で選択的にキャップする。プラズマ化したB2H6ガスを用いて、図15に示すようにn型MISトランジス領域のシリコン熱酸化膜1表面にBを吸着させることにより、ボロン層8を選択的に形成する。
【0046】
p型MISトランジスタ領域をキャップしていたSi3N4層9を除去し、図16に示すように全面にMo層5を成膜する。Mo層5は、例えばスパッタリング法あるいはCVD法により形成することができる。
【0047】
次いで、リソグラフィーによるパターニングを行ない、異方性エッチングによりゲート部を加工する。砒素とボロンのイオン注入によりn型およびp型MISトランジスタのソース/ドレイン領域の高不純物濃度領域を形成する。この工程時の不純物活性化熱処理時に、ゲート絶縁膜との界面でMoとBとが反応し、n型MISトランジスタ領域におけるゲート絶縁膜界面には、図17に示すようにMoB2層4が形成される。
【0048】
ゲート部の側壁には、ゲート電極とソース・ドレイン領域との絶縁のための側壁3を形成し、全面にNi膜(20nm)をスパッタ蒸着して400℃で熱処理を施す。未反応のNiを選択的に除去して、ソース・ドレイン領域のみに自己整合的にNiSiコンタクト電極2が形成される。こうして、図18に示す構造が得られる。
【0049】
上述した形成プロセスでは、n型MIS領域に形成されるMoB2層4の膜厚は2〜3nm以下となる。デバイスで必要とされる、シリコン基板から絶縁膜を介してのゲート電極の仕事関数は、ゲート絶縁膜との界面におけるゲート電極の仕事関数により決定される。したがって、仕事関数を決定する材料は、少なくともゲート絶縁膜との界面に存在していればよい。本実施形態におけるゲート電極の仕事関数は、n型MISトランジスタではMoB2の仕事関数となり、p型MISトランジスタではMoの仕事関数となる。また、導電型によらず、いずれのゲート電極も、そのほとんどがMoから成っている。そのため、n型MISトランジスタでのゲート電極は、さらに低抵抗となってデバイスの高速動作が実現できる。また、ゲート絶縁膜界面以外は、単一材料であることからゲート加工時のエッチングも容易になり、プロセスをさらに簡略にすることができる。
【0050】
なお、p型MISトランジスタのゲート電極としてMoCを用いる場合には、上述したプロセスにおいて、次のような変更を加えればよい。具体的には、図16の工程後に、p型ウェル領域をレジスト膜によりマスクし、nウェル領域のみに選択的にCをMo中に注入する工程を追加する。こうすることで、ソース/ドレイン領域の高不純物濃度領域の不純物を活性化する熱処理時に、p型MISトランジスタのゲート電極にMoCを形成することができる。また、別の方法として、図15に示した工程時のSi3N4マスクの代わりにレジストマスクを用いる。その後、レジストマスクを剥離溶液又はドライエッチングによって剥離する。剥離され表面に露出したSiO2膜表面には、レジストに含まれるCが残留Cとして、表面吸着された状態となっている。このSiO2表面にMoを堆積し、後の熱工程を通すことによって、n型ウェル領域のみに電極/SiO2界面にMoCを形成することができる。これによって、MoCからなるゲート電極を有するp型MISトランジスタを形成することができる。
【0051】
(実施形態3)
図19は、本実施形態にかかる半導体装置の断面図である。
【0052】
p型シリコン基板中に、p型不純物領域(p型ウェル)とn型不純物領域(n型ウェル)が、分離して形成されている。ゲート絶縁膜は、双方とも通常のシリコン熱酸化膜1であり、2nm以下が望ましい。ゲート絶縁膜の上にはゲート電極が形成されている。n型MISトランジスタのゲート電極はMoB2層4とCrB2層6との積層構造であり、n型MISトランジスタの電極は、Mo層5、TaSiN層10およびCrB2層6の積層構造から成っている。ゲート電極の高さは50nm程度が望ましく、それぞれの電極高さの差を小さくするため、TaSiN層は5nm以下が望ましい。
【0053】
p型ウェル中には、ゲート絶縁膜を挟むように、n型高濃度不純物領域であるソース領域およびドレイン領域が形成されている。また、ソース・ドレイン拡散層領域の上部にはコンタクト電極であるNiSi層2が形成されている。こうして、p型ウェル領域にn型MISトランジスタが構成されている。一方、n型ウェル領域では、ゲート絶縁膜を挟むようにp型高濃度不純物領域であるソース領域およびドレイン領域が形成され、ソース・ドレイン拡散層領域の上部には、n型MISトランジスタの場合と同様にNiSi層2が形成されている。こうして、n型不純物領域にはp型MISトランジスタが構成される。
【0054】
n型のMISトランジスタとp型のMISトランジスタとは相補的に働き、これらによってCMISデバイスが構成される。本実施形態では、p型MISトランジスタのゲート電極においては、TaSiN層10がバリア層として作用し、CrB2層6からのMo層5へのB拡散が阻害される。TaSiN以外にも、TaN、TiN、あるいはTiSiNなどを用いてバリア層を形成することができる。
【0055】
図20乃至図23には、図19に示した半導体装置の製造方法の一例を示す。
【0056】
まず、p型シリコン基板上に、イオン注入によりp型不純物領域(p型ウェル)およびn型不純物領域(n型ウェル)を形成する。素子分離はシャロー・トレンチ法により形成しておく。シリコン基板の表面を熱酸化して、膜厚2nmのシリコン熱酸化膜1を形成し、全面にMo層5およびTaSiN層10を積層して成膜する。これらの層は、例えばスパッタリング法あるいはCVD法により成膜することができ、いずれの膜厚も3nmとした。その後、リソグラフィーによるパターニングを行なってn型MISデバイス領域のTaSiN層10を選択的に除去し、図20に示すようにp型MISデバイス領域にTaSiN層10を残置した。
【0057】
続いて、図21に示すようにCrB2層6を、45nmの膜厚で全面にスパッタ成膜し、異方性エッチングによりゲート部を加工する。砒素とボロンのイオン注入によりn型およびp型MISトランジスタのソース/ドレイン領域の高不純物濃度領域を形成する。不純物活性化のための熱処理の際、n型MISデバイス形成領域のゲート電極においてCrB2層6からMo層5中へBが拡散して、図22に示すようにMoB2層4が形成される。一方、p型MISトランジスタ領域では、TaSiN層10がバリア層として作用するので、ゲート絶縁膜1界面近傍はMo層5のまま保たれる。
【0058】
ゲート部の側壁には、ゲート電極とソース・ドレイン領域との絶縁のための側壁3を形成し、全面にNi膜(20nm)をスパッタ蒸着して400℃で熱処理を施す。未反応のNiを選択的に除去して、ソース・ドレイン領域のみに自己整合的にNiSiコンタクト電極2が形成される。こうして、図23に示す構造が得られる。
【0059】
本実施形態においては、ゲート電極のほとんどの部分をCrB2により構成する。このCrB2は、比抵抗がMoB2の半分程度(CrB2:21μΩ・cm)であることから実施形態1の場合よりも、n型MISトランジスタのゲート電極がより低抵抗となって、デバイス動作が高速化される。
【0060】
なお、p型MISトランジスタのゲート電極の界面層としてMoCを用いる場合には、上述したプロセスにおいて、次のような変更を加えればよい。具体的には、TaSiN層10堆積の直前に、C膜の堆積工程を追加する。こうすることで、図20で示したTaSiN層10の代わりにTaSiNとC膜の積層構造になる。その後の不純物活性化のための熱処理の際に、n型MISデバイス形成領域においてMoがMoB2へと変化すると同時に、p型MISデバイス形成領域においてもMoがMoCへと変化する。堆積するC膜の厚さは、MoをMoCに変化させるのに十分な膜厚であればよく、Mo膜厚により最適な膜厚を適宜選べばよい。これによって、MoC層を有するゲート電極を備えたp型MISトランジスタを形成することができる。
【0061】
(実施形態4)
図24は、本実施形態に係る半導体装置の断面図である。
【0062】
p型シリコン基板中に、p型不純物領域(p型ウェル)とn型不純物領域(n型ウェル)が、分離して形成されている。ゲート絶縁膜は、双方とも通常のシリコン熱酸化膜1であり、2nm以下が望ましい。ゲート絶縁膜の上にはゲート電極が形成されている。n型MISトランジスタのゲート電極は、MoB2層4、TaSiN層10およびZr層14の積層構造であり、p型MISトランジスタのゲート電極は、Mo層5およびZrB2層7の積層構造から成っている。ゲート電極の高さは50nm程度が望ましく、それぞれの電極高さの差を小さくするため、TaSiN層10の膜厚は5nm以下が望ましい。
【0063】
p型ウェル中には、ゲート絶縁膜1を挟むように、n型高濃度不純物領域であるソース領域およびドレイン領域が形成されている。また、ソース・ドレイン拡散層領域の上部にはコンタクト電極であるNiSi層2が形成されている。こうして、p型ウェル領域にn型MISトランジスタが構成されている。一方、n型ウェル領域では、ゲート絶縁膜1を挟むようにp型高濃度不純物領域であるソース領域およびドレイン領域が形成され、ソース・ドレイン拡散層領域の上部にはn型MISの場合と同様にNiSiが形成されている。こうして、n型不純物領域にp型MISトランジスタが構成されている。
【0064】
n型MISトランジスタとp型のMISトランジスタとは相補的に働き、これらによってCMISデバイスが構成される。本実施形態にかかる半導体装置は、マスク層としてのTaSiN層10をp型ウェル領域のみに選択的に形成し、CrB2層6をZrB2層7に変更する以外は、基本的には図20乃至図23のプロセスにしたがって製造することができる。
【0065】
以下の実施形態においては、n型およびp型MISトランジスタのそれぞれのゲート電極について実施形態1の構造を用いるが、実施形態2乃至5に示したいずれの構造を用いても有効である。
【0066】
(実施形態5)
図25は、本実施形態に係る半導体装置の断面図である。
【0067】
図示する半導体装置は、ソース領域およびドレイン領域の高濃度不純物領域を設けずにシリサイド積層構造に置き換えられている以外は、図1の構造と同様である。かかる構造は、いわゆるショットキー・ソース・ドレインn型MOSトランジスタである。
【0068】
Niシリサイド以外にもゲート電極部同様、金属的な電気伝導特性を示す種々の金属シリサイドに置き換えることができる。特に、ショットキー・ソース・ドレインMISトランジスタでは、導電型に対してショットキー障壁の低いソース・ドレイン電極材料が必要とされるため、それぞれの導電型に対してショットキー障壁の低い2種類の金属シリサイドの組み合わせを適宜選択して用いればよい。例えば、n型MISトランジスタに対しては、電子に対してのショットキー障壁が低いErなどの希土類金属シリサイドを用い、p型MISトランジスタでは、正孔に対してショットキー障壁の低いPtシリサイドなどの貴金属シリサイドを用いる。以下の実施例でも、ソース・ドレイン領域に関して高濃度不純物領域の代わりに金属シリサイドに置き換え、ショットキー・ソース・ドレイン構造にすることは有効である。
【0069】
(実施形態6)
図26は、本実施形態に係る半導体装置の断面図である。
【0070】
まず、貼り合わせ法によりSOI基板を作製し、イオン注入によりp型不純物領域(p型ウェル)およびn型不純物領域(n型ウェル)を形成する。注入される不純物濃度は、1×1017cm-3以下が望ましい。また、活性領域となる単結晶シリコン層の膜厚は、5nm以下と薄いことが望ましい。素子分離は、局所酸化法やシャロー・トレンチ法で形成することもでき、メサ型でも構わない。このSOI基板にn型MISトランジスタとp型MISトランジスタとが形成されて、CMISデバイスを構成している。
【0071】
形成されるトランジスタの構造は、図1に示した実施形態1の場合と同様である。ゲート絶縁膜は、双方とも通常のシリコン熱酸化膜1であり、ゲート絶縁膜の上にはゲート電極が形成されている。ゲート電極は、n型MISトランジスタにおいてはMoB2層4からなり、p型MISトランジスタではMo層5からなっている。本実施形態においては、チャネル部は全て空乏化しており、いわゆる完全空乏型SOI−CMISトランジスタである。
【0072】
図27のグラフには、Si単結晶膜厚と仕事関数との関係を示す。ここでの仕事関数は、完全空乏型SOIデバイスにおいて、45nm技術世代以降で要求される閾値0.15eVを得るための仕事関数である。単結晶シリコン層が5nm以下になると、単結晶シリコン層薄膜化による量子効果によって、反転層電子が高い準位を占有するようになる。このため、完全空乏型デバイスにおいても、n型およびp型でバルクSi基板を用いた場合と同様の仕事関数を有する金属ゲート電極が必要となる。
【0073】
したがって、活性Si単結晶層が薄膜化され量子効果が顕在化する5nm以下の領域では、本実施形態のようにn型MISデバイスのゲート電極にはMoBを用い、p型MISデバイスのゲート電極にMoを用いることによって、それぞれ適正な閾値に制御することが可能となる。特に、p型MISトランジスタではSOI−Si膜厚が2乃至3nmであることが好ましく、n型MISトランジスタでは、0.5乃至1nmであることが好ましい。また、本実施形態ではSOI構造を作製するに当たって、貼り合わせ法を用いているが、SIMOX(Separation by Implanted Oxygen)やEpitaxial Layer Transferといった手法によりSOI構造を作製することもできる。
【0074】
(実施形態8)
図28は、本実施形態に係る半導体装置の断面図である。
【0075】
p型シリコン基板上には堆積シリコン酸化膜が形成され、その上にトランジスタのソース・ドレインを成すFin構造が形成されている。図示する構造では、このFin構造は、p型Si層11とSiN層9との積層構造、およびn型Si層12とSiN層9との積層構造から構成されるが、Si単層またはSiN以外の絶縁層により構成することもできる。
【0076】
こうしたFin構造と交差するようにゲート電極が形成されており、その接触界面にはゲート絶縁膜としてシリコン酸化膜1が形成されている。この構造は、Fin部の両方の側面部分にチャネル部を有するMISトランジスタが形成された、いわゆるダブルゲートMISトランジスタである。Fin部にSi単層を用いた場合には、Finの上部もチャネル領域となり、トライゲートMISトランジスタとなる。
【0077】
n型MISトランジスタにおけるゲート電極はMoB2層4により構成し、p型MISトランジスタにおけるゲート電極はMo層5から構成される。図示していないが、ソース・ドレイン部としては、チャネル領域を挟むように、p型のFinにはn型高濃度不純物領域のソース領域およびドレイン領域が形成され、n型不純物のFinにはp型高濃度不純物領域のソース領域およびドレイン領域が形成される。また、本実施形態のような三次元構造のデバイス素子では、高さ方向における不純物濃度を均一にすることが極めて困難であるので、図25に示した実施形態5の場合と同様にショットキー・ソース・ドレイン構造をとってもよい。
【0078】
このような構造とした場合も、図26に示した実施形態6のSOI−MISトランジスタと同様に完全空乏型デバイスとなる。チャネル部Finの厚さが5nm以下になると、量子効果によってn型およびp型でバルクSi基板を用いた場合と同様の仕事関数を有する金属ゲート電極が必要となる。また、三次元構造デバイスの場合には、不純物のポリSi電極へのイオン注入が極めて困難であるため、MoBおよびMoでの閾値制御は絶大な効果がある。
【0079】
本実施形態ではFin構造のダブルゲートMISトランジスタを用いたが、平面型ダブルゲートCMISトランジスタ、縦型ダブルゲートCMISトランジスタ等、その他の三次元構造のデバイス素子を用いることもできる。
【図面の簡単な説明】
【0080】
【図1】本発明の一実施形態に係る半導体装置の断面図。
【図2】本発明の一実施形態に係る半導体装置の製造方法の工程を表わす断面図。
【図3】図2に続く工程を表わす断面図。
【図4】図3に続く工程を表わす断面図。
【図5】図4に続く工程を表わす断面図。
【図6】本発明の他の実施形態に係る半導体装置の断面図。
【図7】図6に続く工程を表わす断面図。
【図8】図7に続く工程を表わす断面図。
【図9】図8に続く工程を表わす断面図。
【図10】本発明の他の実施形態に係る半導体装置の製造方法の工程を表わす断面図。
【図11】図10に続く工程を表わす断面図。
【図12】図11に続く工程を表わす断面図。
【図13】図12に続く工程を表わす断面図。
【図14】本発明の他の実施形態に係る半導体装置の断面図。
【図15】本発明の他の実施形態に係る半導体装置の製造方法の工程を表わす断面図。
【図16】図15に続く工程を表わす断面図。
【図17】図16に続く工程を表わす断面図。
【図18】図17に続く工程を表わす断面図。
【図19】本発明の他の実施形態に係る半導体装置の断面図。
【図20】本発明の他の実施形態に係る半導体装置の製造方法の工程を表わす断面図。
【図21】図20に続く工程を表わす断面図。
【図22】図21に続く工程を表わす断面図。
【図23】図22に続く工程を表わす断面図。
【図24】本発明の他の実施形態に係る半導体装置の断面図。
【図25】本発明の他の実施形態に係る半導体装置の断面図。
【図26】本発明の他の実施形態に係る半導体装置の断面図。
【図27】完全空乏型デバイスにおいて必要とされる仕事関数の単結晶シリコン層膜厚依存性を表わすグラフ図。
【図28】本発明の他の実施形態に係る半導体装置の断面図。
【符号の説明】
【0081】
1…ゲート絶縁膜(シリコン熱酸化膜); 2…NiSi層; 3…シリコン窒化膜
4…モリブデンボライド層; 5…モリブデン(Mo)層
6…クロムボライド(CrB2)層; 7…ジルコニウムボライド(ZrB2)層
8…ボロン層; 9…シリコン窒化物(Si3N4)層; 10…TaSiN層
11…p型シリコン層; 12…n型シリコン層
13…Bが高濃度に注入されたMo層; 14…ジルコニウム層。
【特許請求の範囲】
【請求項1】
素子分離領域を有する半導体基板と、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するp型MISトランジスタと、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するn型MISトランジスタとを具備し、
前記p型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に第1の金属を有し、前記n型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に、前記第1の金属のホウ化物を有することを特徴とする半導体装置。
【請求項2】
素子分離領域を有する半導体基板と、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するp型MISトランジスタと、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するn型MISトランジスタとを具備し、
前記p型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に第1の金属の炭化物を有し、前記n型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に、前記第1の金属のホウ化物を有することを特徴とする半導体装置。
【請求項3】
前記第1の金属は、モリブデンであることを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記半導体基板に形成された前記ソース/ドレイン領域は、高濃度不純物拡散領域であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
【請求項5】
前記p型MISトランジスタにおける前記ゲート電極および前記n型MISトランジスタにおける前記ゲート電極は、いずれも上部にクロムボライド層を有することを特徴とする請求項4に記載の半導体装置。
【請求項6】
p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記絶縁膜上に、金属膜を形成する工程、
前記p型不純物領域における前記金属膜の上に、ホウ素源膜を選択的に形成する工程、
前記ホウ素源膜が形成された前記半導体基板を熱処理して、前記p型不純物領域における前記金属膜を前記絶縁膜との界面までホウ素化し、金属ホウ化物膜を選択的に形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程
を具備することを特徴とする半導体装置の製造方法。
【請求項7】
p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記絶縁膜上に、金属ホウ化物膜を形成する工程、
前記n型不純物領域における前記金属ホウ化物膜の上に、ホウ素吸収膜を選択的に形成する工程、
前記ホウ素吸収膜が形成された前記半導体基板を熱処理して、前記n型不純物領域における前記金属ホウ化物膜からホウ素を拡散させて、前記絶縁膜に接して金属膜を選択的に形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程
を具備することを特徴とする半導体装置の製造方法。
【請求項8】
p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記絶縁膜上に、金属膜を形成する工程、
前記p型不純物領域における前記金属膜に選択的にホウ素をイオン注入して、金属ホウ化物膜を形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程
を具備することを特徴とする半導体装置の製造方法。
【請求項9】
p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記p型不純物領域における前記絶縁膜にホウ素を吸着させて、選択的にボロン層を形成する工程、
前記ボロン層および前記絶縁膜の上に金属膜を形成する工程、
前記金属膜が形成された前記半導体基板を熱処理して、前記ボロン層から前記金属膜にホウ素を拡散させて、前記絶縁膜に接して金属ホウ化物膜を前記p型不純物領域に選択的に形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程
を具備することを特徴とする半導体装置の製造方法。
【請求項10】
前記ゲート電極の側面に前記側壁絶縁膜を形成する工程の前に、前記ゲート電極をマスクとして用いて前記半導体基板に不純物を注入し、高濃度不純物領域を形成する工程をさらに具備することを特徴とする請求項6乃至9のいずれか1項に記載の半導体装置の製造方法。
【請求項1】
素子分離領域を有する半導体基板と、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するp型MISトランジスタと、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するn型MISトランジスタとを具備し、
前記p型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に第1の金属を有し、前記n型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に、前記第1の金属のホウ化物を有することを特徴とする半導体装置。
【請求項2】
素子分離領域を有する半導体基板と、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するp型MISトランジスタと、
前記半導体基板に形成されたソース/ドレイン領域、前記半導体基板上に形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成されたゲート電極を有するn型MISトランジスタとを具備し、
前記p型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に第1の金属の炭化物を有し、前記n型MISトランジスタにおける前記ゲート電極は、少なくとも前記ゲート絶縁膜との界面に、前記第1の金属のホウ化物を有することを特徴とする半導体装置。
【請求項3】
前記第1の金属は、モリブデンであることを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記半導体基板に形成された前記ソース/ドレイン領域は、高濃度不純物拡散領域であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
【請求項5】
前記p型MISトランジスタにおける前記ゲート電極および前記n型MISトランジスタにおける前記ゲート電極は、いずれも上部にクロムボライド層を有することを特徴とする請求項4に記載の半導体装置。
【請求項6】
p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記絶縁膜上に、金属膜を形成する工程、
前記p型不純物領域における前記金属膜の上に、ホウ素源膜を選択的に形成する工程、
前記ホウ素源膜が形成された前記半導体基板を熱処理して、前記p型不純物領域における前記金属膜を前記絶縁膜との界面までホウ素化し、金属ホウ化物膜を選択的に形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程
を具備することを特徴とする半導体装置の製造方法。
【請求項7】
p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記絶縁膜上に、金属ホウ化物膜を形成する工程、
前記n型不純物領域における前記金属ホウ化物膜の上に、ホウ素吸収膜を選択的に形成する工程、
前記ホウ素吸収膜が形成された前記半導体基板を熱処理して、前記n型不純物領域における前記金属ホウ化物膜からホウ素を拡散させて、前記絶縁膜に接して金属膜を選択的に形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程
を具備することを特徴とする半導体装置の製造方法。
【請求項8】
p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記絶縁膜上に、金属膜を形成する工程、
前記p型不純物領域における前記金属膜に選択的にホウ素をイオン注入して、金属ホウ化物膜を形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程
を具備することを特徴とする半導体装置の製造方法。
【請求項9】
p型不純物領域およびn型不純物領域が分離形成された半導体基板上に、絶縁膜を形成する工程、
前記p型不純物領域における前記絶縁膜にホウ素を吸着させて、選択的にボロン層を形成する工程、
前記ボロン層および前記絶縁膜の上に金属膜を形成する工程、
前記金属膜が形成された前記半導体基板を熱処理して、前記ボロン層から前記金属膜にホウ素を拡散させて、前記絶縁膜に接して金属ホウ化物膜を前記p型不純物領域に選択的に形成する工程、
前記金属ホウ化物膜を加工して、前記p型不純物領域にn型MISトランジスタのゲート電極を形成する工程、
前記金属膜を加工して、前記n型不純物領域にp型MISトランジスタのゲート電極を形成する工程、および
前記ゲート電極の側面に側壁絶縁膜を形成する工程
を具備することを特徴とする半導体装置の製造方法。
【請求項10】
前記ゲート電極の側面に前記側壁絶縁膜を形成する工程の前に、前記ゲート電極をマスクとして用いて前記半導体基板に不純物を注入し、高濃度不純物領域を形成する工程をさらに具備することを特徴とする請求項6乃至9のいずれか1項に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【公開番号】特開2006−60046(P2006−60046A)
【公開日】平成18年3月2日(2006.3.2)
【国際特許分類】
【出願番号】特願2004−240847(P2004−240847)
【出願日】平成16年8月20日(2004.8.20)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成18年3月2日(2006.3.2)
【国際特許分類】
【出願日】平成16年8月20日(2004.8.20)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]