説明

株式会社フジクラにより出願された特許

3,001 - 3,010 / 4,463


【課題】 粘着部材製品の複数の第2合紙を一括して短時間で両面粘着部品から剥離する。
【解決手段】 粘着部材製品1は、第1合紙5上に複数の両面粘着部品3を貼り付けると共に複数の各両面粘着部品3の表面に第2合紙7がそれぞれ個別に貼り付けられて構成している。両面粘着部品とほぼ同じ厚さを有し、かつ複数の両面粘着部品を挿入可能な抜き穴部21を有する剥がし用プレート19を、粘着部材製品の第1合紙上に載置して、複数の両面粘着部品上に貼り付けられた第2合紙を抜き穴部から剥がし用プレートの表面より上方へ突出せしめた後、剥がし用具25を剥がし用プレートの表面上に沿って相対的に走行せしめることにより、この剥がし用具で剥がし用プレートの表面より上方へ突出した各第2合紙を両面粘着部品から一括して剥離することを特徴とする。 (もっと読む)


【課題】電線を屈曲自在に支持しつつ容易に組立や分解ができ、効果的にコストの削減を図る。
【解決手段】給電機構1は、車体2とスライドドア3との間に電力を供給し、一端が車体2に固定されると共に他端がスライドドア3に固定され、且つこれらの中間部が屈曲可能な状態で両者間に配されるワイヤハーネス10を備える。ワイヤハーネス10は、可撓性を有する少なくとも一つの電線からなるメインハーネス11と、メインハーネス11の外周側を覆う可撓性のチューブ12と、チューブ12の外周側に配設されこれらメインハーネス11及びチューブ12を車体2及びスライドドア3間で支持するコイルスプリング13とを備える。コイルスプリング13は、ワイヤハーネス10の一端から他端にかけてチューブ12の外周側に巻回されて配設され中間部における少なくとも一箇所でその巻回方向が異なるように配設される。 (もっと読む)


【課題】メカニカルクランプ方式を用いたドライプロセスにおいて、被処理体をなす基板上の外周域までプラズマを用いた処理を施すことが可能な基板ホルダーを提供する。
【解決手段】本発明の基板ホルダー1は、ドライプロセス装置内に配置され、プラズマを用いた処理が施される基板を支持する基板ホルダーであって、基板2の処理面2aが露呈するように、該基板を収容する部位(収容部)10を備えた第一部材11、及び基板の非処理面2bとともに第一部材を固定する粘着部13を備えた第二部材12からなることを特徴とする。この基板ホルダー1は、処理装置内のステージ3上に配置され、メカニカルクランプ4によって第一部材11を押さえ込むことにより、第一部材と一体的に固定された基板を支持するものである。 (もっと読む)


【課題】煩雑な作業を要すること無く容易に、実装精度を向上させて、歩留まり良くコストを低減して実装可能であると共に、屈曲やひねりに対する優れた耐久性と、85℃程度の耐熱性とを兼ね備える光配線を含む構成とした光電気複合配線基板を提供する。
【解決手段】本発明の光電気複合配線基板1は、電気配線を備えた基材2、前記基材に実装された発光素子3(3a,3b,3c,3d)と受光素子4(4a,4b,4c,4d)から構成される、複数個の受発光ユニット、及び前記受発光ユニット毎に、前記発光素子と前記受光素子との間を接続する、それぞれの光配線5(5a,5b,5c,5d)を横並びにまとめて第一の被覆材により被覆した光配線テープ7、を具備してなることを特徴とする。 (もっと読む)


【課題】半導体からなる基板の切断面にチッピングなどの欠陥を生じさせること無く、かつ簡易な工程によって製造可能な半導体パッケージおよびその製造方法を提供する。
【解決手段】第1基板11の切断に適したチッピングを生じさせないブレードを用いて第1基板11の側面領域15aを形成した後、この第1基板11の側面領域15aよりも外側を通る、第2基板12が切断可能なブレードを用いて、接合部13から第2基板12までを切断する。これにより、第2基板12が切断可能なブレード、即ち、第1基板11に対してはチッピングが生じる虞のあるブレードは、第1基板11の側面領域15aには接触しないで接合部13から第2基板12までを切断することができる。よって、第1基板11の側面領域15aに、チッピングなどの微細な加工傷が殆ど無い半導体パッケージ10を得ることができる。 (もっと読む)


【課題】処理の信頼性が高く且つ処理時間が短い誤り訂正復号回路を提供する。
【解決手段】FEC入力位相制御回路130は、フレームからパリティを所定バイトずつ抽出して蓄積回路140に格納する。RS入力位相制御回路150は、信号T1,T2を同時受信したときは、遅延回路110が出力したフレームからデータを所定バイトずつ出力し、さらに対応するパリティを蓄積回路140から読み出して出力する。また、信号T2のみを受信したときはパディングを出力し、その後信号T1が受信されたときにデータおよびパリティの読み出し・出力を開始する。RSデコーダ161−0〜161−2は、データおよびパリティを用いて誤り訂正復号処理を行う。FEC出力位相制御回路170は、信号S0が受信フレームの正常を示すときはRSデコーダが訂正したデータを出力し且つ信号S0が異常を示すときはフレームデータをそのまま出力する。 (もっと読む)


【課題】基板面に対して略垂直な方向の磁界を検出する磁気センサに対して、バイアス磁界を効率的に印加することが可能な磁界印加手段を備えた磁気デバイスを提供する。
【解決手段】磁界印加手段15は、例えば基板11の一面11aに沿って平行に広がり、他面11bに形成されていればよい。こうした磁界印加手段15は、基板11の一面11aに形成された第一磁気センサ12に重なる位置に配され、基板11のZ軸方向(第一方向)に磁界を発生させる。これにより、第一磁気センサ12には、磁界印加手段15から基板11を介してZ軸方向に沿ったバイアス磁界Mが印加される。 (もっと読む)


【課題】部品点数を増やさず、簡単な作業で固定でき、固定の信頼性も向上させる。
【解決手段】ハウジングその他のフレキシブル配線板2を固定する側に本体部よりも大きい頭部3Aを備えた突起部3を形成し、フレキシブル配線板2に突起部3の頭部3Aよりも若干小さい大きさの開口4を形成し、この頭部3Aを開口4に挿入して反対側に位置させることによりフレキシブル配線板2を固定する構造において、開口4を形成した近傍のフレキシブル配線板2の導体パターン2B部分に半田盛りつけ部5を形成し、この半田盛りつけ部5の上に突起部3の頭部3Aが抜け出るように構成した。 (もっと読む)


【課題】配線基板(インタポーザ)を使用しないウェハレベルCSP(Chip Size/Scale Package)などの半導体パッケージにあっては、ウェハ上のメタルポストを端子として回路基板などに接続する際に、ポストに作用する応力によって、ポストに被覆されている導電層の剥離などを生じる可能があるため、これを確実に防止できる技術の開発が求められていた。
【解決手段】半導体パッケージ20は、ウェハ1上に設けられた電極2および絶縁層3と、電極2に接続された再配線層6と、これらを封止する封止樹脂層8と、半田バンプ11が形成されたポスト7とを有し、ポスト7は、絶縁層3上に形成された樹脂製突部4と、その側面4cおよび頂部4aの少なくとも一部を被覆し、これらを露出する開口部を有し、再配線層6と半田バンプ11とに接続された導電層160を有することを特徴とする。 (もっと読む)


【課題】 メッキラインで使用するメッキ治具内の電子回路基板のメッキ厚をほぼ均一にし、メッキ不良品の製造を防止する。
【解決手段】 メッキすべき電子回路基板をメッキ治具23に取り付けて保持し、前記メッキ治具23をメッキラインのメッキ治具搬送装置21へ取り付けた後、このメッキラインにて前記メッキ治具23内の電子回路基板の抵抗値を測定し、この測定された測定値が予め設定された抵抗設定値以下のときはメッキ処理を行い、一方、前記測定値が前記抵抗設定値より大きいときは前記メッキ治具23をメッキラインから除外することを特徴とする。 (もっと読む)


3,001 - 3,010 / 4,463