【課題】半導体集積回路に設けられた任意の機能ブロックに電源を供給する電源スイッチのテストを高速化する。
【解決手段】電源スイッチの構成として、電源供給レールおよび機能ブロックの間に直列に接続された２つのトランジスタを用いる。これら２つのトランジスタの導通状態は、独立して制御可能とする。２つのトランジスタの間の接点に観測ノードを設ける。電源スイッチのテストの結果を検出するための観測ノードにおける容量を小さくすることで、観測ノードにおける電圧変化が安定するまでの時間を短縮することが可能となる。 （もっと読む）

【課題】保護回路の数が少ない半導体装置を提供する。
【解決手段】この半導体装置では、電源線ＶＬ１に保護回路４を接続し、電源線ＶＬ１，ＶＬ２の長さ方向に複数のダイオード対回路６を分散配置し、保護回路４から遠ざかるに従ってダイオード対回路６の密度を高める。各ダイオード対回路６は、電源線ＶＬ１，ＶＬ２間に互いに逆並列に接続された２つのダイオードＤ１，Ｄ２を含む。したがって、電源線ＶＬ１，ＶＬ２で保護回路４を共用するので、保護回路４の数が少なくて済む。 （もっと読む）

【課題】小さな回路規模により広帯域のクロック信号に対応できるクロックバッファ回路を提供すること。
【解決手段】本発明の一態様であるクロックバッファ回路１００は、ドライバ部１１及びＬＣタンク部２１を有する。ドライバ部１１は、クロック入力ＩＮ及びＩＮＢからの入力クロック信号の少なくとも正転出力を、それぞれクロック出力ＯＵＴ及びＯＵＴＢへ出力する。ＬＣタンク部は、ドライバ部１１とクロック出力ＯＵＴ及びＯＵＴＢとの間に配置される。ドライバ部１１は、入力クロック信号の周波数に対応した制御信号に応じて、ドライバ部１１の入力と出力とを短絡させるスイッチＳＷ１及びＳＷ２を有する。 （もっと読む）

【課題】バッファの数を増加させることなく半導体集積回路のピーク電力を削減可能な半導体集積回路の設計方法を提供することである。
【解決手段】本発明にかかる半導体集積回路の設計方法は、配置領域を複数の領域に分割し、複数の領域に配置されている各クロック素子間の遅延余裕度の初期値を計算し、領域毎に相対遅延目標値を設定し、領域毎に設定されている相対遅延目標値に近くなるように、各クロック素子に相対遅延値を割り当て、各クロック素子の位置と各クロック素子に割り当てられた相対遅延値とに基づきクロック素子を含むクラスタを生成し、クラスタ毎にバッファを挿入し、クラスタに含まれるクロック素子に割り当てられた相対遅延値に基づく値をバッファに割り当て、バッファに割り当てられた相対遅延値に基づく値を満たすようにバッファの配線を実施する。 （もっと読む）

【課題】スキャンＦ／Ｆの遷移する回数を抑えて消費電力を削減することができるスキャンチェーン回路及びスキャンチェーン構築方法を提供すること
【解決手段】本発明にかかるスキャンチェーン回路は、複数のフリップフロップ２１〜２６を有し、複数のフリップフロップ２１〜２６のうち、それぞれのフリップフロップが保持しているデータを先頭方向から後尾方向に対してシフトするスキャンチェーン回路であって、複数のフリップフロップ２１〜２６は、スキャンチェーン回路の先頭方向から後尾方向に対して、保持しているデータの遷移回数が少ない方から昇順となるように配置されるものである。 （もっと読む）

【課題】誘電率の上昇を抑制しつつも多孔質層の表面を改質できる半導体装置の製造方法および多孔質層の改質方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０２上に、表面にＳｉＨ基を有する多孔質絶縁層１１４を形成する工程と、ＳｉＨ基をＳｉＯＨ基に酸化させ、かつ多孔質絶縁層１１４のＳｉ原子と結合を形成しない改質物質を含む液体を多孔質絶縁層１１４の表面に接触させる工程と、を含む （もっと読む）

【課題】複数の電源電圧条件に対して電流制限特性が追従し、負荷特性に適した電流制限を行なう負荷駆動回路を提供する。
【解決手段】図１に示す負荷駆動回路は、電源及び負荷に接続された出力ＭＯＳトランジスタと、出力ＭＯＳトランジスタの出力電圧に応じて、出力ＭＯＳトランジスタに流れる出力電流を複数段階の制限電流に制限すると共に、制限電流が切り替わる際の出力電圧を電源電圧の変化に基づいて切り替える電流制限値切り替え回路と、を備える。その結果、段階的に電流制限を行い、過剰な電流制限となることを妨げ、負荷条件の拡大を図る。さらに、電流制限値の切り替えを電源電圧に対応させて行なうため、当初の電源電圧条件とはことなる電源電圧で使用したとしても、電流制限特性が電源電圧の変動に追従し、全体として負荷特性に適した電流制限を行なうことができる。 （もっと読む）

【課題】従来の動作合成装置では、ステートリテンション動作に対応する半導体装置を作成することが困難であった。
【解決手段】本発明の動作合成装置は、動作記述による動作を実現するデータフローグラフと、データフローグラフにより定義される演算を実現する演算器及びレジスタを決定して演算器及びレジスタによるデータパスグラフと、データフローグラフに基づく処理順序を制御する制御回路と、を生成し、データパスグラフと制御回路とを含むＲＴＬ記述を生成する動作合成部１０と、動作記述に含まれる処理属性情報によりステートリテンション動作に必要な被制御変数を特定し、データパスグラフのレジスタに関する情報に基づき被制御変数に対応するリテンションレジスタを特定し、リテンションレジスタを含む電力仕様記述を生成する電力仕様記述抽出部２０と、を有する。 （もっと読む）

【課題】半導体集積回路装置の電気的テストにおいて、テストヘッド内の電源からプローブ等に至る比較的長い経路を介して供給される電源電圧の変動を防止するために、通常、テストボード上等に、電界コンデンサ等の大容量のバイパスコンデンサを設置している。しかし、大容量のバイパスコンデンサで吸収できる変動は、せいぜい数十ナノ秒程度の比較的短時間の変動のみであり、１００ナノ秒を超えるような比較的長時間の変動には対応できない。
【解決手段】本願発明は、半導体集積回路装置の製造工程中において、半導体集積回路装置の電気的テストを実行するに当たり、電源電圧をテストボード上に設けられた電池から供給するものである。 （もっと読む）

【課題】ＳｉＣベースのＭＩＳＦＥＴ製造プロセスにおいては、不純物導入後に非常に高温の活性化アニールが必要となるため、シリコンベースのＭＩＳＦＥＴ製造プロセスのような自己整合プロセスの多用が困難である結果、デバイスの特性を制御するために高精度の合わせ技術が不可欠であるという問題がある。
【解決手段】本願発明は、シリコンカーバイド系半導体基板を用いたＳｉＣベースの縦型パワーＭＩＳＦＥＴ等の半導体装置の製造方法において、チャネル領域、ソース領域、およびゲート構造を相互に自己整合的に形成するものである。 （もっと読む）