【課題】光ディスクの物理ヘッダの領域を判定する処理の誤りを抑制するヘッダ領域判定回路を提供する。
【解決手段】ヘッダ領域判定回路は、光ディスク１から受光した受光量の差に比例する差信号を検出する差信号検出部４、通過帯域制御信号に応じて複数の遮断周波数を切り替え、差信号から低周波数成分を除去した差信号ＨＰＦ出力を生成する高域通過フィルタ６、差信号ＨＰＦ出力をパルス化した整形信号を生成する波形整形部７、及び、整形信号が示すパルスの持続時間を計測して、物理ヘッダ領域を検出し、物理ヘッダ領域の検出結果に基づいて、物理ヘッダ領域が溝部と溝間部とのいずれかであるかを判定したグルーブ検出信号と、物理ヘッダ領域の少なくとも一部分に対応する差信号に対して、高域通過フィルタ６の遮断周波数を引き下げるように制御する通過帯域制御信号とを生成する物理ヘッダ検出シーケンサ８を備える。 （もっと読む）

【課題】無線ネットワーク環境にＲＦＩＤ技術を利用したシステムを導入する際のコストを低減することが可能な無線通信システムを提供することである。
【解決手段】本発明にかかる無線通信システムは、データＡを互いに送受信可能な第１の無線機器１０および第２の無線機器２０と、第１の無線機器１０から出力された第２のデータＢを受信可能な第３の無線機器３０と、を備える。第１の無線機器１０は、データＡに応じて所定の変調方式で変調された第１の電波４２、４３を用いてデータＡを第２の無線機器２０に送信すると共に、データＢに応じて第１の電波４２、４３を強度変調することでデータＢを第３の無線機器３０に送信する。 （もっと読む）

【課題】読出速度が速い半導体記憶装置を提供する。
【解決手段】フラッシュメモリ３は、選択ビット線ＢＬをプリチャージするプリチャージ回路４５と、定電流源５０と、電流検知型のセンスアンプ２３と、選択ビット線ＢＬがメモリアレイＭＡ２に属する場合は、選択ビット線ＢＬおよび定電流源５０をそれぞれセンスアンプ２３の入力ノードＬＢＴ，ＬＢＢに接続し、選択ビット線ＢＬがメモリアレイＭＡ３に属する場合は、選択ビット線ＢＬおよび定電流源５０を入力ノードＬＢＢ，ＬＢＴに接続する切換回路ＳＷＴ２，ＳＷＢ２，ＳＷとを含む。したがって、ビット線ＢＬのプリチャージとデータ読出を並列に実行できる。 （もっと読む）

【課題】低損失で差動信号を伝送することができるリドライバＩＣ、半導体装置、及びその製造方法を提供する。
【解決手段】本実施の形態に係る半導体装置は、差動信号が伝送される差動配線が形成された配線基板１０と、配線基板１０に搭載され、外部機器に対して差動信号を送受信するコネクタ１１と、配線基板１０に搭載され、コネクタ１１から受信した差動信号を中継する受信系のリドライバＩＣ２１と、受信系のリドライバＩＣ２１と離間した位置において配線基板１０に搭載され、コネクタ１１に送信する差動信号を中継する送信系のリドライバＩＣ２０と、を備えるものである。 （もっと読む）

【課題】本発明の課題は、組み込みシステムのアーキテクチャに左右されることなく、ＤＶＦＳの実行に必要なサイクル数を容易に取得することである。
【解決手段】ファームウェア（２１）は、サイクル数概算ルーチン（２１３）と、動作電圧・周波数算出ルーチン（２１３）とを有する。サイクル数概算ルーチンは、サイクル数概算関数を備える。サイクル数概算関数は、ユーザ回路（６）の処理内容を決定づける属性パラメータの入力でタスクのサイクル数を概算する。動作電圧・周波数算出ルーチンは、サイクル数概算ルーチンの実行によって得られたサイクル数に基づいて、ユーザ回路（６）の目標動作電圧・周波数を算出する。 （もっと読む）

【課題】回路規模を削減することが可能な基準電圧変換回路を提供する。
【解決手段】基準電圧変換回路１００は、ＶＤＤとＧＮＤとの間に接続され、伝送路を介して入力される差動入力信号ＲＸＰ／ＲＸＮの基準電圧を変換した差動出力信号ＯＵＴＰ／ＯＵＴＮを出力する変換部１０１と、ＶＤＤまたはＧＮＤと変換部１０１との間に接続され、差動入力信号ＲＸＰ／ＲＸＮの伝送路により減衰した周波数成分を補正するイコライザ部１０２と、を備えるものである。 （もっと読む）

【課題】マウスの傾斜に基づいてウィンドウを制御することが可能なウィンドウ制御プログラムを提供する。
【解決手段】本発明の一形態に係るウィンドウ制御プログラムは、コンピュータに、マウス２１に設けられた傾斜検出部２１ａの出力に基づいて、マウス２１の傾斜角度を算出する処理と、マウス２１に設けられた傾斜検出部２１ａの出力に基づいて、マウス２１が傾斜している時間を算出する処理と、マウス２１の傾斜角度及びマウス２１が傾斜している時間に基づいて、画面に表示するウィンドウを制御する処理と、を実行させる。 （もっと読む）

【課題】容量素子上の配線層の設計自由度に優れた半導体装置を提供する。
【解決手段】半導体装置は、基板、層間絶縁層、第１トランジスタ、多層配線層、容量素子、金属配線、及び第１コンタクトを備える。基板１上には、層間絶縁層４、５が設けられている。第１トランジスタ３ａは、半導体基板１に設けられており、層間絶縁層内に埋め込されている。第１トランジスタは、少なくともゲート電極３２及び拡散層を有する。層間絶縁層上には、多層配線層が設けられている。容量素子１９は、多層配線層内に設けられている。金属配線（ゲート裏打ち配線）３０は、ゲート電極３２の上面と接しており、層間絶縁層４内に埋設されている。第１コンタクト１０ａは、第１トランジスタ３ａの拡散層に接続しており、層間絶縁層４内に埋設される。金属配線（ゲート裏打ち配線）３０は、第１コンタクト１０ａと同じ材料で構成されている。 （もっと読む）

【課題】入力電圧を昇圧した出力電圧を精度良く生成することが可能なＤＣＤＣコンバータを提供すること。
【解決手段】本発明にかかるＤＣＤＣコンバータ１００は、入力電圧Ｖｉｎを昇圧した出力電圧Ｖｏｕｔを生成するＤＣＤＣコンバータであって、発振信号Ｖｏｓｃ１を出力する発振回路１と、発振信号Ｖｏｓｃ１よりも高い発振周波数の発振信号Ｖｏｓｃ２を出力する発振回路２と、出力電圧Ｖｏｕｔの電圧レベルに基づいて、発振信号Ｖｏｓｃ１，Ｖｏｓｃ２のうち何れかを選択し出力する選択回路３と、選択回路３によって選択された発振信号のデューティ比に応じた電圧レベルまで入力電圧Ｖｉｎを昇圧し、出力電圧Ｖｏｕｔとして生成する電圧変換部と、を備える。 （もっと読む）

【課題】静的タイミング解析ツールの処理結果に対する後処理時間を短くすること。
【解決手段】本発明にかかる遅延ライブラリの生成方法は、入力クロック信号を内部で分周するマクロの遅延ライブラリの生成方法であって、マクロの設計情報に基づいて、入力クロック信号を内部で分周する分周回路を抽出するステップと、抽出された分周回路が静的タイミング解析においてクロックラインの一部とみなされるように設計情報を修正する修正ステップと、修正された設計情報を用いて遅延ライブラリを生成する生成ステップと、を有する。 （もっと読む）