【課題】測定値のヒストグラムにおいて、複数の主分布を含む場合であっても、主分布から外れた特異値を示す半導体装置を特定できる半導体装置のスクリーニング装置が、望まれる。
【解決手段】半導体装置のスクリーニング装置は、半導体装置の特性に関する測定結果から構成される測定値集合を、所定の規則に基づき分割することで、複数の測定値部分集合を生成するデータ分割部と、複数の測定値部分集合それぞれに含まれる測定結果の評価基準となる第１の評価値を算出する第１の評価値算出部と、第１の評価値に基づいて、複数の測定値部分集合それぞれに含まれる測定結果を変換するデータ変換部と、データ変換部が変換した後の測定結果の評価基準となる第２の評価値を算出する第２の評価値算出部と、第２の評価値に基づいて、測定対象である半導体装置の良否を判定する判定部と、を備えている。 （もっと読む）

【課題】出力電圧における温度補償をする際の抵抗のばらつきの影響を低減する。
【解決手段】基準電圧（Ｖｒｅｆ）を生成して出力端から出力するバンドギャップリファレンス回路（１）と、基準電圧の分割電圧（ノードＡの電圧）とダイオード（３６）の順方向電圧との差電圧に応じて差電圧を電流に変換する電圧電流変換回路（３に相当）と、を備え、電圧電流変換回路は、変換された電流（１９）を出力端にフィードバックする。 （もっと読む）

【課題】直流電源配線に電流が流れたか否かを検出可能な回路を備えた半導体装置を提供する。
【解決手段】半導体装置において、駆動回路ＢＬＤＵ，ＢＬＤＤ，ＢＬＢＤＵ，ＢＬＢＤＤは、電流磁界またはスピン注入によってトンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢを第１の磁化状態に初期設定するために、制御信号線ＢＬ，ＢＬＢに直流電流を流す。電源配線ＤＬは、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢに近接して設けられる。ここで、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢは、電源配線ＤＬに直流電流が流れるときに生じる電流磁界によって第２の磁化状態に変化する。センスアンプ１０は、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢが第１の磁化状態から第２の磁化状態に変化したか否かを判定するために、制御信号線ＢＬ，ＢＬＢを介してトンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢに流れる電流を検出する。 （もっと読む）

【課題】半導体装置の入出力クロックスキューを抑制する。
【解決手段】Ｉ／Ｏ電圧電源で駆動される第１のバッファ１及び第２のバッファ８と、Ｉ／Ｏ電圧電源の電圧レベルを示す電圧判定信号を生成する電圧判定部５と、第１のバッファ１を介して入力された入力クロック信号に基づいて出力クロック信号の位相を調整して第２のバッファへ出力するエコークロック生成部７と、電圧判定信号と位相の調整量との関係を選択するモード情報を記憶する記憶部６と、を有し、エコークロック生成部７は、電圧判定信号とモード情報とに基づいて出力クロック信号の位相の調整量を決定する。 （もっと読む）

【課題】完成した半導体装置のエージング処理の一つとして、高温環境下で被処理デバイスに電流および電圧を印加するバーンイン工程がある。その際、バーンインボードの電源電位あるいは基準電位の強化等のために、信号配線をできるだけ、バーンインボードに形成された複数の配線層のうちの内層に配線し、最表層に電源電位用または基準電位用の配線として敷き詰め導体パターンを設けることが行われている。しかし、金属配線と、この配線上に形成される絶縁性の保護膜との密着性は低いため、熱サイクルを繰り返すことで、この保護膜が剥離することが明らかとなった。
【解決手段】本願発明は、製造工程途中における半導体装置にバーンイン処理を施すに当たり、バーンインボードの本体を構成する有機系多層配線基板の表面と裏面の内、少なくともソケットが設置されている部分の周辺のほぼ全域を微細開口が敷き詰められた電源−接地配線を設けるものである。 （もっと読む）

【課題】異種のリードフレームに対応するために搬送レールやフレーム搬入機構などを交換したような場合でも、搬送レールの位置を微調整する必要がないフレーム搬送装置を提供する。
【解決手段】フレーム搬入機構１３０が搬送方向に移動してリードフレーム２００をフレームマガジン１１０から搬送レール１２０まで搬送するとき、搬入補正部材１３２がフレーム保持凹部１２１と係合して移動することで、搬送レール１２０を適正位置に配置することができる。 （もっと読む）

【課題】ＩＲドロップの制約を満たしつつチップレイアウトを小型化できる半導体装置の設計方法、半導体装置の設計プログラム、半導体装置の設計装置を提供すること。
【解決手段】本発明の一態様である半導体装置の設計方法は、複数の電源用パッド及び信号用パッドを、半導体チップ上のチップコアの周囲に配置する。そして、複数の電源用パッド及び信号用パッドの数から決まるチップサイズＳ_ｐと、チップコアの大きさから決まるチップサイズＳ_ｃと、を比較する。その後、Ｓ_ｐ≧Ｓ_ｃであれば、ＩＲドロップが制約値を満たす限り、配置した複数の電源用パッドのうちの１又は２以上の電源用パッドを削除する。 （もっと読む）

【課題】過熱検出回路の検出温度がばらつくことを抑制する。
【解決手段】コンパレータ１７０には、第１抵抗１１０と第１定電流源１２０の間の電圧Ａと、ダイオード１３０と第２定電流源１４０の間の電圧Ｂが入力される。第１リーク電流源１５０は、ドレインが第１抵抗１１０と第１定電流源１２０の間に接続されており、ソース及びゲート電極が第１定電流源１２０と第２配線１０４の間に接続されている。第２リーク電流源１６０は、ドレインが第１配線１０２とダイオード１３０の間に接続されており、ソース及びゲート電極がダイオード１３０と第２定電流源１４０の間に接続されている。 （もっと読む）

【課題】容量素子を有する半導体装置の性能を向上させる。
【解決手段】ＭＩＳＦＥＴ形成領域Ａ１の配線Ｍ１Ａと配線Ｍ２Ａとの間に位置する層間絶縁膜ＩＬ２Ａと、キャパシタ形成領域Ｂ１の導電膜Ｍ１Ｂと導電膜Ｍ２Ｂとの間に位置する層間絶縁膜ＩＬ２Ｂについて、層間絶縁膜ＩＬ２Ｂを、層間絶縁膜ＩＬ２Ａより誘電率の大きい膜[ε（ＩＬ２Ａ）＜ε（ＩＬ２Ｂ）]とする。また、導電膜Ｍ１Ｂと導電膜Ｍ２Ｂとは、層間絶縁膜ＩＬ２Ｂを介して対向し、導電膜Ｍ１Ｂには第１電位が印加され、導電膜Ｍ２Ｂには第１電位とは異なる第２電位が印加される。このように、縦方向に容量（Ｃｖ）を形成することで、耐圧劣化の問題を回避し、容量を構成する導電膜Ｍ１ＢとＭ２Ｂ間に高誘電率の絶縁膜を用いることで、容量を大きくする。 （もっと読む）

【課題】半導体パッケージの側面に付着する切断屑を、個片化した後に除去することによって、切断屑の残留を抑制する
【解決手段】本実施形態に係る半導体装置の製造装置は、互いに繋がっている半導体パッケージ１を供給する供給部１０と、互いに繋がっている半導体パッケージ１を個片化する切断部と、個片化された半導体パッケージ２の側面に付着した切断屑１００および２００を除去する除去部３００と、を有している。除去部３００は、個片化された半導体パッケージ２を搬送する第１の搬送経路３０と、第１の搬送経路３０の両側にそれぞれ設けられた第１のブラシ５０と、第１の搬送経路３０を通過した半導体パッケージ２を上から見て９０度回転させた状態で搬送する第２の搬送経路４０と、第２の搬送経路４０の両側にそれぞれ設けられた第２のブラシ６０と、を含んでいる。 （もっと読む）