【課題】バラスト抵抗の幅を広げることなく、バラスト抵抗の許容電流量を大きくする
【解決手段】バラスト抵抗２００を構成する抵抗２１０の少なくとも一つは、第１抵抗２１２及び第２抵抗２１４を有している。第１抵抗２１２は、保護素子１００内で電流が流れる方向である第１の方向（図１ではＸ方向）に延伸している。第２抵抗２１４は、第１抵抗２１２に並列に接続され、第１の方向に延伸している。そして第２抵抗２１４は、第１抵抗２１２と同一直線上に位置している。 （もっと読む）

【課題】複数箇所のタイミング違反検出を、小規模な回路構成で実現する。
【解決手段】選択信号に基づいて、複数の信号からいずれか１つを選択する第１のセレクタと、上記選択信号に基づいて、ラッチされた複数の信号からいずれか１つを選択する第２のセレクタと、クロック信号ＣＬＫを所定時間遅延する遅延回路と、遅延回路により遅延したクロック信号に同期して、第１のセレクタの出力をラッチするタイミング違反検出用フリップフロップ回路と、タイミング違反検出用フリップフロップ回路の出力と第２のセレクタの出力とを比較する比較回路とを、備える。複数の信号に対し、個別に回路を設けることなく、１つのタイミング違反検出回路で構成することができる。 （もっと読む）

【課題】従来よりも高精度かつ高速の変換が可能なカラムＡＤＣを内蔵した固体撮像装置を提供する。
【解決手段】固体撮像装置２００において、各変換部１２は、対応の垂直読出線９を介して出力された各画素の信号を第１〜第Ｎ（Ｎは３以上の整数）の変換ステージを順に実行することによってデジタル値に変換する。第１〜第Ｎ−１の変換ステージでは、各変換部１２は、画素の信号を保持する保持ノードＮＤ１の電圧を所定の電圧ステップずつ変化させながら参照電圧と比較することによって、デジタル値の最上位ビットを含む上位の複数ビットの値を決定する。第Ｎの変換ステージでは、各変換部１２は、第Ｎ−１の変換ステージにおける電圧ステップの範囲またはそれを超える範囲で、保持ノードＮＤ１の電圧を連続的に変化させながら参照電圧と比較することによって、残りの最下位ビットまでの値を決定する。 （もっと読む）

【課題】クロックツリーにおけるクロックスキューの調整において、精度の確保とデューティ保持とを両立させる。
【解決手段】レイアウト装置（１０）において、ＭＯＳトランジスタ１段で形成された第１セルと、ＭＯＳトランジスタ複数段で形成された第２セルとがライブラリ化されたテーブルを設ける。また、上記レイアウト装置には、上記第１セルと上記第２セルとの組み合わせによるコンビネーションチェーンを上記クロックツリーに挿入することで、上記クロックツリーにおける異なるクロック系統間のクロックスキューを調整可能な演算処理部（１２）を設ける。上記コンビネーションチェーンによってクロックスキューの調整を行うことで、個々の第１セルでの遅延誤差が伝播されるのを抑制し、遅延計算における遅延誤差の低減を図る。また、第１セルはＭＯＳトランジスタ１段で形成され、そこで論理反転されるため、デューティ保持の観点で有利とされる。 （もっと読む）

【課題】配線基板上にメモリチップとコントローラチップとを積層したパッケージ構造を備えた半導体装置において、メモリチップとコントローラチップを接続する配線の自由度を向上させる。
【解決手段】メモリカード１Ａは、配線基板２とその主面上に積層された４枚のメモリチップＭ１〜Ｍ４と最上層のメモリチップＭ４の表面上に実装されたコントローラチップ３およびインターポーザ４とを備えている。メモリチップＭ１〜Ｍ４のそれぞれは、その長辺を配線基板２の長辺と同じ方向に向けた状態で配線基板２の表面上に積層されている。最下層のメモリチップＭ１は、配線基板２のパッド９と重ならないよう、メモリカード１Ａの先端部方向に所定距離ずらした状態で配線基板２上に実装されている。メモリチップＭ１上に積層された３枚のメモリチップＭ２〜Ｍ４は、パッド６が形成されている側の短辺がメモリカード１Ａの先端部に位置するように配置されている。 （もっと読む）

【課題】光ディスクの物理ヘッダの領域を判定する処理の誤りを抑制するヘッダ領域判定回路を提供する。
【解決手段】ヘッダ領域判定回路は、光ディスク１から受光した受光量の差に比例する差信号を検出する差信号検出部４、通過帯域制御信号に応じて複数の遮断周波数を切り替え、差信号から低周波数成分を除去した差信号ＨＰＦ出力を生成する高域通過フィルタ６、差信号ＨＰＦ出力をパルス化した整形信号を生成する波形整形部７、及び、整形信号が示すパルスの持続時間を計測して、物理ヘッダ領域を検出し、物理ヘッダ領域の検出結果に基づいて、物理ヘッダ領域が溝部と溝間部とのいずれかであるかを判定したグルーブ検出信号と、物理ヘッダ領域の少なくとも一部分に対応する差信号に対して、高域通過フィルタ６の遮断周波数を引き下げるように制御する通過帯域制御信号とを生成する物理ヘッダ検出シーケンサ８を備える。 （もっと読む）

【課題】半導体装置（不揮発性メモリを有する半導体装置）の特性を向上させる。
【解決手段】本発明の半導体装置は、制御ゲート電極ＣＧと半導体基板との間に形成された絶縁膜３と、メモリゲート電極ＭＧと半導体基板との間および制御ゲート電極ＣＧとメモリゲート電極ＭＧとの間に形成された絶縁膜５であって、その内部に電荷蓄積部を有する絶縁膜５と、を有する。この絶縁膜５は、第１膜５Ａと、第１膜５Ａ上に配置された電荷蓄積部となる第２膜５Ｎと、第２膜５Ｎ上に配置された第３膜５Ｂと、を有し、第３膜５Ｂは、制御ゲート電極ＣＧとメモリゲート電極ＭＧとの間に位置するサイドウォール膜５ｓと、メモリゲート電極ＭＧと半導体基板との間に位置するデポ膜５ｄとを有する。かかる構成によれば、絶縁膜５の角部における距離Ｄ１を大きくすることができ、電界集中を緩和できる。 （もっと読む）

【課題】外部記憶装置のデータ消去時間を短縮することができるデータ処理装置、そのデータ処理装置を備えた外部記憶装置及びデータ消去方法を提供すること
【解決手段】本発明にかかるＵＳＢ−ＳＡＴＡブリッジコントローラ１０は、パソコン１６からのデータをハードディスク１７に書き込むデータ処理装置である。ＵＳＢ−ＳＡＴＡブリッジコントローラ１０は、ＣＰＵ１２と、パソコン１６とハードディスク１７との間で伝送されるデータを一時保管するメモリ１３と、ＣＰＵ１２の制御に基づいてハードディスク１７のデータ消去用のデータを生成する擬似乱数生成器１８と、前記データ消去用のデータをバッファし、メモリ１３よりも小さな記憶容量を有するディスク消去用データ記憶部１９と、ハードディスク１７に、バッファされた前記データ消去用のデータをハードディスク１７のデータ消去完了まで順次書き込むＳＡＴＡホストコントローラ１５を備える。 （もっと読む）

【課題】特性の良好な半導体装置を製造する。
【解決手段】本発明は、ＭＩＳＦＥＴを有する半導体装置の製造方法であって、（ａ）半導体基板の上方に、シリコン膜と絶縁膜ＣＰとの積層膜を形成する工程と、（ｂ）積層膜をパターニングすることによりゲート電極ＧＥ１とその上部に配置された絶縁膜ＣＰとの積層体を形成する工程と、（ｃ）積層体の側壁にサイドウォール膜ＳＷを形成する工程と、（ｄ）絶縁膜ＣＰを除去する工程と、（ｅ）サイドウォール膜ＳＷおよびゲート電極ＧＥ１の合成体の両側の半導体基板中および前記ゲート電極ＧＥ１中にヒ素（Ａｓ）を注入する工程と、を有する。かかる製法によれば、ヒ素（Ａｓ）のイオン注入によるゲート電極ＧＥ１の体積膨張、特に、横方向への膨らみを低減することができ、ゲート電極とコンタクトプラグとの短絡を低減できる。 （もっと読む）

【課題】受信特性に悪影響を及ぼすことなく、受信動作中にバックグランドキャリブレーションを実施可能とする半導体装置を提供する。
【解決手段】受信動作中に、利得や受信チャンネルの切り替えに伴って無効な受信信号が発生するタイミングを検出して、このタイミングに合わせてバックグランドキャリブレーションを行う。このとき、受信信号はもともと無効なのでキャリブレーションに伴うさらなる受信精度の悪化は表面化しない。また、バックグランドキャリブレーションを一定の周期で行う際に発生する不要信号成分も、バックグランドキャリブレーションをランダムなタイミングで行えば発生しない。 （もっと読む）