【課題】隣接するＳＯＩ領域とバルクシリコン領域とが短絡することを防止する。
【解決手段】一つの活性領域内にＳＯＩ領域およびバルクシリコン領域が隣接する半導体装置において、それぞれの領域の境界にダミーゲート電極８を形成することにより、ＢＯＸ膜４上のＳＯＩ膜５の端部のひさし状の部分の下部の窪みにポリシリコン膜などの残渣が残ることを防ぐ。また、前記ダミーゲート電極８を形成することにより、それぞれの領域に形成されたシリサイド層１４同士が接触することを防ぐ。 （もっと読む）

【課題】低コストでマルチフェーズ電源を実現可能な電源装置を提供する。
【解決手段】例えば、複数の半導体デバイスＤＥＶ［１］〜ＤＥＶ［ｎ］のそれぞれが、トリガ入力端子ＴＲＧ＿ＩＮ、トリガ出力端子ＴＲＧ＿ＯＵＴ、およびＴＲＧ＿ＩＮから入力されたパルス信号を遅延させてＴＲＧ＿ＯＵＴに出力するタイマ回路ＴＭを備える。ＤＥＶ［１］〜ＤＥＶ［ｎ］は、自身のＴＲＧ＿ＩＮが自身以外の１個の半導体デバイスのＴＲＧ＿ＯＵＴに接続されることで、互いにリング状に接続される。ＤＥＶ［１］〜ＤＥＶ［ｎ］のそれぞれは、ＴＲＧ＿ＩＮからのパルス信号を起点としてスイッチング動作を行い、自身に対応するインダクタＬに電流を流す。また、ＤＥＶ［１］は、スタートトリガ端子ＳＴが例えば接地電圧ＧＮＤに設定されることで、起動時に一度だけ前述したパルス信号の生成を行う。 （もっと読む）

【課題】直接転送をする場合と直接転送をしない場合とが混在しても、ＭＥＭＣ設定等の追加の動作を行うことなく、１サイクル転送することを可能とする。
【解決手段】バス接続回路は、バスマスタ１０と複数のバススレーブ１２、１５とを接続する。バス接続回路は、ミラー領域アクセス検出回路１３と、処理回路２１、２２、１４とを具備する。ミラー領域アクセス検出回路１３は、バスマスタ１０が複数のバススレーブ１２、１５のうちの第１バススレーブ１２のミラー領域へアクセスすることを検出して、検出信号３５を出力する。処理回路２１、２２、１４は、検出結果３５に基づいて、当該検出結果３５に対応して予め設定されている処理を、アクセスの対象としての領域又はデータに対して実行する。 （もっと読む）

【課題】電界が局所的に集中することを抑制して、高耐圧化した半導体装置を提供する。
【解決手段】第１導電型の第１ドリフト領域１４０は、平面視でソース領域１１０から離間して設けられている。第１導電型の第２ドリフト領域１５０は、平面視で第１ドリフト領域１４０のうちソース領域１１０と反対側の領域に接している。第１導電型のドレイン領域１２０は、平面視で第１ドリフト領域１４０から離間しているとともに、平面視で第２ドリフト領域１５０のうち第１ドリフト領域１４０と反対側の領域に接している。チャネル領域１３０上には、ゲート絶縁層２００およびゲート電極４００が設けられている。第１フィールドプレート絶縁層３００は、半導体基板１００上に設けられ、少なくとも平面視で第１ドリフト領域１４０と第２ドリフト領域１５０の一部と重なるように設けられている。第１フィールドプレート電極４２０は、第１フィールドプレート絶縁層３００上に接している。 （もっと読む）

【課題】高電位信号を低電位信号に変換する入力回路であって、適切なターゲット反転電位で動作可能な入力回路を提供する。
【解決手段】入力回路は、高電源電位が入力される入力端子とグランド端子との間に接続された抵抗と、抵抗中の第１ノードに接続された第２ノードと、第２ノードと第３ノードとの間に接続されたインバータと、抵抗を通した入力端子とグランド端子との間の電気的接続をＯＮ／ＯＦＦ制御するスイッチと、を備える。ターゲット反転電位は、インバータの反転電位よりも高い。入力端子の電位がターゲット反転電位の場合、第２ノードの電位がその反転電位となる。第２ノードの電位が反転電位より低い場合、インバータは低電源電位を第３ノードに出力し、且つ、スイッチは上記の電気的接続をＯＮする。一方、第２ノードの電位が反転電位より高い場合、インバータはグランド電位を第３ノードに出力し、且つ、スイッチは上記の電気的接続をＯＦＦする。 （もっと読む）

【課題】半導体装置の信頼性を向上させることができる技術を提供する。特に、ゲート電極をメタル材料で構成する電界効果トランジスタを有する半導体装置において、安定した動作特性を得ることのできる技術を提供する。
【解決手段】レジストパターン１２をマスクとしたドライエッチングにより、ゲート電極１３ｎまたはゲート電極１３ｐを形成した後、酸素および水素を含むプラズマ雰囲気中においてアッシング処理を施すことにより、レジストパターン１２を除去し、ゲート電極１３ｎまたはゲート電極１３ｐの側面に付着した反応生成物１４を酸化する。その後、洗浄処理を施して、反応生成物１４を除去する。 （もっと読む）

【課題】配線基板上にメモリチップとコントローラチップとを積層したパッケージ構造を備えた半導体装置において、メモリチップとコントローラチップを接続する配線の自由度を向上させる。
【解決手段】メモリカード１Ａは、配線基板２とその主面上に積層された４枚のメモリチップＭ１〜Ｍ４と最上層のメモリチップＭ４の表面上に実装されたコントローラチップ３およびインターポーザ４とを備えている。メモリチップＭ１〜Ｍ４のそれぞれは、その長辺を配線基板２の長辺と同じ方向に向けた状態で配線基板２の表面上に積層されている。最下層のメモリチップＭ１は、配線基板２のパッド９と重ならないよう、メモリカード１Ａの先端部方向に所定距離ずらした状態で配線基板２上に実装されている。メモリチップＭ１上に積層された３枚のメモリチップＭ２〜Ｍ４は、パッド６が形成されている側の短辺がメモリカード１Ａの先端部に位置するように配置されている。 （もっと読む）

【課題】光ディスクの物理ヘッダの領域を判定する処理の誤りを抑制するヘッダ領域判定回路を提供する。
【解決手段】ヘッダ領域判定回路は、光ディスク１から受光した受光量の差に比例する差信号を検出する差信号検出部４、通過帯域制御信号に応じて複数の遮断周波数を切り替え、差信号から低周波数成分を除去した差信号ＨＰＦ出力を生成する高域通過フィルタ６、差信号ＨＰＦ出力をパルス化した整形信号を生成する波形整形部７、及び、整形信号が示すパルスの持続時間を計測して、物理ヘッダ領域を検出し、物理ヘッダ領域の検出結果に基づいて、物理ヘッダ領域が溝部と溝間部とのいずれかであるかを判定したグルーブ検出信号と、物理ヘッダ領域の少なくとも一部分に対応する差信号に対して、高域通過フィルタ６の遮断周波数を引き下げるように制御する通過帯域制御信号とを生成する物理ヘッダ検出シーケンサ８を備える。 （もっと読む）

【課題】半導体装置（不揮発性メモリを有する半導体装置）の特性を向上させる。
【解決手段】本発明の半導体装置は、制御ゲート電極ＣＧと半導体基板との間に形成された絶縁膜３と、メモリゲート電極ＭＧと半導体基板との間および制御ゲート電極ＣＧとメモリゲート電極ＭＧとの間に形成された絶縁膜５であって、その内部に電荷蓄積部を有する絶縁膜５と、を有する。この絶縁膜５は、第１膜５Ａと、第１膜５Ａ上に配置された電荷蓄積部となる第２膜５Ｎと、第２膜５Ｎ上に配置された第３膜５Ｂと、を有し、第３膜５Ｂは、制御ゲート電極ＣＧとメモリゲート電極ＭＧとの間に位置するサイドウォール膜５ｓと、メモリゲート電極ＭＧと半導体基板との間に位置するデポ膜５ｄとを有する。かかる構成によれば、絶縁膜５の角部における距離Ｄ１を大きくすることができ、電界集中を緩和できる。 （もっと読む）

【課題】外部記憶装置のデータ消去時間を短縮することができるデータ処理装置、そのデータ処理装置を備えた外部記憶装置及びデータ消去方法を提供すること
【解決手段】本発明にかかるＵＳＢ−ＳＡＴＡブリッジコントローラ１０は、パソコン１６からのデータをハードディスク１７に書き込むデータ処理装置である。ＵＳＢ−ＳＡＴＡブリッジコントローラ１０は、ＣＰＵ１２と、パソコン１６とハードディスク１７との間で伝送されるデータを一時保管するメモリ１３と、ＣＰＵ１２の制御に基づいてハードディスク１７のデータ消去用のデータを生成する擬似乱数生成器１８と、前記データ消去用のデータをバッファし、メモリ１３よりも小さな記憶容量を有するディスク消去用データ記憶部１９と、ハードディスク１７に、バッファされた前記データ消去用のデータをハードディスク１７のデータ消去完了まで順次書き込むＳＡＴＡホストコントローラ１５を備える。 （もっと読む）