【課題】従来の方法では、アナログ・デジタル混載ＬＳＩのレイアウトの処理時間及び面積効率が悪化する問題があった。
【解決手段】本発明の自動配置配線プログラムは、回路設計情報からモジュールを抽出する第１処理（Ｓ１０）と、モジュールに含まれる回路の属性を示すモジュール属性を設定する第２処理（Ｓ１１）と、面積値を一定として縦横の寸法が異なる複数のモジュール形状候補を生成する第３処理（Ｓ１２）と、上位モジュールの形状に適合するモジュール形状候補に対して回路素子を配置してレイアウトパターンを生成する第４処理（Ｓ１３）と、を有し、第３処理（Ｓ１３）では、第１回路属性のモジュールに対しては、行の高さ又は列の幅を縦横の寸法の変化単位とする複数のモジュール形状候補を生成し、第２回路属性のモジュールに対しては、縦横の寸法が連続的に変化する複数のモジュール形状候補を生成する。 （もっと読む）

【課題】ＧＯＰ境界付近での再生速度のばらつき抑制して滑らかな再生を実現すること。
【解決手段】時系列沿って再生される画像間の相関に応じて予測符号化された符号化画像データである複数のピクチャを時系列と逆方向に再生する場合に、当該複数のピクチャの圧縮及び伸張を行う処理単位であるピクチャ集合内の参照ピクチャのうち時系列で先頭の第１参照ピクチャと、当該第１参照ピクチャの次の参照ピクチャである第２参照ピクチャとを直接参照することにより復号可能な非参照ピクチャを復号する代わりに、逆方向で当該ピクチャ集合の次に再生されるピクチャ集合に属する参照ピクチャを復号するように制御する復号処理制御部を備える半導体集積回路。 （もっと読む）

【課題】半導体装置の不良解析技術において、解析成功率の向上や解析時間の短縮を図ることができる技術を提供する。
【解決手段】ショートしていると推測される一方の特定配線を特定（Ｓ１０３）し、その相手と推測される隣接配線の抽出（Ｓ１０４）をおこない、両配線間において電圧状態（論理状態）が異なる異電圧時間帯の算出（Ｓ１０７）をし、その異電圧時間帯で発生する発光現象の頻度を調査することにより、上記一方の特定配線に対して、どの隣接する配線がショートしているのかを短時間で確実に推定する。 （もっと読む）

【課題】目視による外観検査を不要としながら、高精度に効率よく半導体ウエハの外観異常を検出する。
【解決手段】検査装置により、欠陥の検出感度を標準感度にして半導体ウエハの欠陥箇所を検出する。これにより、欠陥箇所Ｆ１，Ｆ２が検出される。続いて、検出感度を標準感度よりも検出感度が高い高感度に設定して、半導体ウエハの欠陥箇所を検出する。これにより、欠陥箇所Ｆ３〜Ｆ６（図中、点線で示す）が得られる。そして、標準感度にて検出された欠陥箇所と高感度にて検出された欠陥箇所とが重複している欠陥箇所において、高感度にて検出された欠陥箇所（欠陥箇所Ｆ６，Ｆ３）を欠陥箇所エリアと決定し、該欠陥箇所エリアに該当する半導体チップを不良チップとする処理を行う。 （もっと読む）

【課題】予測変換を行なう逐次変換方式のＡＤ変換装置において、従来よりも予測精度を向上させる。
【解決手段】アナログ・デジタル変換装置１において、変化量算出部２２は、変換部１１によって入力信号のＡＤ変換が実行される度に、新たに得られたＡＤ変換結果と１つ前に得られたＡＤ変換結果との変化量を算出する。変化量記憶部２３は、前回までのＡＤ変換結果に基づいて算出された所定数の変化量を記憶する。最大変化量抽出部２４は、変化量記憶部２３に記憶されている所定数の変化量のうちで最大変化量を抽出する。変換値予測部３０は、抽出された最大変化量に基づいて、ＡＤ変換によって求める全ビットのうちの１または複数ビットの予測値を決定する。変換部１１は、変換値予測部３０によって予測値が決定された１または複数ビットを除く残余のビットの値を逐次比較方式によって決定する。 （もっと読む）

【課題】半導体ウエハに対するウエハ工程がほぼ終了した段階で、ウエハの表面に表面保護テープを貼り付けた状態で、ウエハの裏面に対して、バックグラインディング処理を施し、その後、ウエハの裏面を真空吸着した状態で、表面保護テープ上に剥離用補助テープを貼り付けて、当該剥離用補助テープに張力を付与することにより、ウエハから表面保護テープを剥離することが広く行われている。
【解決手段】本願発明は、ウエハの裏面を真空吸着した状態で、表面保護テープ上に剥離用補助テープを貼り付けて、当該剥離用補助テープに張力を付与することにより、前記ウエハから前記表面保護テープを剥離する工程を含む半導体装置の製造方法に於いて、前記真空吸着に関する真空吸引系を前記ウエハの周辺部を担当する周辺吸引系と、前記ウエハの内部領域を担当する内部吸引系とを含むようにしたものである。 （もっと読む）

【課題】小面積化、低コスト化を図ることが可能な半導体装置を提供すること。
【解決手段】制御回路５０は、Ｉ／Ｏ方向レジスタ５から出力される値を信号５０ａとして出力し、信号５０ａに応じて、プルアップ許可レジスタ４から出力される値とＩ／Ｏレジスタ６から出力される値とのいずれかを選択して信号５０ｂとして出力する。ＡＮＤ回路１３は、電源制御部２０から出力される信号２１と制御回路５０から出力される信号５０ａとの論理和を演算して出力する。ＡＮＤ回路１４は、電源制御部２０から出力される信号２１と制御回路５０から出力される信号５０ｂとの論理和を演算して出力する。トライステートバッファ１６は、ＡＮＤ回路１３および１４から出力される値に応じて、電極１９に接続される外部のデバイスを駆動する。したがって、レベル変換（ＡＮＤ）回路の数を削減することができ、半導体装置の小面積化、低コスト化を図ることが可能となる。 （もっと読む）

【課題】ビア層絶縁膜にビア用の孔を形成する工程において、シールリングのうちビア層絶縁膜に位置する部分に、導体を埋め込むための溝を形成しないで済むようにする。
【解決手段】ビア層絶縁膜４０及び第２配線層絶縁膜５０にはシール溝１２１が形成されている。また、エッチングストッパー層３０には複数の孔３１が形成されている。第２シール導体パターン１２０は、複数の孔３１及びシール溝１２１に埋め込まれている。そして、エッチングストッパー層３０は、シール溝１２１の底面に位置する部分が薄膜部３２となっており、シール溝１２１が形成されていない部分と比較して薄くなっている。 （もっと読む）

【課題】高速動作に対応可能とし、消費電力を抑制可能とし面積も抑制可能とする出力回路の提供。
【解決手段】出力回路は、差動入力段１０と出力増幅段２０と増幅加速回路７０を備え、増幅加速回路７０は、入力対が入力端子１と出力端子２に夫々接続された差動対１７１、１７２と、第５の電源端子Ｅ５と前記差動対の出力対間にそれぞれ接続された負荷素子対１７４、１７５を備え、差動対１７１、１７２の入力電位差によって、差動入力段１０の第２のカレントミラー４０の入力が接続する第４のノードＮ４への電流供給を制御する第１の電流源回路１７６と、差動入力段１０の第１のカレントミラー３０の出力が接続する第１のノードＮ１への電流供給を制御する第２の電流源回路１７８を含む。 （もっと読む）

【課題】必要なトレースデータを確実に転送することができるエミュレーション装置、エミュレーション方法、及びエミュレーションシステムを提供すること
【解決手段】ＣＰＵシミュレーション部１１０は、ＣＰＵの処理をシミュレーションする。フィルタ部１４０は、ＣＰＵシミュレーション部１１０が出力するトレースデータをフィルタリング条件に基づいてフィルタリングする。転送部１５２は、フィルタリング結果を転送する。フィルタ部１５２は、フィルタリング結果の転送量と、転送部１５２の最大転送容量から定まる比較基準と、の比較を行う。フィルタ部１４０は、転送部１５２の比較に応じて前記フィルタリング条件を変更する。 （もっと読む）