半導体装置の製造方法
【課題】目視による外観検査を不要としながら、高精度に効率よく半導体ウエハの外観異常を検出する。
【解決手段】検査装置により、欠陥の検出感度を標準感度にして半導体ウエハの欠陥箇所を検出する。これにより、欠陥箇所Ｆ１，Ｆ２が検出される。続いて、検出感度を標準感度よりも検出感度が高い高感度に設定して、半導体ウエハの欠陥箇所を検出する。これにより、欠陥箇所Ｆ３〜Ｆ６（図中、点線で示す）が得られる。そして、標準感度にて検出された欠陥箇所と高感度にて検出された欠陥箇所とが重複している欠陥箇所において、高感度にて検出された欠陥箇所（欠陥箇所Ｆ６，Ｆ３）を欠陥箇所エリアと決定し、該欠陥箇所エリアに該当する半導体チップを不良チップとする処理を行う。
【解決手段】検査装置により、欠陥の検出感度を標準感度にして半導体ウエハの欠陥箇所を検出する。これにより、欠陥箇所Ｆ１，Ｆ２が検出される。続いて、検出感度を標準感度よりも検出感度が高い高感度に設定して、半導体ウエハの欠陥箇所を検出する。これにより、欠陥箇所Ｆ３〜Ｆ６（図中、点線で示す）が得られる。そして、標準感度にて検出された欠陥箇所と高感度にて検出された欠陥箇所とが重複している欠陥箇所において、高感度にて検出された欠陥箇所（欠陥箇所Ｆ６，Ｆ３）を欠陥箇所エリアと決定し、該欠陥箇所エリアに該当する半導体チップを不良チップとする処理を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、半導体ウエハの外観検査における不良チップの流出防止に有効な技術に関する。
【背景技術】
【０００２】
半導体ウエハに半導体デバイスや配線パターンなどを形成するウエハ製造工程は、いくつかの工程毎に外観検査が実施される。特に、高信頼性が要求される車載向けの半導体装置においては、不良チップを除去する技術として半導体ウエハの外観検査が重要となっている。
【０００３】
この外観検査は、外観検査装置により、半導体ウエハ本願出願当初の本願出願当初明細書に形成されたパターン欠陥、パターン形状、半導体ウエハ表面の汚れなどをレーザ光や透過光などを用いて自動的に検査が行われている。
【０００４】
なお、この種の外観検査装置においては、チップ全域の画像を検出する手段を設け、この画像を用いて致命性毎に検査領域を区分けし、それぞれの領域で検査感度を設定可能とし、検査後の後処理で虚報を除去するもの（特許文献１参照）、検出欠陥の画像をもとに画像特徴量を算出し、検出欠陥の位置座標をもとに座標特徴量を算出し、画像特徴量と座標特徴量のいずれかに対するしきい値処理からなる決定木に従って虚報判定を行うもの（特許文献２参照）、Ｘ線管装置の負荷を軽減し、放射されるＸ線を有効に利用して、ベルトコンベア上の被写体を撮像するもの（特許文献３参照）、および検査対象を撮像した検査画像と、この検査画像と同一であるべき参照画像とを比較して、お互いに異なる部分を欠陥として検出する画像欠陥検査において、検査画像に生じる色ムラにより生じる疑似欠陥を低減するもの（特許文献４参照）などが知られている。
【０００５】
しかしながら、外観検査装置による自動検査では、該外観検査装置の検出感度の向上に伴い、本来不良でない領域が不良判定されてしまう虚報が多く生じるようになった。この解決次術として、作業者が目視により、投光器から照射された光に半導体ウエハをかざし、その反射光の色むら異常などがないかを判定する、いわゆる目視マクロ検査が導入されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１００６６０号公報
【特許文献２】特開２００９−００２７４３号公報
【特許文献３】特開２００３−２１５０６５号公報
【特許文献４】特開２００７−１４９８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、上記のような半導体ウエハの目視マクロ検査による外観検査技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
上述したように、作業者が目視によって検査し、その判定を行うので、その判定精度が作業者の熟練度によって左右されてしまうという問題がある。また、作業者が検査を行うことによるコストが上昇してしまう問題や、検査時間などが長くなってしまい、半導体装置の製造効率が低下してしまうという問題が生じている。
【０００９】
本発明の目的は、目視による外観検査を不要としながら、高精度に効率よく半導体ウエハの外観異常を検出することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
前述の目的を達成するために、本発明では、外観異常の判定を検査装置を用いて行う方法を実現する。
【００１３】
一実施の形態によれば、半導体装置の製造方法は、半導体ウエハを準備する工程と、半導体ウエハに所望の膜を堆積させる工程と、所望の膜が堆積された半導体ウエハの外観検査を行い、半導体ウエハの成膜不良を検出する工程と、外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する。
【００１４】
この外観検査を行う工程では、外観検査装置を用いて第１の検査感度により半導体ウエハの色むらが生じている領域を検出し、外観検査装置を用いて第１の検査感度よりも強い検査感度である第２の検査感度により半導体ウエハの色むらが生じている領域を検出し、第１の検査感度により検出された領域と第２の検査感度により検出された領域とが重複している検出箇所において、第２の検査感度により検出された領域を成膜不良として抽出することにより、前述の課題を解決する。
【００１５】
また、他の実施の形態によれば、外観検査を行う工程において、外観検査装置を用いて第１の検査感度により半導体ウエハの色むらを検出し、外観検査装置を用いて第１の検査感度よりも強い検査感度である第２の検査感度により半導体ウエハの色むらを検出し、第１の検査感度により検出された領域と第２の検査感度により検出された領域とが重複している検出箇所において、第２の検査感度により検出された領域に係る半導体チップを成膜不良として抽出することもできる。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
（１）半導体ウエハの外観異常を低コストで、高精度に検出することができる。
【００１８】
（２）上記（１）により、半導体装置の信頼性を向上させることができる。
【００１９】
（３）また、上記（１）により、半導体装置の生産性を向上させることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施の形態によるデータ集計システムにおける構成の一例を示す説明図である。
【図２】図１のデータ集計システムに設けられた検査装置における半導体ウエハの外観欠陥エリアを検出する一例を示す説明図である。
【図３】半導体ウエハに形成される判定領域区分の一例を示す説明図である。
【図４】半導体装置製造工程におけるビア形成の一例を示すフローチャートである。
【図５】図４のビア形成工程における半導体装置の要部断面図である。
【図６】図４のビア形成工程において半導体ウエハに色むらが形成される一例を示す説明図である。
【図７】ビア形成工程においてタングステンプラグの形成時に異物などにより色むらが形成された半導体ウエハの一例を示す模式図である。
【図８】半導体ウエハの外観検査を高感度によって検出した際の一例を示す説明図である。
【図９】検査感度別の検出画像の一例を示す説明図である。
【図１０】半導体装置製造における素子分離領域形成の一例を示すフローチャートである。
【図１１】図１０の素子分離領域形成における半導体装置の要部断面図である。
【図１２】図１０の素子分離領域の形成によって半導体ウエハに色むらが形成される一例を示す説明図である。
【図１３】レーザ散乱光を用いた検査装置の一例を示す説明図である。
【図１４】白色光を用いた検査装置の一例を示す説明図である。
【図１５】電子線比較を用いた検査装置の一例を示す説明図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は、本発明の一実施の形態によるデータ集計システムにおける構成の一例を示す説明図、図２は、図１のデータ集計システムに設けられた検査装置における半導体ウエハの外観欠陥エリアを検出する一例を示す説明図、図３は、半導体ウエハに形成される判定領域区分の一例を示す説明図、図４は、半導体装置製造工程におけるビア形成の一例を示すフローチャート、図５は、図４のビア形成工程における半導体装置の要部断面図、図６は、図４のビア形成工程において半導体ウエハに色むらが形成される一例を示す説明図、図７は、ビア形成工程においてタングステンプラグの形成時に異物などにより色むらが形成された半導体ウエハの一例を示す模式図、図８は、図７の半導体ウエハの外観検査を高感度によって検出した際の一例を示す説明図、図９は、検査感度別の検出画像の一例を示す説明図、図１０は、半導体装置製造における素子分離領域形成の一例を示すフローチャート、図１１は、図１０の素子分離領域形成における半導体装置の要部断面図、図１２は、図１０の素子分離領域の形成によって半導体ウエハに色むらが形成される一例を示す説明図、図１３は、レーザ散乱光を用いた検査装置の一例を示す説明図、図１４は、白色光を用いた検査装置の一例を示す説明図、図１５は、電子線比較を用いた検査装置の一例を示す説明図である。
【００２３】
〈実施の形態の概要〉
本実施の形態の概要は、半導体ウエハ（半導体ウエハＷ）を準備する工程と、半導体ウエハに所望の膜（主導体膜１２、絶縁膜１７）を堆積させる工程と、所望の膜が堆積された半導体ウエハの外観検査を行い、半導体ウエハの成膜不良を検出する工程と、外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する。
【００２４】
そして、外観検査を行う工程は、外観検査装置（検査装置２，２ａ，２ｂ）を用いて第１の検査感度（標準感度）により半導体ウエハの色むらが生じている領域を検出し、外観検査装置を用いて第１の検査感度よりも強い検査感度である第２の検査感度（高感度）により半導体ウエハの色むらが生じている領域を検出し、第１の検査感度により検出された領域と第２の検査感度により検出された領域とが重複している検出箇所において、第２の検査感度により検出された領域（欠陥箇所Ｆ６，Ｆ３）を不良として抽出する。
【００２５】
また、本実施の形態の他の概要は、半導体ウエハ（半導体ウエハＷ）を準備する工程と、半導体ウエハに所望の膜（主導体膜１２、絶縁膜１７）を堆積させる工程と、所望の膜が堆積された半導体ウエハの外観検査を行い、半導体ウエハの成膜不良を検出する工程と、外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する半導体装置の製造方法である。
【００２６】
外観検査を行う工程は、外観検査装置（検査装置２，２ａ，２ｂ）を用いて第１の検査感度により半導体ウエハの色むらを検出し、外観検査装置を用いて第１の検査感度よりも強い検査感度である第２の検査感度により半導体ウエハの色むらを検出し、第１の検査感度により検出された領域と第２の検査感度により検出された領域とが重複している検出箇所において、第２の検査感度により検出された領域に係る半導体チップ（欠陥箇所エリアＡ１，Ａ２）を不良として抽出する。
【００２７】
以下、上記した概要に基づいて、実施の形態を詳細に説明する。
【００２８】
〈データ集計システムの構成〉
本実施の形態において、データ集計システム１は、半導体装置製造におけるウエハプロセス処理（前工程）、およびウエハプロセス処理後の電気的特性試験において不良となった半導体チップを選別するシステムである。
【００２９】
データ集計システム１は、図１に示すように、検査装置２，２ａ，２ｂ、解析サーバ３、欠陥情報編集サーバ４、ウエハプロセスマップサーバ５、ウエハテストマップサーバ６、データ編集サーバ７、およびマップデータサーバ８から構成されている。
【００３０】
検査装置２，２ａ，２ｂによる検査は、ウエハプロセス工程（前工程）において行われる検査であり、半導体ウエハの異物検査、ならびに外観検査を行う。この外観検査は、半導体ウエハの照射した光の反射強度などを画像処理し、色むらなどが生じている箇所を欠陥箇所として検出し、その欠陥解析データに基づいて、欠陥マップを生成する。
【００３１】
検査装置２は、例えば、多層配線を形成する配線工程において、第１の配線層とその上層の第２の配線層とを電気的につなぐ接続領域であるビアを形成するタングステンプラグを形成する工程において欠陥箇所を検査する。
【００３２】
検査装置２ａは、第２の配線層とその上層の第３の配線層とを電気的につなぐビアを形成するタングステンプラグを形成する工程において欠陥箇所を検査し、検査装置２ｂは、例えば、第３の配線層とその上層の第４の配線層とを電気的につなぐビアを形成するタングステンプラグを形成する工程において欠陥箇所を検査する。
【００３３】
解析サーバ３は、各々の検査装置２，２ａ，２ｂの検査結果を一時的に格納し、欠陥情報編集サーバ４に送信する。欠陥情報編集サーバ４は、解析サーバ３から送信された検査装置２，２ａ，２ｂによる個々の半導体チップの検査結果を、例えば、半導体ウエハ毎に関連付けし、半導体チップの欠陥情報として生成する。
【００３４】
欠陥情報編集サーバ４が生成した欠陥情報は、ウエハプロセスマップサーバ５に送信される。ウエハプロセスマップサーバ５は、半導体ウエハ毎に関連付けされた欠陥情報（各検査装置２，２ａ，２ｂの検査結果）を合成して、対応する半導体ウエハ毎に半導体チップの前工程欠陥合成マップ（半導体ウエハにおけるどの半導体チップが欠陥となっているかを示すマップ）を生成する。
【００３５】
すなわち、検査装置２，２ａ，２ｂの別々に検査して生成された欠陥情報を合成し、対応する半導体ウエハに重ね合わせて、検査装置２，２ａ，２ｂにて検出された欠陥箇所を含む不良の半導体チップのマップを生成する。
【００３６】
ウエハプロセスマップサーバ５が生成した前工程欠陥合成マップは、ウエハテストマップサーバ６に送信され、該ウエハテストマップサーバ６に前工程欠陥合成マップの情報が格納される。
【００３７】
また、ウエハテストマップサーバ６には、ウエハプロセス工程（前工程）後に半導体チップにおける電気的特性のテストを行い、半導体チップの良品、不良品の選別を行うテスタＴ１，Ｔ２などが接続され、その選別結果も格納される。
【００３８】
ウエハテストマップサーバ６に格納されたテスタＴ１，Ｔ２の選別結果、および欠陥合成マップの情報は、データ編集サーバ７に送信される。データ編集サーバ７は、選別結果に基づいて、電気的特性欠陥合成マップ（半導体ウエハにおけるどの半導体チップが電気的特性不良となっているかを示すマップ）を生成する。
【００３９】
そして、前工程欠陥合成マップと電気的特性欠陥合成マップとを合成し、不良となったすべての半導体チップを示す全データ欠陥合成マップを生成する。データ編集サーバ７が生成した全データ欠陥合成マップは、レーザマーカＬＭ、またはマップデータサーバ８などに送信される。
【００４０】
レーザマーカＬＭは、全データ欠陥合成マップに基づいて、不良の半導体チップにレーザビームを照射し、該半導体チップを焼損させてマーキングを行う。マップデータサーバ８は、全データ欠陥合成マップに基づいて、半導体装置の組み立て工程（後工程）において、良品となった半導体チップのみをピックアップする情報を生成する。
【００４１】
そして、半導体装置の組み立て工程（後工程）において、レーザマーカＬＭによりマーキングされた半導体チップ、またはマップデータサーバ８によって不良と識別された半導体チップは、不良チップとして処理され、良品の半導体チップのみが半導体装置として組み立てられる。
【００４２】
〈検査装置による外観検査〉
次に、検査装置２による半導体ウエハの外観検査について説明する。
【００４３】
図２は、検査装置２における半導体ウエハＷの外観欠陥エリアを検出する一例を示す説明図である。図２においては、半導体ウエハＷの一部を拡大した図となっている。なお、ここでは、検査装置２における検査技術について説明するが、検査装置２ａ，２ｂにおける検査技術も同様である。
【００４４】
外観検査は、第１の欠陥検出工程、第２の欠陥検出工程、および欠陥エリア決定工程を有している。まず、第１の欠陥検出工程では、検査装置２により、欠陥（異物、外観異常エリア）の検出感度を標準感度にして半導体ウエハの欠陥箇所を検出する。これにより、欠陥位置が検出される。例えば、図２（ａ）に示す欠陥箇所Ｆ１，Ｆ２（図中、黒丸で示す）などである。
【００４５】
続いて、第２の欠陥検出工程において、検出感度を標準感度よりも欠陥の検出感度が高い感度に設定して、再び半導体ウエハの欠陥箇所を検出する。
【００４６】
この高感度の検出によって、例えば、図２（ｂ）に示すように、欠陥箇所Ｆ３〜Ｆ６（図中、点線で示す）が得られる。この場合、欠陥箇所Ｆ３，Ｆ６は、実際に欠陥がある箇所であるが、欠陥箇所Ｆ４，Ｆ５は、検出感度を高めることによって出現する虚報の欠陥箇所である。
【００４７】
そして、欠陥エリア決定工程において、第１の欠陥検出工程において検出された欠陥箇所に第２の欠陥検出工程にて検出された欠陥箇所が重なっているエリアを欠陥箇所として決定する。
【００４８】
すなわち、第１の欠陥検出工程において検出された欠陥箇所と第２の欠陥検出工程にて検出された欠陥箇所とが重なっている箇所において、該第２の欠陥検出工程にて検出された点線内のエリア（図２（ｃ））が欠陥箇所として決定され、その欠陥箇所のエリアに該当する半導体チップを不良チップとして処理する。
【００４９】
また、決定した欠陥箇所のエリアにかかる半導体チップを決定し、該半導体チップが位置する領域を欠陥箇所エリアとして決定し、欠陥箇所エリア内の半導体チップを不良チップとして処理するようにしてもよい。
【００５０】
図２（ｃ）では、欠陥箇所Ｆ２と欠陥箇所Ｆ６、および欠陥箇所Ｆ１と欠陥箇所Ｆ３とがそれぞれ重複しており、欠陥箇所Ｆ６に係る点線内のエリア、および欠陥箇所Ｆ３に係る点線内のエリアを不良箇所としてそれぞれ決定する。
【００５１】
また、不良箇所Ｆ６，Ｆ３のエリアにかかる半導体チップの領域を欠陥箇所エリアＡ１，Ａ２（ハッチングにて示す）とし、これら欠陥箇所エリアＡ１，Ａ２にかかる半導体チップＣＨを不良チップと判定するようにしてもよい。
【００５２】
このように、外観異常を作業者の目視ではなく、検査装置２，２ａ，２ｂによって自動的に行うことにより、ばらつきが少なく高精度な外観異常検出を行うことが可能となり、半導体装置の品質を高精度に安定化させることができる。
【００５３】
図２では、第１の欠陥検出工程において検出された欠陥箇所と第２の欠陥検出工程にて検出された欠陥箇所とが重複するエリアを欠陥箇所エリアとすることを説明した。この欠陥箇所エリアの決定は、例えば、後述する図３に示すように、第２の欠陥検出工程において検出された欠陥箇所エリアが、半導体ウエハの広範囲にわたる場合（ある一定の範囲を超えた場合）には不良判定を行わずに、再度外観検査を行うようにしてもよい。
【００５４】
〈半導体ウエハの判定領域区分の例〉
図３は、半導体ウエハＷに形成される判定領域区分の一例を示す説明図である。
【００５５】
この場合、図示するように、半導体ウエハＷは、同軸的な円からなる領域Ｒ１、領域Ｒ１を除く半導体ウエハＷの領域を４等分した領域Ｒ２、領域Ｒ３、領域Ｒ４、および領域Ｒ５がそれぞれ設定されている。
【００５６】
そして、第２の欠陥検出工程において検出された欠陥箇所エリア（点線にて示す）が、領域Ｒ１〜Ｒ５のうち、２つ以上の領域にまたがる場合には、不良判定を行わずに、再度外観検査を行う。図３では、第２の欠陥検出工程において検出された欠陥箇所エリアが、領域Ｒ１，Ｒ２，Ｒ４，Ｒ５の４つの領域にまたがっているので、検査装置２（，２ａ，２ｂ）は、第１の欠陥検出工程、および第２の欠陥検出工程において検出された欠陥箇所エリアの情報と共に不良判定を行わずに再測定を行う旨の情報を解析サーバ３に送信する。
【００５７】
ここでは、判定領域を５つの領域に区切った例を示したが、該判定領域の形状や数などは任意であり、図３に示したもの以外であってもよい。
【００５８】
〈ビア形成工程の一例〉
図４は、半導体装置製造工程におけるビア形成の一例を示すフローチャートであり、図５は、図４のビア形成工程における半導体装置の要部断面図である。
【００５９】
まず、半導体ウエハＷに形成された絶縁膜９上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして用いて、図５（ａ）に示すように、絶縁膜９をドライエッチングすることにより（ステップＳ１０１）、該絶縁膜９にコンタクトホール１０を形成する。
【００６０】
続いて、コンタクトホール１０内に、タングステン（Ｗ）などからなる導電性のプラグ（図示せず）を形成する。プラグを形成するには、例えば、図５（ｂ）に示すように、コンタクトホール１０の内部（底部および側壁上）を含む絶縁膜９上に、成膜温度（基板温度）２００℃〜４５０℃程度のスパッタ法やＣＶＤ（Chemical Vapor Deposition：化学気相成長）法などによりバリア導体膜１１（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する（ステップＳ１０２）。
【００６１】
それから、タングステン膜などからなる主導体膜１２を、図５（ｃ）に示すように、成膜温度（基板温度）４００℃〜５００℃程度のＣＶＤ法などによってバリア導体膜１２上にコンタクトホール１０を埋めるように形成する（ステップＳ１０３）。
【００６２】
その後、絶縁膜９上の不要な主導体膜１２、およびバリア導体膜１１をＣＭＰ法またはエッチバック法などによって除去することにより、ビアを形成することができる。
【００６３】
〈ビア形成工程において色むらが形成される理由〉
図６は、図４のビア形成工程において半導体ウエハに色むらが形成される一例を示す説明図である。
【００６４】
まず、図６（ａ）に示すように、図４におけるステップＳ１０１の処理を終了した後、図４のステップＳ１０２の処理を行う。ここで、ステップＳ１０２の処理後、図６（ｂ）に示すように、何らかの理由によって主導体膜１２上に、例えば、カーボン（Ｃ）系、あるいは樹脂系などの異物１３が付着する。
【００６５】
異物１３が付着した状態により、図４のステップＳ１０３の処理が行われると、ＣＶＤ法による成膜時の温度により、図６（ｃ）に示すように、異物１３から、例えば、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ2）、水（Ｈ2Ｏ）などの脱ガスが発生し、異物１３、およびその近傍の成膜が阻害されてしまったり、あるいは膜厚の減少や膜質異常などが発生してしまう。
【００６６】
このような、異物１３からの脱ガスに起因する成膜異常のエリアが色むらとなり、外観異常となって現れることになる。よって、検査装置２，２ａ，２ｂ（図１）では、ビアを形成するタングステンプラグを形成する工程毎において欠陥箇所を検査している。
【００６７】
〈色むらの判定について〉
続いて、色むら部分の判定技術について説明する。
【００６８】
図７は、ビア形成工程においてタングステンプラグを形成時に異物などにより色むらが形成された半導体ウエハＷの一例を示す模式図である。
【００６９】
図７において、黒丸の部分が、異物１３（図６）からの脱ガスなどによって成膜が阻害された領域（成膜されていない部分）である。また、黒丸の領域を囲っているハッチングにて示された領域は、膜質異常などが発生した領域であり、ハッチングにて示された領域を囲っているドットにて示された領域は、膜質異常、あるいは膜厚の減少などが発生した領域を示している。
【００７０】
また、ドットにて示されている半導体ウエハＷの周辺部の領域は、成膜異常ではなく、例えば、半導体ウエハＷの面、あるいは膜厚などが均一でないために色むらとして認識される部分である。
【００７１】
図８は、図７の半導体ウエハＷの外観検査を高感度によって検出した際の一例を示す説明図である。ここで、図８の黒丸の領域は、図７の黒丸の領域に相当し、図８のハッチングの領域は、図７のハッチング、およびドットの領域に相当する。
【００７２】
検査装置により高感度の検出を行った場合、図示するように、図７に示した黒丸、ハッチングにて示す領域の他に、ドットにて示す新たな領域が色むらとして検出されている。この新たに検出されるドットのにて示す領域は、成膜異常などではなく、正常に成膜された部分であるが、検査装置の検出感度を高感度としたために、膜厚やウエハ面の均一性などの少しの変化をひろってしまい、色むら異常として検出（虚報）した箇所である。
【００７３】
このように、検査装置による外観検査を高感度にて実施すると、本来は不良でない領域（半導体チップ）まで不良にされてしまうことになる。一方、検査装置による外観検査を標準度にて実施すると、図８の黒丸の領域のみが検出されるだけであり、不良である図８のハッチングの領域（半導体チップ）が良品と判定されてしまうことになる。
【００７４】
そこで、前述したように、標準感度にて検出された不良領域（欠陥箇所）と高感度にて検出された不良領域（欠陥箇所）とが重複するエリアを欠陥箇所エリアとして判定する。これにより、不良の半導体チップを高精度に検出することができる。
【００７５】
〈検出感度の設定〉
図９は、検査感度別の検出画像の一例を示す説明図である。図９（ａ）は、標準感度における検出例を示しており、図９（ｂ）は、標準感度よりも強い検出感度となる中感度による検出例を示している。また、図９（ｃ）は、中感度よりも強い検出感度となる高感度による検出例を示しており、図９（ｄ）は、高感度よりも強い検出感度となる最高感度による検出例を示している。
【００７６】
まず、図９（ａ）において、点線内の領域が不良として検出したい領域である。この場合、標準感度による検査では、成膜不良となっている点線の領域すべてが検出されておらず、点線の領域よりも小さい、実線にて示された領域を不良として検出しており、ハッチングにて示す半導体チップＣＨが不良と判定される。
【００７７】
続いて、中感度による検査では、図９（ｂ）に示すように、標準感度の場合よりも不良として検出した領域（点線で示す）が大きくなっており、ハッチングにて示す不良の半導体チップＣＨ数も、図９（ａ）に比べて多くはなっているが、図９（ａ）における点線に示す領域すべてを不良として検出していない。また、半導体ウエハＷの周辺部において、ドットにて示す誤検出（虚報）が少し発生している。
【００７８】
続いて、高感度の検出の場合には、図９（ｃ）に示すように、図９（ａ）における点線に示す領域と略同じ領域を不良として検出しており、不良と判定される半導体チップＣＨ数も図９（ａ）と略同じとなる。しかし、感度を上げることにより、半導体ウエハＷの周辺部において、ドットにて示す誤検出（虚報）が増加している。
【００７９】
最高感度の場合、図９（ｄ）に示すように、図９（ａ）にて示す点線の領域だけでなく、ドットにて示す多数の誤検出（虚報）が発生している。このように、検査感度を上げると、検出したい成膜不良の領域を検出しやすくできるが、それに伴い、誤検出も多く発生してしまうことにある。
【００８０】
よって、外観欠陥エリアの検出には、欠陥箇所の中心、およびその近傍を検出する標準感度による検出と、成膜不良となっている図９（ａ）の点線の領域を検出する高感度による検出とを組み合わせる。これにより、誤検出の発生を防止しながら，高精度に不良領域の検出を行うことができる。
【００８１】
ここで、標準感度、中感度、高感度、および最高感度などの感度レベルは、一例を示したものであり、検査時には、検査装置の検出感度を、図９の標準感度と高感度に相当するように設定し、検査を行うものとする。
【００８２】
〈素子分離領域形成の一例〉
図１０は、半導体装置製造における素子分離領域形成の一例を示すフローチャートであり、図１１は、図１０の素子分離領域形成における半導体装置の要部断面図である。
【００８３】
まず、ｐ型の単結晶シリコンなどからなる半導体ウエハＷを準備し、この半導体ウエハＷを酸化（好ましくは熱酸化）して、該半導体ウエハＷの表面（主面）に、絶縁膜１４を形成する（ステップＳ２０１）。
【００８４】
その後、絶縁膜１４上にＣＶＤ法（例えば熱ＣＶＤ法）などにより、絶縁膜１５を形成（堆積）する（ステップＳ２０２）。絶縁膜１４は、好ましくは酸化シリコン膜からなり、絶縁膜１５は、好ましくは窒化シリコン膜からなる。
【００８５】
それから、フォトレジストパターン（図示しないが、このフォトレジストパターンは絶縁膜１５上にフォトリソグラフィ法を用いて形成される）をエッチングマスクとして（ステップＳ２０３）、絶縁膜１５、絶縁膜１４、および半導体基板Ｗを順次ドライエッチングすることにより、素子分離形成予定領域の半導体ウエハＷに溝（素子分離用の溝）１６を形成する（ステップＳ２０４）。溝１６は、絶縁膜１５、および絶縁膜１４を貫通し、溝１６の底部が半導体ウエハＷの厚みの途中に位置するように形成されている。
【００８６】
続いて、トランジスタ形成のための犠牲酸化膜形成としてのプレ酸化を行う（ステップＳ２０５）。このプレ酸化は、例えば、熱酸化法により、半導体ウエハＷ上に犠牲酸化膜としての酸化シリコン膜（ＳｉＯ2）が形成される。
【００８７】
その後、ステップＳ２０５の処理において形成したプレ酸化膜を、フッ酸（ＨＦ）を用いてエッチングを行うことにより、プレ酸化膜を除去する（ステップＳ２０６）。図１１（ａ）は、ステップＳ２０６によるプレ酸化膜の除去が終了した状態を示している。
【００８８】
プレ酸化膜の除去後、溝１６の内部（すなわち溝１６の底面および側壁）を酸化（好ましくは熱酸化）して（ステップＳ２０７）、表面酸化された絶縁膜（図示せず）を形成する。絶縁膜は、酸化シリコン膜または酸窒化シリコン膜からなり、溝１６の底面および側壁上などに形成される。
【００８９】
次に、図１１（ｂ）に示すように、半導体ウエハＷの主面（主面全面）上に、溝１６内を埋めるように、絶縁膜１７を形成（堆積）する（ステップＳ２０８）。絶縁膜１７は、好ましくは酸化シリコン膜からなり、例えば、ＣＶＤ法により形成する。
【００９０】
この絶縁膜１７は、例えば、Ｏ3−ＴＥＯＳ酸化膜からなる。Ｏ3−ＴＥＯＳ酸化膜とは、オゾン（Ｏ3）、およびＴＥＯＳ（Tetraethoxysilane：テトラエトキシシラン、またはTetra Ethyl Ortho Silicateとも言う）を原料ガスとして用いて熱ＣＶＤ法（成膜温度は、例えば、５００℃程度〜６００℃程度）により形成した酸化シリコン膜である。
【００９１】
そして、溝１６に埋め込んだ絶縁膜１７を焼き締めるための熱処理（アニール処理）を行う（ステップＳ２０９）。この熱処理は、半導体ウエハＷを例えば１０００℃程度で熱処理する。
【００９２】
続いて、絶縁膜１７上にフォトリソグラフィ法を用いて形成されるフォトレジストパターン（図示せず）をエッチングマスクとして（ステップＳ２１０）、絶縁膜１７をドライエッチングして絶縁膜１７に溝（図示せず）を形成する（ステップＳ２１１）。
【００９３】
その後、絶縁膜１７（および表面酸化された絶縁膜）をＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により研磨する（ステップＳ２１２）。これにより、溝１６の外部の絶縁膜１７が除去され、溝１６内に絶縁膜１７（および表面酸化された絶縁膜）が残される。
【００９４】
そして、溝１６内の絶縁膜１７の上部（上面）をドライエッチングによってエッチバックすることにより、溝１６内の絶縁膜１７の上面を後退させる。絶縁膜１５をウェットエッチングなどにより除去し、さらに、絶縁膜１４をウェットエッチングなどにより除去する。
【００９５】
溝１６の内部には絶縁膜１４，１５、および絶縁膜１７が埋め込まれた状態で残存し、溝１６の内部に残存する絶縁膜１７（、および表面酸化された絶縁膜）により、素子分離領域（図示せず）が形成される。
【００９６】
このように、素子分離領域は、ＬＯＣＯＳ（local oxidation of silicon）法ではなく、ＳＴＩ（Shallow Trench Isolation）法により形成される。
【００９７】
〈素子分離領域形成において色むらが発生する理由〉
図１２は、図１０の素子分離領域の形成によって半導体ウエハに色むらが形成される一例を示す説明図である。
【００９８】
まず、図１０におけるステップＳ２０１〜Ｓ２０６の処理を終了した後、図１０のステップＳ２０７の処理を行う。ここで、ステップＳ２０６の処理後、図１２（ａ）に示すように、何らかの理由によって絶縁膜１５上に、例えば、カーボン（Ｃ）系、あるいは樹脂系などの異物１３が付着したものとする。
【００９９】
異物１３が付着した状態により、図１０のステップＳ２０８の処理が行われると、前述したように、成膜温度が、例えば、５００℃程度〜６００℃程度の熱ＣＶＤ法などによって行われ、かつ成膜時間が長いために、異物１３から、例えば、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ2）、水（Ｈ2Ｏ）などの脱ガスが発生し、図１２（ｂ）に示すように、異物１３、およびその近傍の成膜が阻害されてしまったり、あるいは膜厚の減少や膜質異常などが発生してしまう。
【０１００】
このような場合にも、半導体ウエハＷには、異物１３からの脱ガスに起因する成膜異常のエリアが色むらとなり、外観異常となって現れることになる。よって、前述したタングステンプラグを形成する工程毎の欠陥箇所だけでなく、素子分離領域を形成する工程においても、検査装置２，２ａ，２ｂによる外観検査を行うことが有効となる。
【０１０１】
〈検査装置の構成例〉
次に、検査装置２，２ａ，２ｂの検出技術について説明する。
【０１０２】
検査装置２，２ａ，２ｂは、例えば、レーザ散乱光を用いたタイプ、白色光（光学）を用いたタイプ、または電子線（SEM:Scaning Electron Microscope）比較を用いたタイプなどがある。
【０１０３】
まず、レーザ散乱光を用いた検査装置の場合は、図１３に示すように、レーザＬを用いて半導体ウエハＷ表面に斜方照明を当て、該半導体ウエハＷ表面からの散乱光を空間フィルタＦを通してリニアイメージセンサＬＳにて散乱光を検出する。
【０１０４】
検出した散乱光は、リニアイメージセンサＬＳによって光電変換され、その出力信号レベルを隣接するダイ間（半導体チップ間）で比較する。
【０１０５】
比較した信号レベル差が、あるしきい値以上の場合には、その部分を欠陥として抽出する。検出感度は、しきい値により変化する。このしきい値が、図２などで述べた感度（標準感度、高感度）となり、しきい値を上げると虚報（誤検出）が多くなる。
【０１０６】
また、白色光（光学）を用いた検査装置は、図１４に示すように、高輝度照明（キセノンランプ等）Ｘｅを用いて半導体ウエハＷ表面に落射照明を当て、該半導体ウエハＷ表面からの正反射光をリニアイメージセンサＬＳで検出する。
【０１０７】
検出した正反射光をリニアイメージセンサＬＳで光電変換し、その出力信号レベルを隣接するダイ間（半導体チップ間）、あるいは隣接するセル間で比較する。比較した信号レベル差が、あるレベル（濃淡しきい値）以上の場合、その部分を欠陥として抽出する。検出感度は、濃淡しきい値により変化する。よって、濃淡しきい値が、図２などで述べた感度（標準感度、高感度）となり、濃淡しきい値を上げると虚報（誤検出）が多くなる。
【０１０８】
続いて、電子線（SEM）比較を用いた検査装置の場合では、図１５に示すように、電子ビーム（１次電子）を半導体ウエハＷに照射し、パターン（欠陥）から放出される２次電子量を、センサＳによって明るさに変換して（２次電子量の強度分布）画像を取得する。取得した画像を元に、セルピッチ、ダイピッチ単位に差画像を算出し欠陥を検出する。
【０１０９】
この場合、センサＳによる２次電子の検出感度が、図２などで述べた感度（標準感度、高感度）となり、検出感度を上げると虚報（誤検出）が多くなる。
【０１１０】
以上、レーザ散乱光を用いたタイプ、白色光（光学）を用いたタイプ、または電子線比較を用いたタイプなどの検査装置において、それぞれ標準感度と高感度によって外観間検査を行うことにより、半導体ウエハＷの外観検査を高精度に行うことができる。
【０１１１】
それにより、本実施の形態によれば、検査装置２，２ａ，２ｂを用いることにより、作業者の目視による外観検査を行うことなく、効率よく、高精度に半導体ウエハＷの外観異常を検出することができる。
【０１１２】
また、高品質の半導体装置を安定して供給することができる。さらに、外観検査を作業者が行わないので、半導体装置の生産性を向上させることができる。
【０１１３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１１４】
本発明は、半導体装置の製造プロセスにおいて、成膜不良を自動的に検査する外観検査の技術に適している。
【符号の説明】
【０１１５】
１ データ集計システム
２ 検査装置
２ａ 検査装置
２ｂ 検査装置
３ 解析サーバ
４ 欠陥情報編集サーバ
５ ウエハプロセスマップサーバ
６ ウエハテストマップサーバ
７ データ編集サーバ
８ マップデータサーバ
９ 絶縁膜
１０ コンタクトホール
１１ バリア導体膜
１２ 主導体膜
１３ 異物
１４ 絶縁膜
１５ 絶縁膜
１６ 溝
１７ 絶縁膜
Ｔ１ テスタ
Ｔ２ テスタ
ＬＭ レーザマーカ
Ｗ 半導体ウエハ
ＣＨ 半導体チップ
Ｌ レーザ
Ｆ 空間フィルタ
ＬＳ リニアイメージセンサ
Ｓ センサ
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、半導体ウエハの外観検査における不良チップの流出防止に有効な技術に関する。
【背景技術】
【０００２】
半導体ウエハに半導体デバイスや配線パターンなどを形成するウエハ製造工程は、いくつかの工程毎に外観検査が実施される。特に、高信頼性が要求される車載向けの半導体装置においては、不良チップを除去する技術として半導体ウエハの外観検査が重要となっている。
【０００３】
この外観検査は、外観検査装置により、半導体ウエハ本願出願当初の本願出願当初明細書に形成されたパターン欠陥、パターン形状、半導体ウエハ表面の汚れなどをレーザ光や透過光などを用いて自動的に検査が行われている。
【０００４】
なお、この種の外観検査装置においては、チップ全域の画像を検出する手段を設け、この画像を用いて致命性毎に検査領域を区分けし、それぞれの領域で検査感度を設定可能とし、検査後の後処理で虚報を除去するもの（特許文献１参照）、検出欠陥の画像をもとに画像特徴量を算出し、検出欠陥の位置座標をもとに座標特徴量を算出し、画像特徴量と座標特徴量のいずれかに対するしきい値処理からなる決定木に従って虚報判定を行うもの（特許文献２参照）、Ｘ線管装置の負荷を軽減し、放射されるＸ線を有効に利用して、ベルトコンベア上の被写体を撮像するもの（特許文献３参照）、および検査対象を撮像した検査画像と、この検査画像と同一であるべき参照画像とを比較して、お互いに異なる部分を欠陥として検出する画像欠陥検査において、検査画像に生じる色ムラにより生じる疑似欠陥を低減するもの（特許文献４参照）などが知られている。
【０００５】
しかしながら、外観検査装置による自動検査では、該外観検査装置の検出感度の向上に伴い、本来不良でない領域が不良判定されてしまう虚報が多く生じるようになった。この解決次術として、作業者が目視により、投光器から照射された光に半導体ウエハをかざし、その反射光の色むら異常などがないかを判定する、いわゆる目視マクロ検査が導入されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１００６６０号公報
【特許文献２】特開２００９−００２７４３号公報
【特許文献３】特開２００３−２１５０６５号公報
【特許文献４】特開２００７−１４９８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、上記のような半導体ウエハの目視マクロ検査による外観検査技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
上述したように、作業者が目視によって検査し、その判定を行うので、その判定精度が作業者の熟練度によって左右されてしまうという問題がある。また、作業者が検査を行うことによるコストが上昇してしまう問題や、検査時間などが長くなってしまい、半導体装置の製造効率が低下してしまうという問題が生じている。
【０００９】
本発明の目的は、目視による外観検査を不要としながら、高精度に効率よく半導体ウエハの外観異常を検出することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
前述の目的を達成するために、本発明では、外観異常の判定を検査装置を用いて行う方法を実現する。
【００１３】
一実施の形態によれば、半導体装置の製造方法は、半導体ウエハを準備する工程と、半導体ウエハに所望の膜を堆積させる工程と、所望の膜が堆積された半導体ウエハの外観検査を行い、半導体ウエハの成膜不良を検出する工程と、外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する。
【００１４】
この外観検査を行う工程では、外観検査装置を用いて第１の検査感度により半導体ウエハの色むらが生じている領域を検出し、外観検査装置を用いて第１の検査感度よりも強い検査感度である第２の検査感度により半導体ウエハの色むらが生じている領域を検出し、第１の検査感度により検出された領域と第２の検査感度により検出された領域とが重複している検出箇所において、第２の検査感度により検出された領域を成膜不良として抽出することにより、前述の課題を解決する。
【００１５】
また、他の実施の形態によれば、外観検査を行う工程において、外観検査装置を用いて第１の検査感度により半導体ウエハの色むらを検出し、外観検査装置を用いて第１の検査感度よりも強い検査感度である第２の検査感度により半導体ウエハの色むらを検出し、第１の検査感度により検出された領域と第２の検査感度により検出された領域とが重複している検出箇所において、第２の検査感度により検出された領域に係る半導体チップを成膜不良として抽出することもできる。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
（１）半導体ウエハの外観異常を低コストで、高精度に検出することができる。
【００１８】
（２）上記（１）により、半導体装置の信頼性を向上させることができる。
【００１９】
（３）また、上記（１）により、半導体装置の生産性を向上させることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施の形態によるデータ集計システムにおける構成の一例を示す説明図である。
【図２】図１のデータ集計システムに設けられた検査装置における半導体ウエハの外観欠陥エリアを検出する一例を示す説明図である。
【図３】半導体ウエハに形成される判定領域区分の一例を示す説明図である。
【図４】半導体装置製造工程におけるビア形成の一例を示すフローチャートである。
【図５】図４のビア形成工程における半導体装置の要部断面図である。
【図６】図４のビア形成工程において半導体ウエハに色むらが形成される一例を示す説明図である。
【図７】ビア形成工程においてタングステンプラグの形成時に異物などにより色むらが形成された半導体ウエハの一例を示す模式図である。
【図８】半導体ウエハの外観検査を高感度によって検出した際の一例を示す説明図である。
【図９】検査感度別の検出画像の一例を示す説明図である。
【図１０】半導体装置製造における素子分離領域形成の一例を示すフローチャートである。
【図１１】図１０の素子分離領域形成における半導体装置の要部断面図である。
【図１２】図１０の素子分離領域の形成によって半導体ウエハに色むらが形成される一例を示す説明図である。
【図１３】レーザ散乱光を用いた検査装置の一例を示す説明図である。
【図１４】白色光を用いた検査装置の一例を示す説明図である。
【図１５】電子線比較を用いた検査装置の一例を示す説明図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は、本発明の一実施の形態によるデータ集計システムにおける構成の一例を示す説明図、図２は、図１のデータ集計システムに設けられた検査装置における半導体ウエハの外観欠陥エリアを検出する一例を示す説明図、図３は、半導体ウエハに形成される判定領域区分の一例を示す説明図、図４は、半導体装置製造工程におけるビア形成の一例を示すフローチャート、図５は、図４のビア形成工程における半導体装置の要部断面図、図６は、図４のビア形成工程において半導体ウエハに色むらが形成される一例を示す説明図、図７は、ビア形成工程においてタングステンプラグの形成時に異物などにより色むらが形成された半導体ウエハの一例を示す模式図、図８は、図７の半導体ウエハの外観検査を高感度によって検出した際の一例を示す説明図、図９は、検査感度別の検出画像の一例を示す説明図、図１０は、半導体装置製造における素子分離領域形成の一例を示すフローチャート、図１１は、図１０の素子分離領域形成における半導体装置の要部断面図、図１２は、図１０の素子分離領域の形成によって半導体ウエハに色むらが形成される一例を示す説明図、図１３は、レーザ散乱光を用いた検査装置の一例を示す説明図、図１４は、白色光を用いた検査装置の一例を示す説明図、図１５は、電子線比較を用いた検査装置の一例を示す説明図である。
【００２３】
〈実施の形態の概要〉
本実施の形態の概要は、半導体ウエハ（半導体ウエハＷ）を準備する工程と、半導体ウエハに所望の膜（主導体膜１２、絶縁膜１７）を堆積させる工程と、所望の膜が堆積された半導体ウエハの外観検査を行い、半導体ウエハの成膜不良を検出する工程と、外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する。
【００２４】
そして、外観検査を行う工程は、外観検査装置（検査装置２，２ａ，２ｂ）を用いて第１の検査感度（標準感度）により半導体ウエハの色むらが生じている領域を検出し、外観検査装置を用いて第１の検査感度よりも強い検査感度である第２の検査感度（高感度）により半導体ウエハの色むらが生じている領域を検出し、第１の検査感度により検出された領域と第２の検査感度により検出された領域とが重複している検出箇所において、第２の検査感度により検出された領域（欠陥箇所Ｆ６，Ｆ３）を不良として抽出する。
【００２５】
また、本実施の形態の他の概要は、半導体ウエハ（半導体ウエハＷ）を準備する工程と、半導体ウエハに所望の膜（主導体膜１２、絶縁膜１７）を堆積させる工程と、所望の膜が堆積された半導体ウエハの外観検査を行い、半導体ウエハの成膜不良を検出する工程と、外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する半導体装置の製造方法である。
【００２６】
外観検査を行う工程は、外観検査装置（検査装置２，２ａ，２ｂ）を用いて第１の検査感度により半導体ウエハの色むらを検出し、外観検査装置を用いて第１の検査感度よりも強い検査感度である第２の検査感度により半導体ウエハの色むらを検出し、第１の検査感度により検出された領域と第２の検査感度により検出された領域とが重複している検出箇所において、第２の検査感度により検出された領域に係る半導体チップ（欠陥箇所エリアＡ１，Ａ２）を不良として抽出する。
【００２７】
以下、上記した概要に基づいて、実施の形態を詳細に説明する。
【００２８】
〈データ集計システムの構成〉
本実施の形態において、データ集計システム１は、半導体装置製造におけるウエハプロセス処理（前工程）、およびウエハプロセス処理後の電気的特性試験において不良となった半導体チップを選別するシステムである。
【００２９】
データ集計システム１は、図１に示すように、検査装置２，２ａ，２ｂ、解析サーバ３、欠陥情報編集サーバ４、ウエハプロセスマップサーバ５、ウエハテストマップサーバ６、データ編集サーバ７、およびマップデータサーバ８から構成されている。
【００３０】
検査装置２，２ａ，２ｂによる検査は、ウエハプロセス工程（前工程）において行われる検査であり、半導体ウエハの異物検査、ならびに外観検査を行う。この外観検査は、半導体ウエハの照射した光の反射強度などを画像処理し、色むらなどが生じている箇所を欠陥箇所として検出し、その欠陥解析データに基づいて、欠陥マップを生成する。
【００３１】
検査装置２は、例えば、多層配線を形成する配線工程において、第１の配線層とその上層の第２の配線層とを電気的につなぐ接続領域であるビアを形成するタングステンプラグを形成する工程において欠陥箇所を検査する。
【００３２】
検査装置２ａは、第２の配線層とその上層の第３の配線層とを電気的につなぐビアを形成するタングステンプラグを形成する工程において欠陥箇所を検査し、検査装置２ｂは、例えば、第３の配線層とその上層の第４の配線層とを電気的につなぐビアを形成するタングステンプラグを形成する工程において欠陥箇所を検査する。
【００３３】
解析サーバ３は、各々の検査装置２，２ａ，２ｂの検査結果を一時的に格納し、欠陥情報編集サーバ４に送信する。欠陥情報編集サーバ４は、解析サーバ３から送信された検査装置２，２ａ，２ｂによる個々の半導体チップの検査結果を、例えば、半導体ウエハ毎に関連付けし、半導体チップの欠陥情報として生成する。
【００３４】
欠陥情報編集サーバ４が生成した欠陥情報は、ウエハプロセスマップサーバ５に送信される。ウエハプロセスマップサーバ５は、半導体ウエハ毎に関連付けされた欠陥情報（各検査装置２，２ａ，２ｂの検査結果）を合成して、対応する半導体ウエハ毎に半導体チップの前工程欠陥合成マップ（半導体ウエハにおけるどの半導体チップが欠陥となっているかを示すマップ）を生成する。
【００３５】
すなわち、検査装置２，２ａ，２ｂの別々に検査して生成された欠陥情報を合成し、対応する半導体ウエハに重ね合わせて、検査装置２，２ａ，２ｂにて検出された欠陥箇所を含む不良の半導体チップのマップを生成する。
【００３６】
ウエハプロセスマップサーバ５が生成した前工程欠陥合成マップは、ウエハテストマップサーバ６に送信され、該ウエハテストマップサーバ６に前工程欠陥合成マップの情報が格納される。
【００３７】
また、ウエハテストマップサーバ６には、ウエハプロセス工程（前工程）後に半導体チップにおける電気的特性のテストを行い、半導体チップの良品、不良品の選別を行うテスタＴ１，Ｔ２などが接続され、その選別結果も格納される。
【００３８】
ウエハテストマップサーバ６に格納されたテスタＴ１，Ｔ２の選別結果、および欠陥合成マップの情報は、データ編集サーバ７に送信される。データ編集サーバ７は、選別結果に基づいて、電気的特性欠陥合成マップ（半導体ウエハにおけるどの半導体チップが電気的特性不良となっているかを示すマップ）を生成する。
【００３９】
そして、前工程欠陥合成マップと電気的特性欠陥合成マップとを合成し、不良となったすべての半導体チップを示す全データ欠陥合成マップを生成する。データ編集サーバ７が生成した全データ欠陥合成マップは、レーザマーカＬＭ、またはマップデータサーバ８などに送信される。
【００４０】
レーザマーカＬＭは、全データ欠陥合成マップに基づいて、不良の半導体チップにレーザビームを照射し、該半導体チップを焼損させてマーキングを行う。マップデータサーバ８は、全データ欠陥合成マップに基づいて、半導体装置の組み立て工程（後工程）において、良品となった半導体チップのみをピックアップする情報を生成する。
【００４１】
そして、半導体装置の組み立て工程（後工程）において、レーザマーカＬＭによりマーキングされた半導体チップ、またはマップデータサーバ８によって不良と識別された半導体チップは、不良チップとして処理され、良品の半導体チップのみが半導体装置として組み立てられる。
【００４２】
〈検査装置による外観検査〉
次に、検査装置２による半導体ウエハの外観検査について説明する。
【００４３】
図２は、検査装置２における半導体ウエハＷの外観欠陥エリアを検出する一例を示す説明図である。図２においては、半導体ウエハＷの一部を拡大した図となっている。なお、ここでは、検査装置２における検査技術について説明するが、検査装置２ａ，２ｂにおける検査技術も同様である。
【００４４】
外観検査は、第１の欠陥検出工程、第２の欠陥検出工程、および欠陥エリア決定工程を有している。まず、第１の欠陥検出工程では、検査装置２により、欠陥（異物、外観異常エリア）の検出感度を標準感度にして半導体ウエハの欠陥箇所を検出する。これにより、欠陥位置が検出される。例えば、図２（ａ）に示す欠陥箇所Ｆ１，Ｆ２（図中、黒丸で示す）などである。
【００４５】
続いて、第２の欠陥検出工程において、検出感度を標準感度よりも欠陥の検出感度が高い感度に設定して、再び半導体ウエハの欠陥箇所を検出する。
【００４６】
この高感度の検出によって、例えば、図２（ｂ）に示すように、欠陥箇所Ｆ３〜Ｆ６（図中、点線で示す）が得られる。この場合、欠陥箇所Ｆ３，Ｆ６は、実際に欠陥がある箇所であるが、欠陥箇所Ｆ４，Ｆ５は、検出感度を高めることによって出現する虚報の欠陥箇所である。
【００４７】
そして、欠陥エリア決定工程において、第１の欠陥検出工程において検出された欠陥箇所に第２の欠陥検出工程にて検出された欠陥箇所が重なっているエリアを欠陥箇所として決定する。
【００４８】
すなわち、第１の欠陥検出工程において検出された欠陥箇所と第２の欠陥検出工程にて検出された欠陥箇所とが重なっている箇所において、該第２の欠陥検出工程にて検出された点線内のエリア（図２（ｃ））が欠陥箇所として決定され、その欠陥箇所のエリアに該当する半導体チップを不良チップとして処理する。
【００４９】
また、決定した欠陥箇所のエリアにかかる半導体チップを決定し、該半導体チップが位置する領域を欠陥箇所エリアとして決定し、欠陥箇所エリア内の半導体チップを不良チップとして処理するようにしてもよい。
【００５０】
図２（ｃ）では、欠陥箇所Ｆ２と欠陥箇所Ｆ６、および欠陥箇所Ｆ１と欠陥箇所Ｆ３とがそれぞれ重複しており、欠陥箇所Ｆ６に係る点線内のエリア、および欠陥箇所Ｆ３に係る点線内のエリアを不良箇所としてそれぞれ決定する。
【００５１】
また、不良箇所Ｆ６，Ｆ３のエリアにかかる半導体チップの領域を欠陥箇所エリアＡ１，Ａ２（ハッチングにて示す）とし、これら欠陥箇所エリアＡ１，Ａ２にかかる半導体チップＣＨを不良チップと判定するようにしてもよい。
【００５２】
このように、外観異常を作業者の目視ではなく、検査装置２，２ａ，２ｂによって自動的に行うことにより、ばらつきが少なく高精度な外観異常検出を行うことが可能となり、半導体装置の品質を高精度に安定化させることができる。
【００５３】
図２では、第１の欠陥検出工程において検出された欠陥箇所と第２の欠陥検出工程にて検出された欠陥箇所とが重複するエリアを欠陥箇所エリアとすることを説明した。この欠陥箇所エリアの決定は、例えば、後述する図３に示すように、第２の欠陥検出工程において検出された欠陥箇所エリアが、半導体ウエハの広範囲にわたる場合（ある一定の範囲を超えた場合）には不良判定を行わずに、再度外観検査を行うようにしてもよい。
【００５４】
〈半導体ウエハの判定領域区分の例〉
図３は、半導体ウエハＷに形成される判定領域区分の一例を示す説明図である。
【００５５】
この場合、図示するように、半導体ウエハＷは、同軸的な円からなる領域Ｒ１、領域Ｒ１を除く半導体ウエハＷの領域を４等分した領域Ｒ２、領域Ｒ３、領域Ｒ４、および領域Ｒ５がそれぞれ設定されている。
【００５６】
そして、第２の欠陥検出工程において検出された欠陥箇所エリア（点線にて示す）が、領域Ｒ１〜Ｒ５のうち、２つ以上の領域にまたがる場合には、不良判定を行わずに、再度外観検査を行う。図３では、第２の欠陥検出工程において検出された欠陥箇所エリアが、領域Ｒ１，Ｒ２，Ｒ４，Ｒ５の４つの領域にまたがっているので、検査装置２（，２ａ，２ｂ）は、第１の欠陥検出工程、および第２の欠陥検出工程において検出された欠陥箇所エリアの情報と共に不良判定を行わずに再測定を行う旨の情報を解析サーバ３に送信する。
【００５７】
ここでは、判定領域を５つの領域に区切った例を示したが、該判定領域の形状や数などは任意であり、図３に示したもの以外であってもよい。
【００５８】
〈ビア形成工程の一例〉
図４は、半導体装置製造工程におけるビア形成の一例を示すフローチャートであり、図５は、図４のビア形成工程における半導体装置の要部断面図である。
【００５９】
まず、半導体ウエハＷに形成された絶縁膜９上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして用いて、図５（ａ）に示すように、絶縁膜９をドライエッチングすることにより（ステップＳ１０１）、該絶縁膜９にコンタクトホール１０を形成する。
【００６０】
続いて、コンタクトホール１０内に、タングステン（Ｗ）などからなる導電性のプラグ（図示せず）を形成する。プラグを形成するには、例えば、図５（ｂ）に示すように、コンタクトホール１０の内部（底部および側壁上）を含む絶縁膜９上に、成膜温度（基板温度）２００℃〜４５０℃程度のスパッタ法やＣＶＤ（Chemical Vapor Deposition：化学気相成長）法などによりバリア導体膜１１（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する（ステップＳ１０２）。
【００６１】
それから、タングステン膜などからなる主導体膜１２を、図５（ｃ）に示すように、成膜温度（基板温度）４００℃〜５００℃程度のＣＶＤ法などによってバリア導体膜１２上にコンタクトホール１０を埋めるように形成する（ステップＳ１０３）。
【００６２】
その後、絶縁膜９上の不要な主導体膜１２、およびバリア導体膜１１をＣＭＰ法またはエッチバック法などによって除去することにより、ビアを形成することができる。
【００６３】
〈ビア形成工程において色むらが形成される理由〉
図６は、図４のビア形成工程において半導体ウエハに色むらが形成される一例を示す説明図である。
【００６４】
まず、図６（ａ）に示すように、図４におけるステップＳ１０１の処理を終了した後、図４のステップＳ１０２の処理を行う。ここで、ステップＳ１０２の処理後、図６（ｂ）に示すように、何らかの理由によって主導体膜１２上に、例えば、カーボン（Ｃ）系、あるいは樹脂系などの異物１３が付着する。
【００６５】
異物１３が付着した状態により、図４のステップＳ１０３の処理が行われると、ＣＶＤ法による成膜時の温度により、図６（ｃ）に示すように、異物１３から、例えば、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ2）、水（Ｈ2Ｏ）などの脱ガスが発生し、異物１３、およびその近傍の成膜が阻害されてしまったり、あるいは膜厚の減少や膜質異常などが発生してしまう。
【００６６】
このような、異物１３からの脱ガスに起因する成膜異常のエリアが色むらとなり、外観異常となって現れることになる。よって、検査装置２，２ａ，２ｂ（図１）では、ビアを形成するタングステンプラグを形成する工程毎において欠陥箇所を検査している。
【００６７】
〈色むらの判定について〉
続いて、色むら部分の判定技術について説明する。
【００６８】
図７は、ビア形成工程においてタングステンプラグを形成時に異物などにより色むらが形成された半導体ウエハＷの一例を示す模式図である。
【００６９】
図７において、黒丸の部分が、異物１３（図６）からの脱ガスなどによって成膜が阻害された領域（成膜されていない部分）である。また、黒丸の領域を囲っているハッチングにて示された領域は、膜質異常などが発生した領域であり、ハッチングにて示された領域を囲っているドットにて示された領域は、膜質異常、あるいは膜厚の減少などが発生した領域を示している。
【００７０】
また、ドットにて示されている半導体ウエハＷの周辺部の領域は、成膜異常ではなく、例えば、半導体ウエハＷの面、あるいは膜厚などが均一でないために色むらとして認識される部分である。
【００７１】
図８は、図７の半導体ウエハＷの外観検査を高感度によって検出した際の一例を示す説明図である。ここで、図８の黒丸の領域は、図７の黒丸の領域に相当し、図８のハッチングの領域は、図７のハッチング、およびドットの領域に相当する。
【００７２】
検査装置により高感度の検出を行った場合、図示するように、図７に示した黒丸、ハッチングにて示す領域の他に、ドットにて示す新たな領域が色むらとして検出されている。この新たに検出されるドットのにて示す領域は、成膜異常などではなく、正常に成膜された部分であるが、検査装置の検出感度を高感度としたために、膜厚やウエハ面の均一性などの少しの変化をひろってしまい、色むら異常として検出（虚報）した箇所である。
【００７３】
このように、検査装置による外観検査を高感度にて実施すると、本来は不良でない領域（半導体チップ）まで不良にされてしまうことになる。一方、検査装置による外観検査を標準度にて実施すると、図８の黒丸の領域のみが検出されるだけであり、不良である図８のハッチングの領域（半導体チップ）が良品と判定されてしまうことになる。
【００７４】
そこで、前述したように、標準感度にて検出された不良領域（欠陥箇所）と高感度にて検出された不良領域（欠陥箇所）とが重複するエリアを欠陥箇所エリアとして判定する。これにより、不良の半導体チップを高精度に検出することができる。
【００７５】
〈検出感度の設定〉
図９は、検査感度別の検出画像の一例を示す説明図である。図９（ａ）は、標準感度における検出例を示しており、図９（ｂ）は、標準感度よりも強い検出感度となる中感度による検出例を示している。また、図９（ｃ）は、中感度よりも強い検出感度となる高感度による検出例を示しており、図９（ｄ）は、高感度よりも強い検出感度となる最高感度による検出例を示している。
【００７６】
まず、図９（ａ）において、点線内の領域が不良として検出したい領域である。この場合、標準感度による検査では、成膜不良となっている点線の領域すべてが検出されておらず、点線の領域よりも小さい、実線にて示された領域を不良として検出しており、ハッチングにて示す半導体チップＣＨが不良と判定される。
【００７７】
続いて、中感度による検査では、図９（ｂ）に示すように、標準感度の場合よりも不良として検出した領域（点線で示す）が大きくなっており、ハッチングにて示す不良の半導体チップＣＨ数も、図９（ａ）に比べて多くはなっているが、図９（ａ）における点線に示す領域すべてを不良として検出していない。また、半導体ウエハＷの周辺部において、ドットにて示す誤検出（虚報）が少し発生している。
【００７８】
続いて、高感度の検出の場合には、図９（ｃ）に示すように、図９（ａ）における点線に示す領域と略同じ領域を不良として検出しており、不良と判定される半導体チップＣＨ数も図９（ａ）と略同じとなる。しかし、感度を上げることにより、半導体ウエハＷの周辺部において、ドットにて示す誤検出（虚報）が増加している。
【００７９】
最高感度の場合、図９（ｄ）に示すように、図９（ａ）にて示す点線の領域だけでなく、ドットにて示す多数の誤検出（虚報）が発生している。このように、検査感度を上げると、検出したい成膜不良の領域を検出しやすくできるが、それに伴い、誤検出も多く発生してしまうことにある。
【００８０】
よって、外観欠陥エリアの検出には、欠陥箇所の中心、およびその近傍を検出する標準感度による検出と、成膜不良となっている図９（ａ）の点線の領域を検出する高感度による検出とを組み合わせる。これにより、誤検出の発生を防止しながら，高精度に不良領域の検出を行うことができる。
【００８１】
ここで、標準感度、中感度、高感度、および最高感度などの感度レベルは、一例を示したものであり、検査時には、検査装置の検出感度を、図９の標準感度と高感度に相当するように設定し、検査を行うものとする。
【００８２】
〈素子分離領域形成の一例〉
図１０は、半導体装置製造における素子分離領域形成の一例を示すフローチャートであり、図１１は、図１０の素子分離領域形成における半導体装置の要部断面図である。
【００８３】
まず、ｐ型の単結晶シリコンなどからなる半導体ウエハＷを準備し、この半導体ウエハＷを酸化（好ましくは熱酸化）して、該半導体ウエハＷの表面（主面）に、絶縁膜１４を形成する（ステップＳ２０１）。
【００８４】
その後、絶縁膜１４上にＣＶＤ法（例えば熱ＣＶＤ法）などにより、絶縁膜１５を形成（堆積）する（ステップＳ２０２）。絶縁膜１４は、好ましくは酸化シリコン膜からなり、絶縁膜１５は、好ましくは窒化シリコン膜からなる。
【００８５】
それから、フォトレジストパターン（図示しないが、このフォトレジストパターンは絶縁膜１５上にフォトリソグラフィ法を用いて形成される）をエッチングマスクとして（ステップＳ２０３）、絶縁膜１５、絶縁膜１４、および半導体基板Ｗを順次ドライエッチングすることにより、素子分離形成予定領域の半導体ウエハＷに溝（素子分離用の溝）１６を形成する（ステップＳ２０４）。溝１６は、絶縁膜１５、および絶縁膜１４を貫通し、溝１６の底部が半導体ウエハＷの厚みの途中に位置するように形成されている。
【００８６】
続いて、トランジスタ形成のための犠牲酸化膜形成としてのプレ酸化を行う（ステップＳ２０５）。このプレ酸化は、例えば、熱酸化法により、半導体ウエハＷ上に犠牲酸化膜としての酸化シリコン膜（ＳｉＯ2）が形成される。
【００８７】
その後、ステップＳ２０５の処理において形成したプレ酸化膜を、フッ酸（ＨＦ）を用いてエッチングを行うことにより、プレ酸化膜を除去する（ステップＳ２０６）。図１１（ａ）は、ステップＳ２０６によるプレ酸化膜の除去が終了した状態を示している。
【００８８】
プレ酸化膜の除去後、溝１６の内部（すなわち溝１６の底面および側壁）を酸化（好ましくは熱酸化）して（ステップＳ２０７）、表面酸化された絶縁膜（図示せず）を形成する。絶縁膜は、酸化シリコン膜または酸窒化シリコン膜からなり、溝１６の底面および側壁上などに形成される。
【００８９】
次に、図１１（ｂ）に示すように、半導体ウエハＷの主面（主面全面）上に、溝１６内を埋めるように、絶縁膜１７を形成（堆積）する（ステップＳ２０８）。絶縁膜１７は、好ましくは酸化シリコン膜からなり、例えば、ＣＶＤ法により形成する。
【００９０】
この絶縁膜１７は、例えば、Ｏ3−ＴＥＯＳ酸化膜からなる。Ｏ3−ＴＥＯＳ酸化膜とは、オゾン（Ｏ3）、およびＴＥＯＳ（Tetraethoxysilane：テトラエトキシシラン、またはTetra Ethyl Ortho Silicateとも言う）を原料ガスとして用いて熱ＣＶＤ法（成膜温度は、例えば、５００℃程度〜６００℃程度）により形成した酸化シリコン膜である。
【００９１】
そして、溝１６に埋め込んだ絶縁膜１７を焼き締めるための熱処理（アニール処理）を行う（ステップＳ２０９）。この熱処理は、半導体ウエハＷを例えば１０００℃程度で熱処理する。
【００９２】
続いて、絶縁膜１７上にフォトリソグラフィ法を用いて形成されるフォトレジストパターン（図示せず）をエッチングマスクとして（ステップＳ２１０）、絶縁膜１７をドライエッチングして絶縁膜１７に溝（図示せず）を形成する（ステップＳ２１１）。
【００９３】
その後、絶縁膜１７（および表面酸化された絶縁膜）をＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により研磨する（ステップＳ２１２）。これにより、溝１６の外部の絶縁膜１７が除去され、溝１６内に絶縁膜１７（および表面酸化された絶縁膜）が残される。
【００９４】
そして、溝１６内の絶縁膜１７の上部（上面）をドライエッチングによってエッチバックすることにより、溝１６内の絶縁膜１７の上面を後退させる。絶縁膜１５をウェットエッチングなどにより除去し、さらに、絶縁膜１４をウェットエッチングなどにより除去する。
【００９５】
溝１６の内部には絶縁膜１４，１５、および絶縁膜１７が埋め込まれた状態で残存し、溝１６の内部に残存する絶縁膜１７（、および表面酸化された絶縁膜）により、素子分離領域（図示せず）が形成される。
【００９６】
このように、素子分離領域は、ＬＯＣＯＳ（local oxidation of silicon）法ではなく、ＳＴＩ（Shallow Trench Isolation）法により形成される。
【００９７】
〈素子分離領域形成において色むらが発生する理由〉
図１２は、図１０の素子分離領域の形成によって半導体ウエハに色むらが形成される一例を示す説明図である。
【００９８】
まず、図１０におけるステップＳ２０１〜Ｓ２０６の処理を終了した後、図１０のステップＳ２０７の処理を行う。ここで、ステップＳ２０６の処理後、図１２（ａ）に示すように、何らかの理由によって絶縁膜１５上に、例えば、カーボン（Ｃ）系、あるいは樹脂系などの異物１３が付着したものとする。
【００９９】
異物１３が付着した状態により、図１０のステップＳ２０８の処理が行われると、前述したように、成膜温度が、例えば、５００℃程度〜６００℃程度の熱ＣＶＤ法などによって行われ、かつ成膜時間が長いために、異物１３から、例えば、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ2）、水（Ｈ2Ｏ）などの脱ガスが発生し、図１２（ｂ）に示すように、異物１３、およびその近傍の成膜が阻害されてしまったり、あるいは膜厚の減少や膜質異常などが発生してしまう。
【０１００】
このような場合にも、半導体ウエハＷには、異物１３からの脱ガスに起因する成膜異常のエリアが色むらとなり、外観異常となって現れることになる。よって、前述したタングステンプラグを形成する工程毎の欠陥箇所だけでなく、素子分離領域を形成する工程においても、検査装置２，２ａ，２ｂによる外観検査を行うことが有効となる。
【０１０１】
〈検査装置の構成例〉
次に、検査装置２，２ａ，２ｂの検出技術について説明する。
【０１０２】
検査装置２，２ａ，２ｂは、例えば、レーザ散乱光を用いたタイプ、白色光（光学）を用いたタイプ、または電子線（SEM:Scaning Electron Microscope）比較を用いたタイプなどがある。
【０１０３】
まず、レーザ散乱光を用いた検査装置の場合は、図１３に示すように、レーザＬを用いて半導体ウエハＷ表面に斜方照明を当て、該半導体ウエハＷ表面からの散乱光を空間フィルタＦを通してリニアイメージセンサＬＳにて散乱光を検出する。
【０１０４】
検出した散乱光は、リニアイメージセンサＬＳによって光電変換され、その出力信号レベルを隣接するダイ間（半導体チップ間）で比較する。
【０１０５】
比較した信号レベル差が、あるしきい値以上の場合には、その部分を欠陥として抽出する。検出感度は、しきい値により変化する。このしきい値が、図２などで述べた感度（標準感度、高感度）となり、しきい値を上げると虚報（誤検出）が多くなる。
【０１０６】
また、白色光（光学）を用いた検査装置は、図１４に示すように、高輝度照明（キセノンランプ等）Ｘｅを用いて半導体ウエハＷ表面に落射照明を当て、該半導体ウエハＷ表面からの正反射光をリニアイメージセンサＬＳで検出する。
【０１０７】
検出した正反射光をリニアイメージセンサＬＳで光電変換し、その出力信号レベルを隣接するダイ間（半導体チップ間）、あるいは隣接するセル間で比較する。比較した信号レベル差が、あるレベル（濃淡しきい値）以上の場合、その部分を欠陥として抽出する。検出感度は、濃淡しきい値により変化する。よって、濃淡しきい値が、図２などで述べた感度（標準感度、高感度）となり、濃淡しきい値を上げると虚報（誤検出）が多くなる。
【０１０８】
続いて、電子線（SEM）比較を用いた検査装置の場合では、図１５に示すように、電子ビーム（１次電子）を半導体ウエハＷに照射し、パターン（欠陥）から放出される２次電子量を、センサＳによって明るさに変換して（２次電子量の強度分布）画像を取得する。取得した画像を元に、セルピッチ、ダイピッチ単位に差画像を算出し欠陥を検出する。
【０１０９】
この場合、センサＳによる２次電子の検出感度が、図２などで述べた感度（標準感度、高感度）となり、検出感度を上げると虚報（誤検出）が多くなる。
【０１１０】
以上、レーザ散乱光を用いたタイプ、白色光（光学）を用いたタイプ、または電子線比較を用いたタイプなどの検査装置において、それぞれ標準感度と高感度によって外観間検査を行うことにより、半導体ウエハＷの外観検査を高精度に行うことができる。
【０１１１】
それにより、本実施の形態によれば、検査装置２，２ａ，２ｂを用いることにより、作業者の目視による外観検査を行うことなく、効率よく、高精度に半導体ウエハＷの外観異常を検出することができる。
【０１１２】
また、高品質の半導体装置を安定して供給することができる。さらに、外観検査を作業者が行わないので、半導体装置の生産性を向上させることができる。
【０１１３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１１４】
本発明は、半導体装置の製造プロセスにおいて、成膜不良を自動的に検査する外観検査の技術に適している。
【符号の説明】
【０１１５】
１ データ集計システム
２ 検査装置
２ａ 検査装置
２ｂ 検査装置
３ 解析サーバ
４ 欠陥情報編集サーバ
５ ウエハプロセスマップサーバ
６ ウエハテストマップサーバ
７ データ編集サーバ
８ マップデータサーバ
９ 絶縁膜
１０ コンタクトホール
１１ バリア導体膜
１２ 主導体膜
１３ 異物
１４ 絶縁膜
１５ 絶縁膜
１６ 溝
１７ 絶縁膜
Ｔ１ テスタ
Ｔ２ テスタ
ＬＭ レーザマーカ
Ｗ 半導体ウエハ
ＣＨ 半導体チップ
Ｌ レーザ
Ｆ 空間フィルタ
ＬＳ リニアイメージセンサ
Ｓ センサ
【特許請求の範囲】
【請求項１】
半導体ウエハを準備する工程と、
前記半導体ウエハに所望の膜を堆積させる工程と、
所望の前記膜が堆積された前記半導体ウエハの外観検査を行い、前記半導体ウエハの成膜不良を検出する工程と、
前記外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する半導体装置の製造方法であって、
前記外観検査を行う工程は、
外観検査装置を用いて第１の検査感度により前記半導体ウエハの色むらが生じている領域を検出し、前記外観検査装置を用いて前記第１の検査感度よりも強い検査感度である第２の検査感度により前記半導体ウエハの色むらが生じている領域を検出し、前記第１の検査感度により検出された領域と前記第２の検査感度により検出された領域とが重複している検出箇所において、前記第２の検査感度により検出された領域を不良として抽出することを特徴とする半導体装置の製造方法。
【請求項２】
半導体ウエハを準備する工程と、
前記半導体ウエハに所望の膜を堆積させる工程と、
所望の前記膜が堆積された前記半導体ウエハの外観検査を行い、前記半導体ウエハの成膜不良を検出する工程と、
前記外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する半導体装置の製造方法であって、
前記外観検査を行う工程は、
外観検査装置を用いて第１の検査感度により前記半導体ウエハの色むらを検出し、前記外観検査装置を用いて前記第１の検査感度よりも強い検査感度である第２の検査感度により前記半導体ウエハの色むらを検出し、前記第１の検査感度により検出された領域と前記第２の検査感度により検出された領域とが重複している検出箇所において、前記第２の検査感度により検出された領域に係る半導体チップを不良として抽出することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２記載の半導体装置の製造方法において、
前記外観検査を行う工程は、
前記半導体ウエハを複数の判定領域に分割し、
前記第２の検査感度により検出された領域が、２つまたはそれ以上の前記判定領域にまたがって検出された際に、前記成膜不良の抽出を行わないことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置の製造方法において、
前記半導体ウエハの成膜不良は、
前記半導体ウエハに付着した異物に起因し、
前記異物は、
カーボン系の異物であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、
前記半導体ウエハに堆積させる所望の膜は、
タングステン膜であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、
前記半導体ウエハに堆積させる所望の膜は、
ＳＴＩ法により形成される酸化膜であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６のいずれか１項に記載の半導体装置の製造方法において、
前記膜は、
熱処理により成膜させることを特徴とする半導体装置の製造方法。
【請求項１】
半導体ウエハを準備する工程と、
前記半導体ウエハに所望の膜を堆積させる工程と、
所望の前記膜が堆積された前記半導体ウエハの外観検査を行い、前記半導体ウエハの成膜不良を検出する工程と、
前記外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する半導体装置の製造方法であって、
前記外観検査を行う工程は、
外観検査装置を用いて第１の検査感度により前記半導体ウエハの色むらが生じている領域を検出し、前記外観検査装置を用いて前記第１の検査感度よりも強い検査感度である第２の検査感度により前記半導体ウエハの色むらが生じている領域を検出し、前記第１の検査感度により検出された領域と前記第２の検査感度により検出された領域とが重複している検出箇所において、前記第２の検査感度により検出された領域を不良として抽出することを特徴とする半導体装置の製造方法。
【請求項２】
半導体ウエハを準備する工程と、
前記半導体ウエハに所望の膜を堆積させる工程と、
所望の前記膜が堆積された前記半導体ウエハの外観検査を行い、前記半導体ウエハの成膜不良を検出する工程と、
前記外観検査において不良と検出された半導体チップを不良チップとして認定する工程とを有する半導体装置の製造方法であって、
前記外観検査を行う工程は、
外観検査装置を用いて第１の検査感度により前記半導体ウエハの色むらを検出し、前記外観検査装置を用いて前記第１の検査感度よりも強い検査感度である第２の検査感度により前記半導体ウエハの色むらを検出し、前記第１の検査感度により検出された領域と前記第２の検査感度により検出された領域とが重複している検出箇所において、前記第２の検査感度により検出された領域に係る半導体チップを不良として抽出することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２記載の半導体装置の製造方法において、
前記外観検査を行う工程は、
前記半導体ウエハを複数の判定領域に分割し、
前記第２の検査感度により検出された領域が、２つまたはそれ以上の前記判定領域にまたがって検出された際に、前記成膜不良の抽出を行わないことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置の製造方法において、
前記半導体ウエハの成膜不良は、
前記半導体ウエハに付着した異物に起因し、
前記異物は、
カーボン系の異物であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、
前記半導体ウエハに堆積させる所望の膜は、
タングステン膜であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、
前記半導体ウエハに堆積させる所望の膜は、
ＳＴＩ法により形成される酸化膜であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６のいずれか１項に記載の半導体装置の製造方法において、
前記膜は、
熱処理により成膜させることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１３−８４８０５（Ｐ２０１３−８４８０５Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１１−２２４１６１（Ｐ２０１１−２２４１６１）
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]