【課題】終端抵抗若しくはダンピング抵抗として機能する抵抗を備えた出力バッファ回路の出力特性と面積効率を向上させる。
【解決手段】出力トランジスタＴ１１，Ｔ１２の出力ノードを配線Ｌ１〜Ｌ５及び抵抗Ｒ１１，Ｒ１２を介してパッド１１に接続した出力回路において、抵抗Ｒ１１，Ｒ１２の両側に出力トランジスタを形成する複数の領域１２，１３を相対向するようにレイアウトし、領域１２，１３の外側にパッド１１をレイアウトした。 （もっと読む）

【課題】キャパシタ誘電体膜の劣化を防止しながら、金属配線間を絶縁膜で所望に埋め込むことができる半導体装置の製造方法を提供すること。
【解決手段】シリコン基板（半導体基板）１の上方に下地絶縁膜９を形成する工程と、キャパシタQ1、Q2を下地絶縁膜９の上に形成する工程と、キャパシタQ1、Q2を覆う第１層間絶縁膜６８を形成する工程と、第１、第２配線溝３０、３３と、該配線溝３０、３３の底部から下に延びる第１、第２コンタクトホール３１、３４とを第１層間絶縁膜６８に形成する工程と、第１、第２配線溝３０、３３と第１、第２コンタクトホール３１、３４とに第１拡散防止膜３５と第１銅膜３６（第１導電体）とを埋め込む工程と、水素を含まない還元性ガス中において第１銅膜３６をアニールする工程とを有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】デバイスが、複数のバスを占有することなく、メモリにアクセスできるシステムLSIを提供する。
【解決手段】第1と第2のメモリと、第1と第2のバスと、第1と第2のバス間の信号転送を行うバスブリッジとを有し、メモリアクセス回路は、第1のバス側入出力端子と第1のメモリ側入出力端子を接続する第1のアクセス経路と、第2のバス側入出力端子と第2のメモリ側入出力端子を接続する第2のアクセス経路と、第1のバス側入出力端子と第2のメモリ側入出力端子を接続する第3のアクセス経路と、第2のバス側入出力端子と第1のメモリ側入出力端子を接続する第4のアクセス経路とを有し、当該アクセス経路を介して信号転送を行い、第1または第２のバスシステムのメモリアクセス時に、メモリアクセス回路は、第1または第２のバスシステムからの経路選択モード設定信号に応じて、第1〜第4のアクセス経路の少なくとも一つを選択する。 （もっと読む）

【課題】無駄なプログラムの実行完了待ち時間を防止し、並列度を上げることができるマルチコアシステムを提供することを課題とする。
【解決手段】第１のプログラムを実行することにより第１のデータを書き込み、その書き込み完了後に書き込み完了通知を通知する第１のコア（５０２）と、第２のプログラムを実行することにより前記書き込まれた第１のデータを参照する第２のコア（５０３）と、前記第１のプログラムの実行により前記第１のコアから前記書き込み完了通知が通知されると、前記第１のプログラムが実行完了する前に前記第２のプログラムの実行開始を前記第２のコアに指示するスケジューラ（５６２）とを有することを特徴とするマルチコアシステムが提供される。 （もっと読む）

【課題】評価版のグラフィックスソフトウェアを見分けることの出来る処理を施すグラフィックス表示装置を提供する。
【解決手段】VRAMに評価版であることを表示するbitmapのパターンを有するカーソルパターンを格納し、Graphics Display Controller（GDC）の表示レジスタに、カーソルパターンの表示位置等の情報を設定する。GDCの、ハードウェアによってカーソルを表示する処理を使って、bitmapを表示する。カーソルパターンの表示プロセスは、図形の描画実行プロセスと共に呼び出すようにする。 （もっと読む）

【課題】外部回路との入出力用電極パッドを周辺部に高密度に配設した半導体チップに対する電源供給時のＩＲドロップを抑え、かつ、特性試験にも対応できる半導体チップを提供する。
【解決手段】半導体チップ１には半導体基板主面の周辺部に複数の第１の電極パッド２、第１の電極パッド２より内側の領域に少なくとも１個の第２の電極パッド３が配設されている。第１の電極パッド２の配列間には第２の電極パッド３の数以上の間隙部が設けられている。これにより、特性試験時には間隙部を通じてプローブカードとのワイヤ接続を容易に行なうことができ、実装時には、主面に第１の電極パッド２と接続するための第１のボンディングパッド５を、反対面には第２の電極パッド３と接続するための第２のボンディングパッド８が配設された配線基板４を用いることにより、第２の電極パッド３とのワイヤ接続を通じて、回路ブロックに短い配線で電源を供給することができる。 （もっと読む）

【課題】同じプリアンブル変調系列がアクセスゾーン及び中継ゾーン双方に使用されると、加入者局(SS)は１つのフレームの中で同じプリアンブルを複数回検出することになってしまう問題を解決すること。
【解決手段】IEEE802.16ネットワークのダウンリンク中継ゾーンにおけるアンブル変調系列は、ネットワークのプリアンブル変調系列の逆バージョンである。例えば、アンブル変調系列は、
PN^A_i(j)＝PN_i(J−j), i＝0,1,…,113, j=0,1,...,J
に従ってIEEE802.16のプリアンブル変調系列PN_i(i=0,1,...,113)と関連付けられる。Jはネットワークでの高速フーリエ変換(FFT)サイズに依存し、FFTサイズが2048,1024,512の場合、Jはそれぞれ567,283,142に等しい。 （もっと読む）

【課題】種々の機能を実現することができるリコンフィギュラブル回路、設計方法及び設計装置を提供することを課題とする。
【解決手段】処理を行う複数のプロセッサエレメントを含むリコンフィギュラブル回路のデフォルト構成の設計データを入力する入力ステップと、前記デフォルト構成のリコンフィギュラブル回路内の少なくとも１つのプロセッサエレメントを修正した設計データを生成する第１の生成ステップ（８０１，８１１〜８１３）とを有することを特徴とする設計方法が提供される。 （もっと読む）

【課題】ノイズに起因した接続変更の誤判定によるバスリセットすることをなくし、データ通信を継続することができるネットワークの制御方法及びインターフェース装置を提供する。
【解決手段】同期ロスト判定回路４１が、ＤＶＤ再生装置１とフロント液晶表示装置２との間で同期ロストが発生したことを検出した時、タイマ４２が遷移時間を計時する。ノイズ判定回路４３はタイマ４２が計時した遷移時間が基準時間Ｔｋ以下の時には、フロント液晶表示装置２との間で物理的にその接続が切れたのではなく、静電気等のノイズにより論理的な接続が切れたと判定しバスリセットを実行させない。 （もっと読む）

【課題】互いに関連性の高いモジュールを隣接させてメモリ上に配置する配置順を決定して実行ファイルを作成することによって、該メモリを省電力化する。
【解決手段】複数のモジュールを含むプログラムに対して、互いに関連性の高い順にモジュールが配置されるように配置順を決定する配置決定手段（Ｓ１２）と、前記プログラムのオブジェクトをリンク（Ｓ１４）することによって、該プログラムの実行ファイル７４ａを作成すると共に、該プログラムの前記複数のモジュールを電圧制御されるメモリ上の複数の細分化領域への、前記配置順に基づく配置によるメモリマップ７５ａを出力するリンク手段（Ｓ１４）とを有する実行ファイル作成装置により達成される。 （もっと読む）