【課題】記録再生装置からメディアに記録されたコンテンツを、その記録再生装置での利用に限り許可すること。
【解決手段】記録再生装置１００から外部のメディア１１０に、コンテンツ保護規定の適用対象となるコンテンツＡ〜Ｃを記録する場合、記録対象となるコンテンツの記録再生装置１００固有のハッシュ値を生成し、そのコンテンツと関連付けて保持する。一方、メディア１１０内のコンテンツを記録再生装置１００で利用する際には、メディア１１０内のコンテンツのハッシュ値を生成して、記録再生装置１００に保持されているハッシュ値との一致確認をおこなう。ここで、一致が確認された場合に限り、そのハッシュ値の生成元であるコンテンツの記録再生装置１００での利用（たとえば、再生、複製、移動など）を許可する。 （もっと読む）

【課題】試験用の差動ノイズを差動信号に対して高精度に重畳する。
【解決手段】ノイズ発生器１０から発生されたノイズを、ディバイダ２０によりポジ側遅延回路３１およびネガ側遅延回路３２に分配する。ポジ側遅延回路３１、ネガ側遅延回路３２から出力されるノイズは、結合コンデンサと抵抗とを介して、差動伝送路を構成するポジ側、ネガ側の各信号線に印加される。抵抗の抵抗値は、ポジ側、ネガ側の各信号線の特性インピーダンスより十分高く設定されている。そして、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量は、ノイズ発生器１０から発生されるノイズの周波数と、上記の各抵抗を通じて差動伝送路に印加する差動ノイズの振幅とから決定される遅延差を互いに有するように設定される。 （もっと読む）

【課題】効率よく意図した通りにストレージ内のデータを復元不能とし、安全性を向上かつ低廉化を図ること。
【解決手段】ＲＡＩＤを構成する複数のストレージ１０２を制御するストレージ制御装置１００は、書込命令と書込データを取得部３０１により取得し、書込データが暗号化処理部３０２を経由し暗号化されて指定された対象ストレージに出力される第１の経路と書込データが暗号化処理部３０２を経由せず対象ストレージに出力される第２の経路とのうちいずれかの経路を選択部３０３により選択し、書込命令に基づき書込データが保存対象データか、無効化データかを判断部３０４により判断し、保存対象データであると判断された場合、第１の経路を選択し、無効化データであると判断された場合、第２の経路を選択するように選択部３０３を制御部３０５により制御する。 （もっと読む）

【課題】炭素元素からなる線状構造体を有する接続部の更なる低抵抗化を実現して、更なる接続部の微細化を可能とする。
【解決手段】ビア孔２８ａ内を充填し、配線溝３２ａの内壁面を覆うように、例えば超臨界ＣＶＤ法により、ビア孔２８ａ内におけるＣＮＴ２８ｄ間の空隙及びＣＮＴ２８ｄの中空内を導電材料３４で埋め込み、ビアプラグ３３と、ビアプラグ３３上で配線溝３２ａの内壁面を覆う下地膜３２ｂとを同時形成する。 （もっと読む）

【課題】 半導体メモリの消費電流を削減する。
【解決手段】 半導体メモリは、電圧供給回路および制御回路を有する。電圧供給回路は、内部回路がスタンバイ状態であるときに第１電圧をワード線に供給し、内部回路がアクティブ状態であるときに第１電圧よりも高い第２電圧をワード線に供給する。制御回路は、内部回路がスタンバイ状態からアクティブ状態に切り替わるとともにワード線に第２電圧が供給された場合に、電圧供給回路の駆動レベルを切り替えることを指示する。電圧供給回路の駆動能力を、ワード線が第１電圧から第２電圧に変更されるときに大きくし、その他の期間では小さくすることで、電圧供給回路の消費電流を小さくできる。この結果、半導体メモリの消費電流を削減できる。 （もっと読む）

【課題】 電源の投入時に、外部電圧を用いて昇圧電圧を安定して生成し、昇圧電圧を使用している内部回路の誤動作を防止する。
【解決手段】 半導体デバイスは、第１昇圧回路および第１回路を有する。第１昇圧回路は、外部電圧を昇圧することで第１昇圧電圧を生成し第１昇圧電圧を内部回路に供給する。第１回路は、電源投入時に外部電圧を第１昇圧回路の出力に供給し、外部電圧が所定電圧になったときに第１昇圧電圧を第１昇圧回路の出力に供給する。電源の投入時に、第１昇圧回路が安定した第１昇圧電圧を生成するまでの期間に、外部電圧を第１昇圧電圧とすることで、第１昇圧電圧を安定して生成し、内部回路に供給できる。これにより、第１昇圧電圧を使用している内部回路の誤動作を防止できる。 （もっと読む）

【課題】 基準電圧の精度に拘わらずアナログ出力電圧を正確に生成できるＤ／Ａ変換器を提供する。
【解決手段】 基準電圧生成回路５１は、基準電圧Ｖｒｅｆを生成する。Ｄ／Ａ変換回路５２は、ディジタル入力値Ｄｉｎを基準電圧Ｖｒｅｆに応じてアナログ出力電圧Ｖｏｕｔに変換する。実測値記憶回路５３は、基準電圧Ｖｒｅｆの実測値を予め記憶し、記憶している実測値を出力する。Ｄ／Ａ変換器５０の使用者はＤ／Ａ変換時における基準電圧Ｖｒｅｆの電圧値に相当する基準電圧Ｖｒｅｆの実測値を取得できるため、実測値記憶回路５３からの基準電圧Ｖｒｅｆの実測値を基数としたディジタル値をＤ／Ａ変換回路５２のディジタル入力値Ｄｉｎとして供給することで、基準電圧Ｖｒｅｆの精度に拘わらずアナログ出力電圧Ｖｏｕｔを正確に生成できる。 （もっと読む）

【課題】 ＳＥＭレビューを、より効率的に行う技術が望まれている。
【解決手段】 記憶装置に、異なる条件で欠陥検出が行われた２種類の欠陥検出データが記憶される。撮像装置が、指令された位置情報により特定される位置の画像を取得する。制御装置が、欠陥検出データの各々に登録されている欠陥の位置情報に基づいて、同一の欠陥が少なくとも２つの欠陥検出データに重複して登録されているか否かを判定し、重複して登録されていると認定される欠陥を重複欠陥と認定する。欠陥検出データに登録されている欠陥の位置情報で特定される位置の画像を、撮像装置により取得する際に、重複欠陥については、当該重複欠陥の位置の画像を重複して取得しない制御を行う。 （もっと読む）

【課題】半導体装置の製造方法において、ポケット注入によるロールオフ現象の抑制と共に、セルキャパシタにおいて電荷を長期間保持できるようにすること。
【解決手段】チャネル領域におけるシリコン基板３０の上にゲート絶縁膜４０を形成する工程と、ゲート絶縁膜４０上に第１の方向D1に延在する第１のワード線４５ａと第１の方向D1に交差する第２の方向D2に延在する第２のワード線４５ａとを形成する工程と、第１のワード線４５ａの上面の一部を覆うレジストパターン４７を形成する工程と、レジストパターン４７をマスクに使用し、基板表面の垂直方向からビットコンタクト領域Iに傾いた方向であって、且つ、第１の方向D1と第２の方向D2の両方に対して斜めの方向から、チャンネル領域と同導電型の不純物をビットコンタクト領域I側の活性領域にイオン注入する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】短いリードタイムで製造でき、高い集積度を有するアナログ回路の実現。
【解決手段】複数のトランジスタセルPMOSC2,NMOSC2が、アレイ状に配置されたアナログ回路用セルアレイARYP1,ARYN1であって、各トランジスタセルは、隣接して順に配置された第１ソース領域SOURCE1、第１チャネル領域、共通のドレイン領域DRAIN、第２チャネル領域および第２ソース領域SOURCE2と、第１チャネル領域および前記第２チャネル領域上にそれぞれ配置された第１ゲート電極POLYG1および第２ゲート電極POLYG2と、を備え、第１ゲート電極POLYG1と第２ゲート電極POLYG2は接続して使用され、第１ソース領域SOURCE1と第２ソース領域SOURCE2は接続して使用される。 （もっと読む）