【課題】 不良の位置に拘わらず、冗長回路を使用して不良を効率的に救済する。
【解決手段】 第１および第２冗長メモリセルは、複数のレギュラーメモリセルの配置領域の両側に配置される。第１冗長メモリセルは、不良の位置を示す第１不良位置情報が第１冗長プログラム部にプログラムされたときに使用される。第２冗長メモリセルは、不良の位置を示す第２不良位置情報が第２冗長プログラム部にプログラムされたときに使用される。冗長切替部は、第１および第２不良位置情報に応じて、不良のレギュラーメモリセルを避けて、正常なレギュラーメモリセルと第１および第２冗長メモリセルとに信号線を順次に接続する。冗長信号切替部は、第２不良位置情報が示す不良の位置が、第１不良位置情報が示す不良の位置と第１冗長メモリセルとの間に位置するときに、冗長切替部に供給される第１および第２不良位置情報を入れ替える。 （もっと読む）

【課題】パターン転写寸法精度の向上が図られたフォトマスクの製造方法を提供する。
【解決手段】フォトマスクの製造方法は、透明基板上に第１の膜と第２の膜を順に成膜する工程と、第１の膜で主パターン領域に主パターンを形成し、主パターン領域の周囲に、第１の膜と前記第２の膜を含む遮光領域を形成する工程と、透明基板を洗浄する第１の洗浄工程と、遮光領域の透過率を測定し、透過率が予め定められた基準値より小さいか否かを判定する第１の良否判定工程とを有する。 （もっと読む）

【課題】一対の入力信号の差電圧をＡ／Ｄ変換可能としたＡ／Ｄ変換器を提供する。
【解決手段】基準抵抗ブロックと、多数のコンパレータと、各コンパレータの出力信号に基づいて複数ビットのデジタル信号を生成するエンコーダとを備えたＡ／Ｄ変換器において、各コンパレータ１１ａに一対の差動入力信号ＶＩＰ，ＶＩＭと一対の比較電圧ＶＲ，ＳＧを入力し、各コンパレータ１１ａは、一対の差動入力信号の電位差を第一の電位差として検出する第一の電位差検出手段と、一対の比較電圧の片方を保持する第一の電位保持手段と、一対の比較電圧の他方に前記第一の電位差を減算し、その減算した電位に第一の電位保持手段より保持された電位を減算する第一の電位検出手段と、第一の電位差検出手段の検出電圧をインバータ回路１２のしきい値に加算して該インバータ回路の入力端子に供給するスイッチ回路ＳＷ１〜ＳＷ７とを備えたチョッパ型コンパレータで構成した。 （もっと読む）

【課題】データ保持特性及び書き込み特性に優れ、簡単な回路で構成し得るメモリセルを提供する。
【解決手段】セル情報を読み出すメモリセルＭＣ３を選択する読み出し専用ワード線ＷＬＲと、選択されたメモリセルからセル情報を読み出す読み出し専用ビット線ＢＬＲｚとを備えた半導体記憶装置において、セル情報を保持するセル部Ｃと、セル部の一対の出力ノードＮ１，Ｎ２を、書き込み動作時に電源電圧が供給される書き込み専用ワード線ＷＬｘに接続する一対のトランジスタＴＮ１１，ＴＮ１２とを備えたメモリセルＭＣ３と、一対のトランジスタＴＮ１１，ＴＮ１２のゲートに相補信号を書き込みデータとして入力する一対の書き込み専用ビット線ＢＬｘ，ＢＬｚとを備えた。 （もっと読む）

【課題】素子分離領域での段差の形成を抑制して高い信頼性を短い工程で得ることができる半導体装置を提供する。
【解決手段】素子分離絶縁膜３１３の中央部から第１の素子活性領域側に段差が形成されている。素子分離絶縁膜３１３の前記第１の素子活性領域側の端部にくびれ部が形成されている。前記段差の前記中央部側の端部と前記くびれ部との平面視での距離をｘ、素子分離絶縁膜３１３の頂部の半導体基板３１２表面からの高さをｙ、前記くびれ部と前記段差の前記中央部側の端部とを結ぶ線分の半導体基板３１２表面からの傾きをαとしたとき、ｘの値が数式「ｙ／ｓｉｎα」の値よりも大きい。 （もっと読む）

【課題】設計ミスをなくし、設計工数を削減することが可能な記述装置及び記述方法を提供することを目的とする。
【解決手段】上記課題は、ハードウェア記述言語によって回路を記述する記述装置であって、複数のパワードメインに対する電源供給を制御する制御信号のパターンのうち、前記複数のパワードメインを誤動作させる制御信号のパターンを生成する生成手段と、前記生成手段により生成された前記制御信号のパターンに基づき、前記複数のパワードメイン間における貫通電流の発生を防止する保護回路を前記ハードウェア記述言語により記述する記述手段と、を有する記述装置により達成される。 （もっと読む）

【課題】本発明は、オン時間固定で制御されるコンパレータ制御方式のＤＣ−ＤＣコンバータにおいて、スイッチング動作におけるオン時間を負荷の増大に伴って長くすることにより、スイッチング周波数を負荷が重くなる領域で一定に維持することが可能なＤＣ−ＤＣコンバータの制御回路、および該ＤＣ−ＤＣコンバータの制御方法を提供することを目的とする。
【解決手段】本発明ではスイッチング動作の動作周波数と設定周波数とを比較し、設定周波数に対する動作周波数の周波数差に応じた周波数差信号を出力する周波数比較回路と、スイッチング動作におけるオン時間を、周波数差信号が正値の場合には長く調整し負値の場合には短く調整する計時回路とを備えて構成されている。 （もっと読む）

【課題】プローブの損傷及び劣化を抑制することができるウェハレベル試験装置及びウェハレベル試験方法を提供する。
【解決手段】プローブカードに、複数のプローブユニット２５が、試験対象であるウェハに設けられた複数のチップの夫々に対応して配置されている。各プローブユニット２５には、複数のプローブ３７を含むプローブ群と、このプローブ群を、他のプローブユニット２５から独立して移動させる移動手段（磁石３２ｎ及び３２ｓ、導電材３６）が設けられている。ウェハレベル試験装置には、更に、移動手段を制御する制御手段が設けられている。 （もっと読む）

【課題】複数リクエストの同時発行時におけるレイテンシを改善すると共に、メモリアクセス時のハンドシェイクによるオーバーヘッドを軽減する。
【解決手段】リクエスト制御部は、画像処理部からのリードリクエストを全て受け付けた上でリクエスト管理テーブルにその情報を登録し、受付時に、テーブルに同じバンクアドレス宛の先行するライトリクエストが登録されていたらそのリードリクエストの待合せを行い、未登録であったらＳＤＲＡＭコントローラに発行する。これにより、バンクアドレスの異なる後続するリードリクエストがメモリアクセス制御部にて受付けを拒否されて画像処理部内に滞留してしまうことを防ぐことが可能となる。リクエスト制御部は、複数のライトリクエストについて、ライトデータをライトデータバッファに溜め込み、それらを１つのライトリクエストに取りまとめてＳＤＲＡＭコントローラに発行する。これにより、バス占有率を低減できる。 （もっと読む）

【課題】本発明は、設定端子電圧の増大に応じて、所定期間、誤差増幅器の高側電圧レベルを制限することにより、過渡応答時のコイル電流を制限することが可能なＤＣ／ＤＣコンバータ制御回路、およびＤＣ／ＤＣコンバータ制御方法を提供することを目的とする。
【解決手段】 ＤＣ／ＤＣコンバータ制御回路は、ＤＣ／ＤＣコンバータにおける出力電圧の設定電圧が増加することを検出する検出回路と、検出回路による検出から所定時間を計時する計時回路と、計時回路による計時期間、誤差増幅器の出力電圧レベルをクランプするクランプ回路とを備えて構成されている。設定電圧を増加させる過渡応答時にコイル電流が増大する場合にも、そのピーク電流値を制限することができる。 （もっと読む）