【課題】 プログラムされないメモリセルのビット線の電圧を、簡易な回路で設定する。
【解決手段】 メモリセルのプログラム動作時に、メモリセルに共通に接続されたソース線を第１高レベルに設定し、制御ゲート線および選択ゲート線が高レベルに設定されている間に、ソース線を第１高レベルより高い第２高レベルに設定する。プログラムされないメモリセルに接続されたビット線は、ソース線の第１高レベルによりプリチャージされる。これにより、プログラムされないメモリセルのメモリトランジスタを介してソース線からビット線に電流が流れることを抑制できる。この結果、プログラムされないメモリセルに保持されているデータが破壊されることを、簡易な回路で防止できる。さらに、ビット線に余分な負荷を接続することなくビット線をプリチャージできるため、メモリセルの動作速度が遅くなることを防止できる。
（もっと読む）

【課題】簡単な回路でアイソレータにおける故障を検出できる半導体装置を提供する。
【解決手段】異なる電源制御が行われる回路ブロック群１２と回路ブロック群１３の各回路ブロック１２−１〜１２−４，１３−１〜１３−４間に接続され、回路ブロック群１２と回路ブロック群１３とを分離する旨の分離信号が入力された場合、回路ブロック群１３の各回路ブロック１３−１〜１３−４へ固定値を出力する複数段のアイソレータ１４−１〜１４−４、を有しており、各段のアイソレータ１４−１〜１４−４は、分離信号または自身の出力信号が正常な信号か否かを検出して、正常の場合には分離信号を後段に出力し、異常の場合には故障が発生した旨を示す故障判定信号を後段に出力し、前段から当該故障判定信号が入力された場合、自身の出力信号にかかわらず、当該故障判定信号を後段に出力する。 （もっと読む）

【課題】エラーピクチャがあったとしても復号後の画像の乱れを抑えることのできる画像復号装置を提供する。
【解決手段】エラーがあったピクチャをピクチャ６とし、ピクチャ６が参照するピクチャをピクチャ２とし、ピクチャ２が参照するピクチャをピクチャ０とする場合、ピクチャ０からピクチャ２への動きベクトルに対し、ピクチャの時間的位置（０、２、６）に比例するように比例計算したベクトルをエラーのあったピクチャ６の処理対象のマクロブロックの動きベクトルとして採用する。 （もっと読む）

【課題】ゲーテッドクロックバッファ（ＧＣＢ）の制御回路を設けることにより、機能マクロ試験時の消費電力を削減できる半導体集積回路の設計方法を提供する。
【解決手段】機能記述された半導体集積回路の仕様を論理合成した後、ネットリスト１から、メモリ試験時にクロックを伝播させる必要のあるＧＣＢを抽出する（Ｓ１−１）。チップ上の全ＧＣＢからステップＳ１−１で抽出したＧＣＢを除外し、メモリ試験時にクロックを伝播させる必要のないＧＣＢを抽出する（Ｓ１−２）。ステップＳ１−１で抽出したメモリ試験時にクロックを伝播させる必要のあるＧＣＢをメモリ試験時及びロジック試験時にクロック伝播状態とするための制御回路のネットリスト１への追加と、ステップＳ１−２で抽出したメモリ試験時にクロックを伝播させる必要のないＧＣＢをメモリ試験時にクロック伝播停止状態とするための制御回路のネットリスト１への追加を行う（Ｓ１−３）。 （もっと読む）

【課題】上部電極膜に付着している残渣を確実に除去し、微細化した場合でも所望の特性を得ることができる半導体装置の製造方法及び容量素子の製造方法を提供する。
【解決手段】基板の上方に、下部電極膜２、強誘電体膜３及び上部電極膜４を形成し、その後、上部電極膜４のパターニングを行う。次に、強誘電体膜３のパターニングを行う。そして、強誘電体膜３のパターニング後に上部電極膜４に付着している残渣１３ａ及び１３ｂに対してウェット処理を行う。更に、ウェット処理後に上部電極膜４に付着している残渣１３ａ及び１３ｂに対してドライエッチング処理を行う。 （もっと読む）

【課題】クロックの停止、供給制御を行う回路を内蔵したＬＳＩ等の集積回路に関し、物理的なコストや速度的なペナルティ及びソフトウェア処理の負荷を増加することなく、電圧降下による誤動作を防止する制御方式と回路を提供する。
【解決手段】電源電圧安定化判定回路群１０５〜１０７は、クロック制御回路６０３がシステムクロック６１８を低速動作状態から高速動作状態に変更するクロック制御タイミングにおいて、ＣＰＵ６０４や周辺ロジック６０８に供給される電源電圧が変動する状態から安定する状態への遷移を検出する。アイドル回路１０８−１、１０８−２は、アイドル動作完了信号１１３に基づいて、クロック制御タイミングの開始時点から電源電圧安定化判定回路が電源電圧が安定する状態を検出する時点まで、集積回路へのデータ入力状態を前値保持又は前値反転のアイドル状態に制御する。 （もっと読む）

【課題】突入電流の発生を抑制し、ソフトスタートを確実に実行することのできる昇圧型ＤＣ−ＤＣコンバータの制御回路、昇圧型ＤＣ−ＤＣコンバータの制御方法及び昇圧型ＤＣ−ＤＣコンバータを提供する。
【解決手段】ＤＣ−ＤＣコンバータ１は、チョークコイルＬ１とグランドとの間に設けられたメイン側トランジスタＱ１と、チョークコイルＬ１とメイン側トランジスタＱ１との間のノードＬＸと出力端子Ｔｏとの間に設けられた同期側トランジスタＱ２とを備えている。また、制御回路１０ａは、入力電圧Ｖｉｎに対する出力電圧Ｖｏの高低に応じて、同期側トランジスタＱ２のバックゲート電圧を制御するバックゲート電圧制御回路２０と、ＤＣ−ＤＣコンバータ１の起動時に、同期側トランジスタＱ２のゲートに供給される第２駆動信号ＳＧ２の電圧レベルを徐々に低下させる低電位電源電圧調整回路３０ａとを備えている。 （もっと読む）

【課題】半導体装置の試験方法について、プローブカードを使用して半導体ウエーハ上の複数の半導体装置を同時に試験する時間の増加を抑制すること。
【解決手段】半導体ウエーハ１に形成された半導体装置２に同測でコンタクト試験をする場合に、良、不良それぞれの半導体装置のコンタクト電圧の最大値の電圧差を求め、コンタクト電圧が規格値から外れた半導体装置２について電圧差に基づいてその規格値を補正した後に、補正された新たな規格値を不良とされた半導体装置に適用する工程を有している。 （もっと読む）

【課題】 中央処理装置および少なくとも１つの入出力装置を含むハードウェアで実行されるソフトウェアをシミュレーションによりデバッグする際に、外部端子の信号値の決定要因の判別を容易にする。
【解決手段】 ハードウェアの外部からの入力として各外部端子に信号値が入力される際に負符号を信号値に付加したうえでシミュレーションが実行される。信号値表示を要求された外部端子に関して、信号値の決定要因がハードウェアの外部からの入力であるか否かを負符号の有無で判別できるように信号値が表示される。 （もっと読む）

【課題】色差信号の横方向の筋を発生させず、低コストなノイズ除去装置を提供する。
【解決手段】１ライン分のラインバッファを設け、ラインバッファ内の着目画素に対応するデータ値と着目画素のデータ値の差の絶対値が閾値より小さい場合には、着目画素の値をラインバッファの値とする。そして、着目画素とラインバッファの値を着目画素の値の割合を少なくしてブレンドし、ラインバッファに格納する。ラインバッファのデータ値と着目画素のデータ値の差の絶対値が閾値以上の場合には、着目画素の値をそのまま出力値とし、着目画素の割合を大きくしてラインバッファの値とブレンドし、ラインバッファに格納する。 （もっと読む）