ノイズ試験システムおよびノイズ試験方法
【課題】試験用の差動ノイズを差動信号に対して高精度に重畳する。
【解決手段】ノイズ発生器10から発生されたノイズを、ディバイダ20によりポジ側遅延回路31およびネガ側遅延回路32に分配する。ポジ側遅延回路31、ネガ側遅延回路32から出力されるノイズは、結合コンデンサと抵抗とを介して、差動伝送路を構成するポジ側、ネガ側の各信号線に印加される。抵抗の抵抗値は、ポジ側、ネガ側の各信号線の特性インピーダンスより十分高く設定されている。そして、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量は、ノイズ発生器10から発生されるノイズの周波数と、上記の各抵抗を通じて差動伝送路に印加する差動ノイズの振幅とから決定される遅延差を互いに有するように設定される。
【解決手段】ノイズ発生器10から発生されたノイズを、ディバイダ20によりポジ側遅延回路31およびネガ側遅延回路32に分配する。ポジ側遅延回路31、ネガ側遅延回路32から出力されるノイズは、結合コンデンサと抵抗とを介して、差動伝送路を構成するポジ側、ネガ側の各信号線に印加される。抵抗の抵抗値は、ポジ側、ネガ側の各信号線の特性インピーダンスより十分高く設定されている。そして、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量は、ノイズ発生器10から発生されるノイズの周波数と、上記の各抵抗を通じて差動伝送路に印加する差動ノイズの振幅とから決定される遅延差を互いに有するように設定される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験システムおよびノイズ試験方法に関する。
【背景技術】
【0002】
近年、コンピュータなどの各種機器内部のバスや機器同士の通信インタフェース回路においては、信号伝送速度のさらなる高速化が進んでいる。例えば、コンピュータ用インタフェース規格の一種であるPCI Express(PCI:Peripheral Components Interconnect)では、差動伝送方式によりシリアル通信を行うことで数Gbpsといった伝送速度を実現している。また、最近では、SERDES(SERializer/DESerializer)と呼ばれる、シリアル/パラレルの両インタフェースを相互変換する回路が、インタフェース回路などに用いられている。このSERDESにおいても、1Gbps以上の高速な信号伝送が行われることが多い。
【0003】
このような高速伝送を行う際には、スイッチング電源などの様々なノイズ成分が伝送信号に混入することが避けられない状況になっている。このため、高速伝送を行うデバイスを用いて、差動ノイズやコモンモードノイズに対する高精度な耐力試験を行う必要が生じてきている。
【0004】
ここで、通信装置における従来のノイズ耐力試験手法としては、例えば、信号線上にコモンモードチョークコイルを挿入し、このコイルと被試験通信装置との間にコンデンサを介してトランスの中点タップ付きコイルを間挿し、このコイルと同一コアに巻かれた別コイルにインピーダンス素子を接続し、中点タップ付きコイルの中点に対して試験用の電圧を印加するようにしたものがあった(例えば、特許文献1参照)。
【0005】
また、上記に関連する従来の技術として、均一な特性インピーダンスを有する伝送線上に、入力信号を反射させるための接地手段を複数個設け、伝送線上の接地位置に応じて遅延された反射波を検出するように構成した可変遅延回路があった(例えば、特許文献2参照)。
【特許文献1】特許第2675584号公報
【特許文献2】特開平4−178002号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
前述のように、高速伝送を行うデバイスにおける高精度なノイズ耐力試験が要求されている。特に最近では、差動ノイズに対する耐力試験が要望されているが、差動ノイズを高速な伝送信号に高精度に重畳することが可能な試験装置は考えられていなかった。また、上記の特許文献1のように、伝送路にコモンモードチョークコイルを配置した場合には、信号を高速に伝送させるとその信号品質が劣化してしまうため、ノイズ耐力試験を正確に実施できない。
【0007】
本発明はこのような点に鑑みてなされたものであり、試験用の差動ノイズを差動信号に対して高精度に重畳することが可能なノイズ試験システムおよびノイズ試験方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するために、送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験システムが提供される。このノイズ試験システムは、入力信号をそれぞれ所定の時間だけ遅延させ、少なくとも一方の遅延量が可変とされた第1の遅延回路および第2の遅延回路と、ノイズ発生器から発生されたノイズを同位相および同振幅で前記第1の遅延回路および前記第2の遅延回路に分配する信号分配器と、前記第1の遅延回路および前記第2の遅延回路の前記信号分配器とは逆側の端子を、前記差動信号が伝送される差動伝送路が備える第1の信号伝送路および第2の信号伝送路に対してそれぞれ交流結合するための第1の結合コンデンサおよび第2の結合コンデンサと、前記第1の信号伝送路および前記第2の信号伝送路の特性インピーダンスより十分高い同一の抵抗値を有し、前記第1の結合コンデンサと前記第1の信号伝送路との間、前記第2の結合コンデンサと前記第2の信号伝送路との間にそれぞれ直列に接続された第1の抵抗および第2の抵抗と、を有する。
【0009】
ここで、ノイズ発生器から発生され、信号分配器により第1の遅延回路に分配されたノイズは、第1の結合コンデンサを介して第1の抵抗に入力され、第1の抵抗により減衰されて第1の信号伝送路に印加される。また、第1の抵抗に入力されたノイズの一部の成分は反射されて、第1の遅延回路、信号分配器を介して第2の遅延回路に入力される。一方、ノイズ発生器から発生され、信号分配器により第2の遅延回路に分配されたノイズは、第2の結合コンデンサを介して第2の抵抗に入力され、第2の抵抗により減衰されて第2の信号伝送路に印加される。また、第2の抵抗に入力されたノイズの一部の成分は反射されて、第2の遅延回路、信号分配器を介して第1の遅延回路に入力される。このような構成により、第1の信号伝送路および第2の信号伝送路にそれぞれ印加されるノイズには、ノイズ発生器から発生されたノイズの成分と、第1の遅延回路および第2の遅延回路により反射されたノイズの成分とが多重化され、これらのノイズ成分により差動ノイズが生成される。そして、第1の遅延回路および第2の遅延回路の各遅延量が可変されることで、差動伝送路に印加される差動ノイズの振幅が可変される。
【0010】
また、上記目的を達成するために、上記のノイズ試験システムにおけるノイズ試験方法が提供される。このノイズ試験方法では、第1の遅延回路および第2の遅延回路の各遅延量が、ノイズ発生器から発生させるノイズの周波数と、差動信号に重畳する差動ノイズの振幅とから決定される遅延差を互いに有するように設定される。
【発明の効果】
【0011】
上記のノイズ試験システムでは、1Gbps以上といった高速の差動信号に対して差動ノイズを高精度に重畳することが可能になる。
【発明を実施するための最良の形態】
【0012】
以下、実施の形態を図面を参照して詳細に説明する。
図1は、実施の形態に係るノイズ試験システムの概略構成を示す図である。
本実施の形態のノイズ試験システムは、ノイズ発生器10、ディバイダ(Divider)20、ポジ(Positive)側遅延回路31、ネガ(Negative)側遅延回路32およびノイズ重畳回路40を備えている。このノイズ試験システムは、外部の送信機50および受信機60に接続し、これらの間に伝送される差動信号に、試験用の差動ノイズを重畳する。
【0013】
ノイズ発生器10は、送信機50から受信機60へ伝送される差動信号に重畳する差動ノイズの基となるノイズを発生する。このノイズとしては、例えば、数十MHz〜数百MHz程度のサイン波、矩形波などが発生される。
【0014】
ディバイダ20は、ノイズ発生器10から発生されたノイズを、ポジ側遅延回路31およびネガ側遅延回路32に対して同位相・同振幅で分配する。
ポジ側遅延回路31、ネガ側遅延回路32は、入力信号をそれぞれ所定の時間だけ遅延させる。本実施の形態では、これらの両方とも遅延量を変化させることが可能となっているが、これらのうちの一方のみが遅延量可変とされていてもよい。なお、ポジ側遅延回路31およびネガ側遅延回路32の遅延量を可変にするための構成としては、例えば、遅延量の異なる複数の遅延ラインを選択的に接続する構成とされていてもよい。
【0015】
ノイズ重畳回路40は、送信機50から受信機60への信号伝送路に挿入され、この信号伝送路に対して、ポジ側遅延回路31およびネガ側遅延回路32を通じて入力されたノイズを印加する。なお、このノイズ重畳回路40の具体的な構成例については後述する。
【0016】
ここで、送信機50は、受信機60に対して例えば1Gbps以上といった高い速度で差動信号を送信する。送信機50および受信機60は、例えば、SERDESなど、このような高速通信が可能なデバイスである。なお、送信機50および受信機60は、それぞれこのような高速通信を行う通信インタフェース回路として実現されても、あるいは、この通信インタフェースを備えるコンピュータなどの上位装置として実現されてもよい。
【0017】
送信機50には、差動信号を送信するためのそれぞれポジ側、ネガ側の信号線51,52が接続され、信号線51,52は、ノイズ重畳回路40の入力端子41,42にそれぞれ接続されている。また、受信機60には、差動信号を受信するためのそれぞれポジ側、ネガ側の信号線61,62が接続されており、信号線61,62は、ノイズ重畳回路40の出力端子43,44にそれぞれ接続されている。
【0018】
ノイズ重畳回路40は、信号線51,52から信号線61,62に伝送される信号に対して、それぞれポジ側遅延回路31、ネガ側遅延回路32を通じて入力されたノイズを重畳する。ここで、ポジ側遅延回路31とネガ側遅延回路32の各遅延量をアンバランスにすることにより、送信機50から受信機60へ伝送される差動信号に差動ノイズが重畳される。これにより、例えば、受信機60において差動ノイズに対する耐力試験を実行することが可能になる。
【0019】
図2は、ノイズ試験システムのさらに詳しい回路構成例を示す図である。
ノイズ重畳回路40は、結合コンデンサC41,C42、抵抗R43,R44および信号線45,46を備えている。
【0020】
信号線45は、入力端子41と出力端子43とを結線し、信号線46は、入力端子42と出力端子44とを結線する。これにより、信号線45,46は、送信機50から受信機60への差動伝送路の一部を構成する。
【0021】
結合コンデンサC41は、ポジ側遅延回路31からの信号線を、ポジ側の信号線45に対してAC(Alternate Current)結合するために設けられている。同様に、結合コンデンサC42は、ネガ側遅延回路32からの信号線を、ネガ側の信号線46に対してAC結合するために設けられている。
【0022】
抵抗R43は、送信機50と受信機60との間のポジ側信号線、すなわち信号線51,45,61の特性インピーダンスより十分高い抵抗値を有し、ポジ側遅延回路31を介して信号線45に印加されるノイズをアッテネートする。抵抗R44は、送信機50と受信機60との間のネガ側信号線、すなわち信号線52,46,62の特性インピーダンスより十分高く、なおかつ抵抗R43と同一の抵抗値を有し、ネガ側遅延回路32を介して信号線46に印加されるノイズをアッテネートする。
【0023】
なお、抵抗R43,R44の抵抗値をポジ側、ネガ側の信号線の特性インピーダンスより十分高くしておくことで、これらの抵抗R43,R44を含むノイズ重畳のための構成が、差動伝送路からスタブとして見えなくなる。このような効果をより確実に得るためには、抵抗R43,R44の端部と、信号線45,46とをできるだけ近接させて接続することが望ましい。また、抵抗R43,R44の抵抗値は、例えば、ポジ側、ネガ側の信号線の特性インピーダンスの20倍以上としておくことが望ましい。
【0024】
また、図2では、ディバイダ20の回路構成についても例示している。図2に示すディバイダ20は、それぞれ同じ抵抗値を有する3つの分配抵抗R21〜R23をリング状に接続した、いわゆる抵抗分配器として構成されている。ノイズ発生器10からのノイズは、分配抵抗R21と分配抵抗R22との接続部に供給される。そして、このノイズは、分配抵抗R21,R22のそれぞれの他端から、ポジ側遅延回路31、ネガ側遅延回路32のそれぞれに対して同位相・同振幅で分配される。
【0025】
なお、上記のノイズ重畳回路40は、例えば、プリント基板などの基材に、結合コンデンサC41,C42、抵抗R43,R44、信号線45,46、入力端子41,42および出力端子43,44などが配置されることで実現される。また、この基材に、ポジ側遅延回路31、ネガ側遅延回路32、ディバイダ20などが一体に配置されてもよい。
【0026】
また、本実施の形態では、送信機50および受信機60がそれぞれ別の装置として提供される場合を想定している。しかし、例えば、このノイズ試験システムを、これらの機能が同一の半導体チップ上に設けられたSoC(System On a Chip)のノイズ耐力試験に使用するように構成してもよい。この場合、SoC上の送信部と受信部とを接続する信号線あるいは接続端子に対して、抵抗R43,R44の一端をプローブなどにより接続する構成としてもよい。
【0027】
ここで、本実施の形態では例として、送信機50と受信機60との間の信号伝送路のポジ側、ネガ側の各信号線の特性インピーダンスをそれぞれ50Ωとする。また、抵抗R43,R44の抵抗値をともに1kΩとし、ディバイダ20が備える分配抵抗R21〜R23の抵抗値をそれぞれ50Ωとする。なお、結合コンデンサC41,C42の容量としては、例えば、ともに0.22μFとすればよい。
【0028】
この場合、ポジ側遅延回路31を通じて信号線45に印加されるノイズの振幅は、抵抗R43によって約1/20にアッテネートされる。また、残りの約19/20の振幅のノイズ成分は、抵抗R43による反射信号としてポジ側遅延回路31に逆方向から入力されて遅延された後、ディバイダ20を介してネガ側遅延回路32に入力される。従って、ネガ側遅延回路32を通じて信号線46に印加されるノイズには、少なくとも、ノイズ発生器10からのノイズ成分と、ポジ側から反射されたノイズ成分とが多重化されている。
【0029】
一方、ネガ側遅延回路32を通じて信号線46に印加されるノイズの振幅は、抵抗R44によって約1/20にアッテネートされる。また、残りの約19/20の振幅のノイズ成分は、抵抗R44による反射信号として、ネガ側遅延回路32に逆方向から入力されて遅延された後、ディバイダ20を介してポジ側遅延回路31に入力される。従って、ポジ側遅延回路31を通じて信号線45に印加されるノイズにも、少なくとも、ノイズ発生器10からのノイズ成分と、ネガ側から反射されたノイズ成分とが多重化されている。
【0030】
このような構成において、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が同一の場合には、ポジ側、ネガ側の各信号線45,46には、ともに同振幅・同位相のノイズ成分が印加される。従って、送信機50から受信機60への差動伝送路においては、重畳されたポジ側、ネガ側の各ノイズ成分は打ち消され、差動ノイズ成分は発生しない。
【0031】
一方、ポジ側遅延回路31の遅延量とネガ側遅延回路32の遅延量とに差を持たせた場合には、信号線45,46に対して印加されるノイズ成分は異なるものとなる。このため、送信機50から受信機60への差動伝送路には、これらのノイズ成分の差である差動ノイズ成分が発生する。このとき、送信機50から信号線45,46を通じて受信機60へ伝送されるデジタル信号に何の影響も及ぼすことなく、その伝送信号に差動ノイズ成分を重畳することができる。
【0032】
また、後述するように、ノイズ発生器10から発生されるノイズの周波数の設定と、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量の設定とに応じて、所望の振幅の差動ノイズを伝送信号に重畳することができる。すなわち、上記のノイズ試験回路によれば、ポジ側遅延回路31とネガ側遅延回路32の各遅延量の差に応じた所望の差動ノイズを、送信機50から受信機60へ伝送される高速デジタル信号に正確に重畳することが可能になる。
【0033】
なお、本実施の形態の説明において、“ポジ側遅延回路31の遅延量”として表す遅延量には、ポジ側遅延回路31からディバイダ20までの信号線や、ポジ側遅延回路31から結合コンデンサC41までの信号線による遅延量も含まれているものとする。同様に、“ネガ側遅延回路32の遅延量”として表す遅延量には、ネガ側遅延回路32からディバイダ20までの信号線や、ネガ側遅延回路32から結合コンデンサC42までの信号線による遅延量も含まれているものとする。
【0034】
次に、上記のノイズ試験システムを用いて、送信機50から受信機60に対して伝送する高速信号にノイズを重畳した場合に観測される信号波形の例を挙げる。以下の図3〜図12の例では、送信機50から3Gbpsの信号が送信されるとともに、ノイズ発生器10からノイズとして75MHzのサイン波が発生されるものとする。
【0035】
まず、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が同一である場合の装置内各部の信号波形例を示す。
図3は、ポジ側とネガ側の遅延差がない場合に各遅延回路から出力されるノイズの波形を示す図である。
【0036】
図3において、波形101は、ポジ側遅延回路31とノイズ重畳回路40との間で観測されるノイズの波形である。この波形101には、ポジ側遅延回路31からノイズ重畳回路40に出力されるノイズ成分と、ノイズ重畳回路40内の抵抗R43から反射された反射ノイズ成分とが多重化されている。また、波形102は、ネガ側遅延回路32とノイズ重畳回路40との間で観測されるノイズの波形である。この波形102には、ネガ側遅延回路32からノイズ重畳回路40に出力されるノイズ成分と、ノイズ重畳回路40内の抵抗R44から反射された反射ノイズ成分とが多重化されている。ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が同一の場合には、図3に示すように、これらの波形101,102は、振幅・位相ともにほぼ一致する。
【0037】
図4は、ポジ側とネガ側の遅延差がない場合にポジ側、ネガ側の各信号線に現れる波形を示す図である。
図4において、波形111は、ポジ側の信号線45で観測される信号波形を示している。また、波形112は、ネガ側の信号線46で観測される信号波形を示している。ここで、信号線45に対しては、ノイズ発生器10から発生されているノイズよりも高周波のパルス信号が、送信機50から出力されている。また、信号線46に対しては、ポジ側の信号線45に出力された信号とは逆相の信号が、送信機50から出力されている。一方、図3に示したように、ポジ側遅延回路31およびネガ側遅延回路32からそれぞれ出力されるノイズは同位相である。このため、図4に示すように、信号線45,46には、それぞれ抵抗R43,R44を介して同一のコモンモードノイズが印加されて、それぞれポジ側、ネガ側の各伝送信号に重畳される。
【0038】
図5は、ポジ側とネガ側の遅延差がない場合に受信装置で受信される差動信号の波形を示す図である。
ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が同一の場合には、図4に示した通り、ポジ側、ネガ側の各伝送信号には、同一のコモンモードノイズが重畳される。このため、各伝送信号に基づく差動信号の波形121においては、重畳されたノイズは相殺されて、送信機50からの伝送信号成分のみが現れる。
【0039】
図6は、ポジ側とネガ側の遅延差がない場合の差動信号に基づくアイパターンを示す図である。また、図7は、ポジ側とネガ側の遅延差がない場合に差動信号に現れるジッタの波形を示す図である。
【0040】
前述のように、差動信号には重畳されたノイズ成分が現れない。このため、この差動信号からは、図6に示すようにアイが開口したアイパターンが得られ、受信機60において伝送信号を正確に受信できることがわかる。また、図7に示すように、差動信号には数ps程度のごく小さいジッタしか印加されない。
【0041】
次に、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が異なる場合の装置内各部の信号波形例を示す。ここでは例として、ポジ側遅延回路31の遅延量に対応する電気長を1000mmとし、ネガ側遅延回路32の遅延量に対応する電気長を2000mmとして、電気長に1000mmの差を持たせたときの信号波形を示す。
【0042】
図8は、ポジ側とネガ側の遅延差がある場合に各遅延回路から出力されるノイズの波形を示す図である。
図8において、波形201は、ポジ側遅延回路31とノイズ重畳回路40との間で観測されるノイズの波形である。また、波形202は、ネガ側遅延回路32とノイズ重畳回路40との間で観測されるノイズの波形である。この図8に示すように、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量を異なる値とした場合には、ポジ側およびネガ側にはそれぞれ振幅および位相が異なるノイズ波形が生成される。
【0043】
図9は、ポジ側とネガ側の遅延差がある場合にポジ側、ネガ側の各信号線に現れる波形を示す図である。
図4の場合と同様に、送信機50からは、信号線45に対して、ノイズ発生器10から発生されているノイズよりも高周波のパルス信号が出力され、信号線46に対して、ポジ側の信号線45に出力された信号とは逆相の信号が出力されている。しかし、図8に示したように、信号線45,46にはそれぞれ異なる波形のノイズが印加される。このため、図9に示すように、信号線45,46にそれぞれ現れる波形211,212は、印加されるノイズの波形に応じた異なる形状となる。
【0044】
図9によれば、波形211,212の形状は、元の伝送信号のパルス形状が、ポジ側、ネガ側にそれぞれ印加されるノイズの振幅の分だけシフトされた形状となっている。これにより、元の伝送信号に対して特に影響を与えることなく、ノイズが重畳されていることがわかる。
【0045】
図10は、ポジ側とネガ側の遅延差がある場合に受信装置で受信される差動信号の波形を示す図である。
前述のように、信号線45,46にはそれぞれ異なるノイズが印加されるので、差動信号の波形221においては、これらのノイズは打ち消されることなく、差動ノイズとして現れる。ここで、図10の波形221を図5の波形121と比較すると、波形221の形状は、差動ノイズを含まない波形121の形状が、ポジ側、ネガ側にそれぞれ印加されたノイズが合成されたサイン波の振幅の分だけシフトされた形状となっている。これにより、伝送されている元の差動信号の波形が維持されたまま、サイン波ノイズが重畳されていることがわかる。
【0046】
また、前述のように、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量の差を変化させることで、ポジ側およびネガ側の各信号線にそれぞれ位相や振幅の異なるノイズを印加することができる。従って、差動信号に含まれるノイズ成分の位相や振幅を、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量の差に応じて任意に設定することができる。
【0047】
このように、本実施の形態のノイズ試験回路によれば、1Gbps以上といった高速な差動伝送信号に対して、この差動伝送信号の振幅および位相に影響を与えることなく、所望の差動ノイズ波形を重畳することが可能になる。従って、高速伝送信号を受信する受信側において、差動ノイズに対する耐力試験を高精度に実施できるようになる。
【0048】
図11は、ポジ側とネガ側の遅延差がある場合の差動信号に基づくアイパターンを示す図である。この図11によれば、差動信号にはノイズおよびジッタが重畳されたために、図6の場合と比較してアイの開口が狭くなっていることがわかる。
【0049】
図12は、ポジ側とネガ側の遅延差がある場合に差動信号に現れるジッタの波形を示す図である。この図12によれば、差動信号にはサイン波ノイズによる周期性ジッタが印加されることがわかる。
【0050】
受信機60には、このようにノイズおよびジッタが重畳された伝送信号が入力され、これによりノイズおよびジッタに対する耐力試験を行うことが可能になる。また、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量の差を変化させることで、様々なノイズおよびジッタの成分を生成することができ、これらを伝送信号に重畳することができる。例えば、図12に示すように、10psec程度の高分解能のジッタを生成できる。従って、広帯域の伝送信号および重畳ノイズを用いた高精度なノイズ耐力試験を容易に実行可能になる。
【0051】
次に、上記のノイズ試験システムにおける特性についてさらに説明する。
図13は、特性検証のための等価回路の構成例を示す図である。なお、図13では、図2に対応する構成要素には同じ符号を付して示している。
【0052】
ここでは、上記のノイズ試験システムを基にした、図13に示す特性検証用の等価回路を利用して、ノイズ試験システムの周波数特性などを検証する。この図13に示す回路では、上記のノイズ試験システムのように送信機50および受信機60を接続する代わりに、ポジ側、ネガ側の各信号線45,46の送信端をそれぞれ抵抗R45,R46によって終端している。そして、これらの抵抗R45,R46の抵抗値をそれぞれ50Ωとして、送信機50と受信機60との間の信号伝送路の特性インピーダンスに一致させる。
【0053】
まず、図14〜図17には、ノイズ発生器10が発生するサイン波ノイズの周波数を変化させたときのSパラメータに基づく周波数特性を示すグラフを掲載する。ここで、図13に示すように、ディバイダ20の分配抵抗R21と分配抵抗R22との間の位置に対応する入力端子をPORT1とし、ポジ側、ネガ側の各信号線の受信端をそれぞれPORT2,PORT3とする。また、Sパラメータとして、PORT2とPORT1との間の伝達係数を示すS21と、PORT3とPORT1との間の伝達係数を示すS31とを利用する。
【0054】
図14は、ポジ側とネガ側の遅延差がない場合のS21,S31の位相差特性を示す図である。また、図15は、ポジ側とネガ側の遅延差がない場合のS21,S31のゲイン差特性を示す図である。
【0055】
これらの図14および図15では、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量を同一としたときの特性を示している。ここでは例として、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量に対応する電気長(伝送線路長)を1000mmとしている。このとき、図14に示すように、ノイズ発生器10から発生されるノイズの周波数に関係なく、S21とS31との間には位相差は生じない。また、図15に示すように、S21とS31との間にはゲイン差も生じない。これらの図により、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が同一であれば、差動伝送路には差動ノイズが印加されないことがわかる。
【0056】
なお、本実施の形態のノイズ試験システムは、このようにポジ側遅延回路31およびネガ側遅延回路32の各遅延量を同一に設定することにより、ポジ側、ネガ側の各信号線に対してコモンモードノイズを印加したときの耐力試験を行うことも可能である。
【0057】
図16は、ポジ側とネガ側の遅延差がある場合のS21,S31の位相差特性を示す図である。また、図17は、ポジ側とネガ側の遅延差がある場合のS21,S31のゲイン差特性を示す図である。
【0058】
これらの図16および図17では、ポジ側遅延回路31の遅延量に対応する電気長を1000mmとする一方、ネガ側遅延回路32の遅延量に対応する電気長を2000mmとして、遅延量に差を持たせたときの特性を示している。このとき、図16に示すように、S21とS31との間には、ノイズ発生器10から発生されたノイズの周波数に応じて、周期的に位相差が生じる。また、図17に示すように、S21とS31との間には、ノイズ発生器10から発生されたノイズの周波数に応じて、周期的にゲイン差も生じる。これらの図により、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が異なる場合、差動伝送路には、ノイズ発生器10から発生されるノイズの周波数に応じた位相および振幅を有する差動ノイズが印加されることがわかる。
【0059】
次に、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量を変化させたときの差動ノイズの特性について説明する。図18は、ポジ側とネガ側の遅延差を変化させたときの差動ノイズの振幅を示す図である。また、図19は、ポジ側とネガ側の遅延差を変化させたときの差動ノイズのジッタを示す図である。
【0060】
これらの図18および図19では、例として、ポジ側遅延回路31の遅延量に対応する電気長を1000mmに固定し、ネガ側遅延回路32の遅延量に対応する電気長を1000mmから3000mmまで変化させたときの特性を示している。なお、図18では、ノイズ発生器10から発生されたノイズの振幅を“1”としたときの差動ノイズの相対的な振幅を示している。
【0061】
このような条件では、図18に示すように、差動ノイズの振幅は、ポジ側、ネガ側の各電気長の差が0mmおよび2000mmのときに“0”となり、1000mmのときに最大となる。このことから、ポジ側、ネガ側の各遅延量を基に、差動伝送路上の高速伝送信号に対して重畳する差動ノイズの振幅を任意に決定できることがわかる。
【0062】
なお、前述した図10は、図18において差動ノイズの振幅が最大になるような条件での差動信号の波形を示している。この図10によれば、100mV未満の振幅の差動ノイズが得られている。従って、この図10と図18とから、ポジ側、ネガ側の各遅延量を基に、数mVオーダといった高分解能で差動ノイズの振幅を設定できる。
【0063】
また、図19に示すように、差動ノイズに生じるジッタも同様に、ポジ側、ネガ側の各電気長の差が0mmおよび2000mmのときに“0”となり、1000mmのときに最大となる。このことから、ポジ側、ネガ側の各遅延量を基に、差動伝送路上の高速伝送信号に対して重畳する差動ノイズのジッタを任意に決定できることがわかる。さらに、遅延量の差に応じた差動ノイズの振幅とジッタとの間の相関係数は、0.99以上となる。従って、差動ノイズの振幅に応じた高精度なジッタを、差動伝送路に印加することが可能であることがわかる。
【0064】
なお、前述した図12は、図18および図19において差動ノイズの振幅が最大になるような条件でのジッタの波形を示している。この図12によれば、10psec程度のジッタを生成できることがわかる。従って、この図12と図18および図19とから、ポジ側、ネガ側の各遅延量を基に、数psecオーダのジッタを生成できる。
【0065】
受信機60には、このように高い分解能で設定されたノイズおよびジッタが重畳された伝送信号が入力される。これにより、ノイズおよびジッタに対する高精度な耐力試験を行うことが可能になる。
【0066】
ここで、ノイズ発生器10から発生されるノイズの周波数をF、このノイズの波長をλ、信号線の誘電率をεr、信号線の比誘電率をμr、真空の誘電率での光速をCoとする。このとき、μr=1であれば、次の式(1)の関係が成立する。
【0067】
【数1】
【0068】
例として、F=75[MHz]、εr=4、Co=3×108とすると、式(1)から(λ/2)=1[m]となる。これは、電気長の差が1m、すなわちポジ側とネガ側にそれぞれ印加されるノイズの位相差が1m(位相角:π)であるとき、差動ノイズの振幅が最大となることを示している。位相特性は2π周期、すなわち、位相換算で2mごとに繰り返されることから、差動ノイズの振幅は、電気長の差が1m,3m,5m,……となるときに最大となり、電気長の差が0m,2m,4m,……となるときに“0”となる。
【0069】
また、上記の式(1)においてF=150[MHz]とした場合には、上記の場合と比較して波長が1/2になる。このため、差動ノイズの振幅は、電気長の差が0.5m,1.5m,2.5m,……となるときに最大となり、電気長の差が1m,2m,3m,……となるときに“0”となる。
【0070】
このように、ノイズ発生器10に発生させるノイズの周波数を変更する場合には、その波長から電気長の差を算出することで、伝送信号に重畳する差動ノイズの振幅を容易に算出することが可能となる。また、図18および図19に示したように、差動ノイズの振幅と生成されるジッタとには高い相関があるため、ノイズの周波数の変更に応じて生成されるジッタの量も算出可能である。従って、ノイズ発生器10に発生させるノイズの周波数と、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量との組み合わせにより、任意の振幅およびジッタを有する差動ノイズを生成して差動伝送路に印加することが可能になる。
【0071】
また、このようなパラメータの組み合わせは、例えば、テーブル情報などとしてあらかじめ用意しておくことが可能である。そして、試験を実施するユーザは、このテーブル情報を参照することで、所望の振幅およびジッタを有する差動ノイズが差動伝送路に印加されるように、ノイズ試験システムに対する回路パラメータの設定やノイズ発生器10の動作の設定を行うことが可能になる。
【0072】
なお、図8〜図10に示したように、差動ノイズは、ポジ側およびネガ側でそれぞれ元のノイズ成分と反射ノイズ成分とが多重化されて生成されたノイズを基に生成される。このため、差動ノイズの振幅は、抵抗R43,R44の抵抗値の大きさによっても変化する。従って、所望の振幅およびジッタを有する差動ノイズを生成するために、ノイズ発生器10から発生されるノイズの周波数と、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量と、抵抗R43,R44の抵抗値とを設定するようにしてもよい。
【0073】
次に、上記のノイズ試験システムの変形例と、この装置を用いたノイズ耐力試験の手順の例について説明する。
図20は、ノイズ試験の制御機能を備えたノイズ試験システムの構成例を示す図である。なお、この図20では、図1および図2に対応する構成要素については同じ符号を付して示している。
【0074】
図20に示すノイズ試験システムでは、図1および図2に示した構成のうちのディバイダ20、ポジ側遅延回路31およびネガ側遅延回路32と、ノイズ重畳回路40を変形したノイズ重畳回路40aとが、ノイズ試験装置300として同一の基材に設けられている。また、ノイズ重畳回路40aは、図2に示したノイズ重畳回路40に設けられた抵抗R43,R44の代わりに、可変抵抗R43a,R44aが設けられている。可変抵抗R43a,R44aは、送信機50から受信機60への信号伝送路の特性インピーダンスと比較して十分大きい範囲で、抵抗値を変化させることが可能になっている。なお、可変抵抗R43a,R44aとしては、例えば、異なる抵抗値を有する複数の抵抗を選択的に接続する構成とされていてもよい。
【0075】
また、図20のノイズ試験システムは、さらに、ノイズ試験装置300を用いた試験全体を制御可能な試験制御装置400を備えている。試験制御装置400は、入力部410、ノイズ設定部420、信号送受信制御部430および記憶部440を備えている。
【0076】
入力部410には、例えば、キーボード、マウスなどの入力デバイスが接続されている。入力部410は、これらの入力デバイスに対するユーザの入力操作に応じた信号を、ノイズ設定部420、信号送受信制御部430に対して出力する。
【0077】
ノイズ設定部420は、入力部410からの信号に応じて、送信機50から受信機60への信号伝送路に印加するノイズを設定する。具体的には、ノイズ発生器10から発生されるノイズの周波数や振幅、ポジ側遅延回路31およびネガ側遅延回路32における遅延量、可変抵抗R43a,R44aにおける抵抗値などを設定する。ノイズ設定部420は、記憶部440に記憶されたノイズ設定テーブル441を参照しながら、このような設定動作を行う。
【0078】
信号送受信制御部430は、送信機50からの伝送信号を発生して送信機50に供給し、受信機60に対して送信させる。また、その伝送信号の受信機60における受信状態を検出し、受信結果などの試験結果に関する情報を試験結果情報442として記述して、記憶部440に記録する。
【0079】
記憶部440は、例えばHDD(Hard Disk Drive)などの不揮発性記録媒体により構成される。本実施の形態では、記憶部440には、ノイズ設定テーブル441と試験結果情報442とが記憶される。
【0080】
ノイズ設定テーブル441には、ノイズ発生器10から発生されるノイズの周波数と、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量と、可変抵抗R43a,R44aの抵抗値との組み合わせが、ノイズ重畳回路40aにおいて差動伝送路に印加するノイズの振幅およびジッタに対応付けられて、あらかじめ保持されている。
【0081】
試験結果情報442には、例えば、送信機50から受信機60への伝送信号の仕様と、その伝送信号に重畳した差動ノイズの仕様に対して、受信機60での信号の受信の可否が対応付けられて保持されている。
【0082】
なお、このような試験制御装置400は、例えば、コンピュータ装置によって実現される。この場合、ノイズ設定部420および信号送受信制御部430の機能は、例えば、記憶部440に記憶された処理プログラムがCPU(Central Processing Unit)によって実行されることで実現される。
【0083】
図21は、試験制御装置によるノイズ耐力試験の制御手順の例を示すフローチャートである。
[ステップS11]入力部410を通じて、ユーザによりノイズ発生器10に発生させるノイズの周波数が指定される。ノイズ設定部420は、指定された周波数のノイズを発生するようにノイズ発生器10に設定を行う。
【0084】
[ステップS12]入力部410を通じて、ユーザにより差動伝送路に印加するノイズの振幅またはジッタが指定される。ノイズ設定部420は、ノイズ設定テーブル441を参照して、指定されたノイズの振幅と、ステップS11で指定されたノイズの周波数とに対応するポジ側遅延回路31およびネガ側遅延回路32の各遅延量と可変抵抗R43a,R44aの各抵抗値とを読み込む。そして、読み込んだ値を基に、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量と可変抵抗R43a,R44aの各抵抗値とを設定する。
【0085】
なお、可変抵抗R43a,R44aの各抵抗値は、常にともに同じ値となるように設定する。また、入力部410からのユーザの指定によっては、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量、または可変抵抗R43a,R44aの各抵抗値の一方を固定し、他方のみを変化させるようにしてもよい。
【0086】
[ステップS13]入力部410を通じて、ユーザにより伝送信号の仕様が指定され、試験の開始が要求される。信号送受信制御部430は、指定された仕様の伝送信号を生成して、送信機50に供給し、受信機60に対する送信を開始させる。これとともに、ノイズ設定部420は、ノイズ発生器10に対して、ステップS11での設定した仕様のノイズを発生させる。
【0087】
これにより、送信機50から受信機60への差動伝送路に伝送信号が送信されるとともに、この伝送信号に、ユーザにより指定された振幅またはジッタを有する差動ノイズが重畳される。受信機60は、例えば、伝送信号が正しく受信できたか否かを、信号送受信制御部430に対して通知する。
【0088】
[ステップS14]信号送受信制御部430は、受信機60から通知された情報を受信し、この情報を所定のフォーマットに変換して、試験結果情報442に記録する。
[ステップS15]ノイズ設定部420は、差動伝送路に印加する差動ノイズの振幅またはジッタの変更が、入力部410を通じてユーザから要求されたか否かを判定する。振幅またはジッタの変更が要求されていない場合には、ステップS16の処理が実行される。一方、振幅またはジッタの変更が要求された場合には、ステップS12の処理が再度実行される。このとき、ステップS12では、新たに要求された差動ノイズの振幅に対応するパラメータがノイズ設定テーブル441からノイズ設定部420に読み込まれる。そして、そのパラメータを基にノイズ試験装置300の設定が行われる。
【0089】
[ステップS16]ノイズ設定部420は、ノイズ発生器10に発生させるノイズの周波数の変更が、入力部410を通じてユーザから要求されたか否かを判定する。ノイズ周波数の変更が要求されていない場合には、ステップS17の処理が実行される。一方、ノイズ周波数の変更が要求された場合には、ステップS11の処理が再度実行される。このとき、ノイズ設定部420は、新たに要求されたノイズ周波数を発生するようにノイズ発生器10に要求する。
【0090】
[ステップS17]ノイズ設定部420は、試験の終了が入力部410を通じてユーザから要求されたか否かを判定する。試験の終了が要求されていない場合には、ステップS15の判定処理が再度実行される。一方、試験の終了が要求された場合には、各部に対する制御処理を終了する。
【0091】
なお、上記の処理において、例えば、差動ノイズの振幅またはジッタ、ノイズ発生器10からのノイズの周波数のそれぞれの可変幅が、ユーザによってあらかじめ入力された場合には、この可変幅の範囲内で各パラメータを変化させながら試験制御を自動実行するようにしてもよい。この場合、ステップS15〜S17では、指定された可変幅でのパラメータ設定が終了したか否かに基づいて、自動的に判定処理が行われればよい。
【0092】
また、上記の処理では、ノイズ発生器10が発生するノイズの周波数を固定した状態で、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量と可変抵抗R43a,R44aの各抵抗値を変化させることで、差動ノイズの振幅またはジッタを変化させていた。しかし、逆に、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量と可変抵抗R43a,R44aの各抵抗値を固定した状態で、ノイズ発生器10に発生させるノイズの周波数を変化させることで、差動ノイズの振幅またはジッタを変化させてもよい。
【0093】
また、上記の試験手順の一部またはすべては、ユーザのマニュアル操作によって実行可能であることは言うまでもない。
また、図20では、ディバイダ20、ポジ側遅延回路31、ネガ側遅延回路32およびノイズ重畳回路40aが、ノイズ試験装置300に一体に設けられていたがこれらの少なくとも一部が別体の装置として構成されていてもよい。または、ノイズ発生器10や試験制御装置400が、ノイズ試験装置300と一体化されていてもよい。
【0094】
以上の実施の形態に関し、さらに以下の付記を開示する。
(付記1) 送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験システムにおいて、
入力信号をそれぞれ所定の時間だけ遅延させ、少なくとも一方の遅延量が可変とされた第1の遅延回路および第2の遅延回路と、
ノイズ発生器から発生されたノイズを同位相および同振幅で前記第1の遅延回路および前記第2の遅延回路に分配する信号分配器と、
前記第1の遅延回路および前記第2の遅延回路の前記信号分配器とは逆側の端子を、前記差動信号が伝送される差動伝送路が備える第1の信号伝送路および第2の信号伝送路に対してそれぞれ交流結合するための第1の結合コンデンサおよび第2の結合コンデンサと、
前記第1の信号伝送路および前記第2の信号伝送路の特性インピーダンスより十分高い同一の抵抗値を有し、前記第1の結合コンデンサと前記第1の信号伝送路との間、前記第2の結合コンデンサと前記第2の信号伝送路との間にそれぞれ直列に接続された第1の抵抗および第2の抵抗と、
を有することを特徴とするノイズ試験システム。
【0095】
(付記2) 前記第1の遅延回路による信号遅延量と前記第2の遅延回路による信号遅延量との間には、前記ノイズ発生器から発生されるノイズの周波数と、前記第1の抵抗および前記第2の抵抗を通じて前記差動伝送路に印加する差動ノイズの振幅とを基に決定される遅延差が設定されていることを特徴とする付記1記載のノイズ試験システム。
【0096】
(付記3) 前記第1の抵抗および前記第2の抵抗の各抵抗値は、それぞれ前記第1の信号伝送路および前記第2の信号伝送路の特性インピーダンスより十分高い範囲において可変とされていることを特徴とする付記1または2記載のノイズ試験システム。
【0097】
(付記4) 前記差動伝送路に印加する差動ノイズの振幅を指定するための入力情報を受け付ける情報入力部と、
前記情報入力部を通じて指定された差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数とを基に、前記第1の遅延回路および前記第2の遅延回路に対してそれぞれ異なる遅延量を設定する遅延量設定部と、
をさらに有することを特徴とする付記1または2記載のノイズ試験システム。
【0098】
(付記5) 前記遅延量設定部は、前記差動伝送路に印加する差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数と、前記第1の遅延回路および前記第2の遅延回路の各遅延量とを対応付けた設定テーブルを参照して、前記第1の遅延回路および前記第2の遅延回路の各遅延量を設定することを特徴とする付記4記載のノイズ試験システム。
【0099】
(付記6) 送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験方法において、
ノイズ発生器から発生され、信号分配器により同位相および同振幅で分配されたノイズがそれぞれ入力される第1の遅延回路および第2の遅延回路の各遅延量を、前記ノイズ発生器から発生させるノイズの周波数と、前記差動信号に重畳する差動ノイズの振幅とを基に決定される遅延差を互いに有するように設定し、
前記差動信号を前記送信機と前記受信機との間の差動伝送路に伝送させるとともに、前記ノイズ発生器からノイズを発生させ、前記差動伝送路が備える第1の信号伝送路に対して、前記第1の遅延回路の前記信号分配器とは逆側の端子から出力されたノイズを、第1の結合コンデンサと、前記第1の信号伝送路の特性インピーダンスより十分高い抵抗値を有する第1の抵抗とを介して印加し、かつ、前記差動伝送路が備える第2の信号伝送路に対して、前記第2の遅延回路の前記信号分配器とは逆側の端子から出力されたノイズを、第2の結合コンデンサと、前記第1の抵抗と同一の抵抗値を有する第2の抵抗とを介して印加する、
ことを特徴とするノイズ試験方法。
【0100】
(付記7) 前記第1の抵抗および前記第2の抵抗の各抵抗値が、それぞれ前記第1の信号伝送路および前記第2の信号伝送路の特性インピーダンスより十分高い範囲において可変とされている場合に、前記第1の遅延回路および前記第2の遅延回路の各遅延量と、前記第1の抵抗および前記第2の抵抗の各抵抗値とが、前記ノイズ発生器から発生させるノイズの周波数と、前記差動信号に重畳する差動ノイズの振幅とを基に設定されることを特徴とする付記6記載のノイズ試験方法。
【0101】
(付記8) 前記第1の遅延回路および前記第2の遅延回路の各遅延量は、前記差動伝送路に印加する差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数と、前記第1の遅延回路および前記第2の遅延回路の各遅延量とを対応付けた設定テーブルを基に設定されることを特徴とする付記6記載のノイズ試験方法。
【図面の簡単な説明】
【0102】
【図1】実施の形態に係るノイズ試験システムの概略構成を示す図である。
【図2】ノイズ試験システムのさらに詳しい回路構成例を示す図である。
【図3】ポジ側とネガ側の遅延差がない場合に各遅延回路から出力されるノイズの波形を示す図である。
【図4】ポジ側とネガ側の遅延差がない場合にポジ側、ネガ側の各信号線に現れる波形を示す図である。
【図5】ポジ側とネガ側の遅延差がない場合に受信装置で受信される差動信号の波形を示す図である。
【図6】ポジ側とネガ側の遅延差がない場合の差動信号に基づくアイパターンを示す図である。
【図7】ポジ側とネガ側の遅延差がない場合に差動信号に現れるジッタの波形を示す図である。
【図8】ポジ側とネガ側の遅延差がある場合に各遅延回路から出力されるノイズの波形を示す図である。
【図9】ポジ側とネガ側の遅延差がある場合にポジ側、ネガ側の各信号線に現れる波形を示す図である。
【図10】ポジ側とネガ側の遅延差がある場合に受信装置で受信される差動信号の波形を示す図である。
【図11】ポジ側とネガ側の遅延差がある場合の差動信号に基づくアイパターンを示す図である。
【図12】ポジ側とネガ側の遅延差がある場合に差動信号に現れるジッタの波形を示す図である。
【図13】特性検証のための等価回路の構成例を示す図である。
【図14】ポジ側とネガ側の遅延差がない場合のS21,S31の位相差特性を示す図である。
【図15】ポジ側とネガ側の遅延差がない場合のS21,S31のゲイン差特性を示す図である。
【図16】ポジ側とネガ側の遅延差がある場合のS21,S31の位相差特性を示す図である。
【図17】ポジ側とネガ側の遅延差がある場合のS21,S31のゲイン差特性を示す図である。
【図18】ポジ側とネガ側の遅延差を変化させたときの差動ノイズの振幅を示す図である。
【図19】ポジ側とネガ側の遅延差を変化させたときの差動ノイズのジッタを示す図である。
【図20】ノイズ試験の制御機能を備えたノイズ試験システムの構成例を示す図である。
【図21】試験制御装置によるノイズ耐力試験の制御手順の例を示すフローチャートである。
【符号の説明】
【0103】
10 ノイズ発生器
20 ディバイダ
31 ポジ側遅延回路
32 ネガ側遅延回路
40 ノイズ重畳回路
41,42 入力端子
43,44 出力端子
45,46,51,52,61,62 信号線
50 送信機
60 受信機
C41,C42 結合コンデンサ
R21〜R23 分配抵抗
R43,R44 抵抗
【技術分野】
【0001】
本発明は、送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験システムおよびノイズ試験方法に関する。
【背景技術】
【0002】
近年、コンピュータなどの各種機器内部のバスや機器同士の通信インタフェース回路においては、信号伝送速度のさらなる高速化が進んでいる。例えば、コンピュータ用インタフェース規格の一種であるPCI Express(PCI:Peripheral Components Interconnect)では、差動伝送方式によりシリアル通信を行うことで数Gbpsといった伝送速度を実現している。また、最近では、SERDES(SERializer/DESerializer)と呼ばれる、シリアル/パラレルの両インタフェースを相互変換する回路が、インタフェース回路などに用いられている。このSERDESにおいても、1Gbps以上の高速な信号伝送が行われることが多い。
【0003】
このような高速伝送を行う際には、スイッチング電源などの様々なノイズ成分が伝送信号に混入することが避けられない状況になっている。このため、高速伝送を行うデバイスを用いて、差動ノイズやコモンモードノイズに対する高精度な耐力試験を行う必要が生じてきている。
【0004】
ここで、通信装置における従来のノイズ耐力試験手法としては、例えば、信号線上にコモンモードチョークコイルを挿入し、このコイルと被試験通信装置との間にコンデンサを介してトランスの中点タップ付きコイルを間挿し、このコイルと同一コアに巻かれた別コイルにインピーダンス素子を接続し、中点タップ付きコイルの中点に対して試験用の電圧を印加するようにしたものがあった(例えば、特許文献1参照)。
【0005】
また、上記に関連する従来の技術として、均一な特性インピーダンスを有する伝送線上に、入力信号を反射させるための接地手段を複数個設け、伝送線上の接地位置に応じて遅延された反射波を検出するように構成した可変遅延回路があった(例えば、特許文献2参照)。
【特許文献1】特許第2675584号公報
【特許文献2】特開平4−178002号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
前述のように、高速伝送を行うデバイスにおける高精度なノイズ耐力試験が要求されている。特に最近では、差動ノイズに対する耐力試験が要望されているが、差動ノイズを高速な伝送信号に高精度に重畳することが可能な試験装置は考えられていなかった。また、上記の特許文献1のように、伝送路にコモンモードチョークコイルを配置した場合には、信号を高速に伝送させるとその信号品質が劣化してしまうため、ノイズ耐力試験を正確に実施できない。
【0007】
本発明はこのような点に鑑みてなされたものであり、試験用の差動ノイズを差動信号に対して高精度に重畳することが可能なノイズ試験システムおよびノイズ試験方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するために、送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験システムが提供される。このノイズ試験システムは、入力信号をそれぞれ所定の時間だけ遅延させ、少なくとも一方の遅延量が可変とされた第1の遅延回路および第2の遅延回路と、ノイズ発生器から発生されたノイズを同位相および同振幅で前記第1の遅延回路および前記第2の遅延回路に分配する信号分配器と、前記第1の遅延回路および前記第2の遅延回路の前記信号分配器とは逆側の端子を、前記差動信号が伝送される差動伝送路が備える第1の信号伝送路および第2の信号伝送路に対してそれぞれ交流結合するための第1の結合コンデンサおよび第2の結合コンデンサと、前記第1の信号伝送路および前記第2の信号伝送路の特性インピーダンスより十分高い同一の抵抗値を有し、前記第1の結合コンデンサと前記第1の信号伝送路との間、前記第2の結合コンデンサと前記第2の信号伝送路との間にそれぞれ直列に接続された第1の抵抗および第2の抵抗と、を有する。
【0009】
ここで、ノイズ発生器から発生され、信号分配器により第1の遅延回路に分配されたノイズは、第1の結合コンデンサを介して第1の抵抗に入力され、第1の抵抗により減衰されて第1の信号伝送路に印加される。また、第1の抵抗に入力されたノイズの一部の成分は反射されて、第1の遅延回路、信号分配器を介して第2の遅延回路に入力される。一方、ノイズ発生器から発生され、信号分配器により第2の遅延回路に分配されたノイズは、第2の結合コンデンサを介して第2の抵抗に入力され、第2の抵抗により減衰されて第2の信号伝送路に印加される。また、第2の抵抗に入力されたノイズの一部の成分は反射されて、第2の遅延回路、信号分配器を介して第1の遅延回路に入力される。このような構成により、第1の信号伝送路および第2の信号伝送路にそれぞれ印加されるノイズには、ノイズ発生器から発生されたノイズの成分と、第1の遅延回路および第2の遅延回路により反射されたノイズの成分とが多重化され、これらのノイズ成分により差動ノイズが生成される。そして、第1の遅延回路および第2の遅延回路の各遅延量が可変されることで、差動伝送路に印加される差動ノイズの振幅が可変される。
【0010】
また、上記目的を達成するために、上記のノイズ試験システムにおけるノイズ試験方法が提供される。このノイズ試験方法では、第1の遅延回路および第2の遅延回路の各遅延量が、ノイズ発生器から発生させるノイズの周波数と、差動信号に重畳する差動ノイズの振幅とから決定される遅延差を互いに有するように設定される。
【発明の効果】
【0011】
上記のノイズ試験システムでは、1Gbps以上といった高速の差動信号に対して差動ノイズを高精度に重畳することが可能になる。
【発明を実施するための最良の形態】
【0012】
以下、実施の形態を図面を参照して詳細に説明する。
図1は、実施の形態に係るノイズ試験システムの概略構成を示す図である。
本実施の形態のノイズ試験システムは、ノイズ発生器10、ディバイダ(Divider)20、ポジ(Positive)側遅延回路31、ネガ(Negative)側遅延回路32およびノイズ重畳回路40を備えている。このノイズ試験システムは、外部の送信機50および受信機60に接続し、これらの間に伝送される差動信号に、試験用の差動ノイズを重畳する。
【0013】
ノイズ発生器10は、送信機50から受信機60へ伝送される差動信号に重畳する差動ノイズの基となるノイズを発生する。このノイズとしては、例えば、数十MHz〜数百MHz程度のサイン波、矩形波などが発生される。
【0014】
ディバイダ20は、ノイズ発生器10から発生されたノイズを、ポジ側遅延回路31およびネガ側遅延回路32に対して同位相・同振幅で分配する。
ポジ側遅延回路31、ネガ側遅延回路32は、入力信号をそれぞれ所定の時間だけ遅延させる。本実施の形態では、これらの両方とも遅延量を変化させることが可能となっているが、これらのうちの一方のみが遅延量可変とされていてもよい。なお、ポジ側遅延回路31およびネガ側遅延回路32の遅延量を可変にするための構成としては、例えば、遅延量の異なる複数の遅延ラインを選択的に接続する構成とされていてもよい。
【0015】
ノイズ重畳回路40は、送信機50から受信機60への信号伝送路に挿入され、この信号伝送路に対して、ポジ側遅延回路31およびネガ側遅延回路32を通じて入力されたノイズを印加する。なお、このノイズ重畳回路40の具体的な構成例については後述する。
【0016】
ここで、送信機50は、受信機60に対して例えば1Gbps以上といった高い速度で差動信号を送信する。送信機50および受信機60は、例えば、SERDESなど、このような高速通信が可能なデバイスである。なお、送信機50および受信機60は、それぞれこのような高速通信を行う通信インタフェース回路として実現されても、あるいは、この通信インタフェースを備えるコンピュータなどの上位装置として実現されてもよい。
【0017】
送信機50には、差動信号を送信するためのそれぞれポジ側、ネガ側の信号線51,52が接続され、信号線51,52は、ノイズ重畳回路40の入力端子41,42にそれぞれ接続されている。また、受信機60には、差動信号を受信するためのそれぞれポジ側、ネガ側の信号線61,62が接続されており、信号線61,62は、ノイズ重畳回路40の出力端子43,44にそれぞれ接続されている。
【0018】
ノイズ重畳回路40は、信号線51,52から信号線61,62に伝送される信号に対して、それぞれポジ側遅延回路31、ネガ側遅延回路32を通じて入力されたノイズを重畳する。ここで、ポジ側遅延回路31とネガ側遅延回路32の各遅延量をアンバランスにすることにより、送信機50から受信機60へ伝送される差動信号に差動ノイズが重畳される。これにより、例えば、受信機60において差動ノイズに対する耐力試験を実行することが可能になる。
【0019】
図2は、ノイズ試験システムのさらに詳しい回路構成例を示す図である。
ノイズ重畳回路40は、結合コンデンサC41,C42、抵抗R43,R44および信号線45,46を備えている。
【0020】
信号線45は、入力端子41と出力端子43とを結線し、信号線46は、入力端子42と出力端子44とを結線する。これにより、信号線45,46は、送信機50から受信機60への差動伝送路の一部を構成する。
【0021】
結合コンデンサC41は、ポジ側遅延回路31からの信号線を、ポジ側の信号線45に対してAC(Alternate Current)結合するために設けられている。同様に、結合コンデンサC42は、ネガ側遅延回路32からの信号線を、ネガ側の信号線46に対してAC結合するために設けられている。
【0022】
抵抗R43は、送信機50と受信機60との間のポジ側信号線、すなわち信号線51,45,61の特性インピーダンスより十分高い抵抗値を有し、ポジ側遅延回路31を介して信号線45に印加されるノイズをアッテネートする。抵抗R44は、送信機50と受信機60との間のネガ側信号線、すなわち信号線52,46,62の特性インピーダンスより十分高く、なおかつ抵抗R43と同一の抵抗値を有し、ネガ側遅延回路32を介して信号線46に印加されるノイズをアッテネートする。
【0023】
なお、抵抗R43,R44の抵抗値をポジ側、ネガ側の信号線の特性インピーダンスより十分高くしておくことで、これらの抵抗R43,R44を含むノイズ重畳のための構成が、差動伝送路からスタブとして見えなくなる。このような効果をより確実に得るためには、抵抗R43,R44の端部と、信号線45,46とをできるだけ近接させて接続することが望ましい。また、抵抗R43,R44の抵抗値は、例えば、ポジ側、ネガ側の信号線の特性インピーダンスの20倍以上としておくことが望ましい。
【0024】
また、図2では、ディバイダ20の回路構成についても例示している。図2に示すディバイダ20は、それぞれ同じ抵抗値を有する3つの分配抵抗R21〜R23をリング状に接続した、いわゆる抵抗分配器として構成されている。ノイズ発生器10からのノイズは、分配抵抗R21と分配抵抗R22との接続部に供給される。そして、このノイズは、分配抵抗R21,R22のそれぞれの他端から、ポジ側遅延回路31、ネガ側遅延回路32のそれぞれに対して同位相・同振幅で分配される。
【0025】
なお、上記のノイズ重畳回路40は、例えば、プリント基板などの基材に、結合コンデンサC41,C42、抵抗R43,R44、信号線45,46、入力端子41,42および出力端子43,44などが配置されることで実現される。また、この基材に、ポジ側遅延回路31、ネガ側遅延回路32、ディバイダ20などが一体に配置されてもよい。
【0026】
また、本実施の形態では、送信機50および受信機60がそれぞれ別の装置として提供される場合を想定している。しかし、例えば、このノイズ試験システムを、これらの機能が同一の半導体チップ上に設けられたSoC(System On a Chip)のノイズ耐力試験に使用するように構成してもよい。この場合、SoC上の送信部と受信部とを接続する信号線あるいは接続端子に対して、抵抗R43,R44の一端をプローブなどにより接続する構成としてもよい。
【0027】
ここで、本実施の形態では例として、送信機50と受信機60との間の信号伝送路のポジ側、ネガ側の各信号線の特性インピーダンスをそれぞれ50Ωとする。また、抵抗R43,R44の抵抗値をともに1kΩとし、ディバイダ20が備える分配抵抗R21〜R23の抵抗値をそれぞれ50Ωとする。なお、結合コンデンサC41,C42の容量としては、例えば、ともに0.22μFとすればよい。
【0028】
この場合、ポジ側遅延回路31を通じて信号線45に印加されるノイズの振幅は、抵抗R43によって約1/20にアッテネートされる。また、残りの約19/20の振幅のノイズ成分は、抵抗R43による反射信号としてポジ側遅延回路31に逆方向から入力されて遅延された後、ディバイダ20を介してネガ側遅延回路32に入力される。従って、ネガ側遅延回路32を通じて信号線46に印加されるノイズには、少なくとも、ノイズ発生器10からのノイズ成分と、ポジ側から反射されたノイズ成分とが多重化されている。
【0029】
一方、ネガ側遅延回路32を通じて信号線46に印加されるノイズの振幅は、抵抗R44によって約1/20にアッテネートされる。また、残りの約19/20の振幅のノイズ成分は、抵抗R44による反射信号として、ネガ側遅延回路32に逆方向から入力されて遅延された後、ディバイダ20を介してポジ側遅延回路31に入力される。従って、ポジ側遅延回路31を通じて信号線45に印加されるノイズにも、少なくとも、ノイズ発生器10からのノイズ成分と、ネガ側から反射されたノイズ成分とが多重化されている。
【0030】
このような構成において、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が同一の場合には、ポジ側、ネガ側の各信号線45,46には、ともに同振幅・同位相のノイズ成分が印加される。従って、送信機50から受信機60への差動伝送路においては、重畳されたポジ側、ネガ側の各ノイズ成分は打ち消され、差動ノイズ成分は発生しない。
【0031】
一方、ポジ側遅延回路31の遅延量とネガ側遅延回路32の遅延量とに差を持たせた場合には、信号線45,46に対して印加されるノイズ成分は異なるものとなる。このため、送信機50から受信機60への差動伝送路には、これらのノイズ成分の差である差動ノイズ成分が発生する。このとき、送信機50から信号線45,46を通じて受信機60へ伝送されるデジタル信号に何の影響も及ぼすことなく、その伝送信号に差動ノイズ成分を重畳することができる。
【0032】
また、後述するように、ノイズ発生器10から発生されるノイズの周波数の設定と、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量の設定とに応じて、所望の振幅の差動ノイズを伝送信号に重畳することができる。すなわち、上記のノイズ試験回路によれば、ポジ側遅延回路31とネガ側遅延回路32の各遅延量の差に応じた所望の差動ノイズを、送信機50から受信機60へ伝送される高速デジタル信号に正確に重畳することが可能になる。
【0033】
なお、本実施の形態の説明において、“ポジ側遅延回路31の遅延量”として表す遅延量には、ポジ側遅延回路31からディバイダ20までの信号線や、ポジ側遅延回路31から結合コンデンサC41までの信号線による遅延量も含まれているものとする。同様に、“ネガ側遅延回路32の遅延量”として表す遅延量には、ネガ側遅延回路32からディバイダ20までの信号線や、ネガ側遅延回路32から結合コンデンサC42までの信号線による遅延量も含まれているものとする。
【0034】
次に、上記のノイズ試験システムを用いて、送信機50から受信機60に対して伝送する高速信号にノイズを重畳した場合に観測される信号波形の例を挙げる。以下の図3〜図12の例では、送信機50から3Gbpsの信号が送信されるとともに、ノイズ発生器10からノイズとして75MHzのサイン波が発生されるものとする。
【0035】
まず、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が同一である場合の装置内各部の信号波形例を示す。
図3は、ポジ側とネガ側の遅延差がない場合に各遅延回路から出力されるノイズの波形を示す図である。
【0036】
図3において、波形101は、ポジ側遅延回路31とノイズ重畳回路40との間で観測されるノイズの波形である。この波形101には、ポジ側遅延回路31からノイズ重畳回路40に出力されるノイズ成分と、ノイズ重畳回路40内の抵抗R43から反射された反射ノイズ成分とが多重化されている。また、波形102は、ネガ側遅延回路32とノイズ重畳回路40との間で観測されるノイズの波形である。この波形102には、ネガ側遅延回路32からノイズ重畳回路40に出力されるノイズ成分と、ノイズ重畳回路40内の抵抗R44から反射された反射ノイズ成分とが多重化されている。ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が同一の場合には、図3に示すように、これらの波形101,102は、振幅・位相ともにほぼ一致する。
【0037】
図4は、ポジ側とネガ側の遅延差がない場合にポジ側、ネガ側の各信号線に現れる波形を示す図である。
図4において、波形111は、ポジ側の信号線45で観測される信号波形を示している。また、波形112は、ネガ側の信号線46で観測される信号波形を示している。ここで、信号線45に対しては、ノイズ発生器10から発生されているノイズよりも高周波のパルス信号が、送信機50から出力されている。また、信号線46に対しては、ポジ側の信号線45に出力された信号とは逆相の信号が、送信機50から出力されている。一方、図3に示したように、ポジ側遅延回路31およびネガ側遅延回路32からそれぞれ出力されるノイズは同位相である。このため、図4に示すように、信号線45,46には、それぞれ抵抗R43,R44を介して同一のコモンモードノイズが印加されて、それぞれポジ側、ネガ側の各伝送信号に重畳される。
【0038】
図5は、ポジ側とネガ側の遅延差がない場合に受信装置で受信される差動信号の波形を示す図である。
ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が同一の場合には、図4に示した通り、ポジ側、ネガ側の各伝送信号には、同一のコモンモードノイズが重畳される。このため、各伝送信号に基づく差動信号の波形121においては、重畳されたノイズは相殺されて、送信機50からの伝送信号成分のみが現れる。
【0039】
図6は、ポジ側とネガ側の遅延差がない場合の差動信号に基づくアイパターンを示す図である。また、図7は、ポジ側とネガ側の遅延差がない場合に差動信号に現れるジッタの波形を示す図である。
【0040】
前述のように、差動信号には重畳されたノイズ成分が現れない。このため、この差動信号からは、図6に示すようにアイが開口したアイパターンが得られ、受信機60において伝送信号を正確に受信できることがわかる。また、図7に示すように、差動信号には数ps程度のごく小さいジッタしか印加されない。
【0041】
次に、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が異なる場合の装置内各部の信号波形例を示す。ここでは例として、ポジ側遅延回路31の遅延量に対応する電気長を1000mmとし、ネガ側遅延回路32の遅延量に対応する電気長を2000mmとして、電気長に1000mmの差を持たせたときの信号波形を示す。
【0042】
図8は、ポジ側とネガ側の遅延差がある場合に各遅延回路から出力されるノイズの波形を示す図である。
図8において、波形201は、ポジ側遅延回路31とノイズ重畳回路40との間で観測されるノイズの波形である。また、波形202は、ネガ側遅延回路32とノイズ重畳回路40との間で観測されるノイズの波形である。この図8に示すように、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量を異なる値とした場合には、ポジ側およびネガ側にはそれぞれ振幅および位相が異なるノイズ波形が生成される。
【0043】
図9は、ポジ側とネガ側の遅延差がある場合にポジ側、ネガ側の各信号線に現れる波形を示す図である。
図4の場合と同様に、送信機50からは、信号線45に対して、ノイズ発生器10から発生されているノイズよりも高周波のパルス信号が出力され、信号線46に対して、ポジ側の信号線45に出力された信号とは逆相の信号が出力されている。しかし、図8に示したように、信号線45,46にはそれぞれ異なる波形のノイズが印加される。このため、図9に示すように、信号線45,46にそれぞれ現れる波形211,212は、印加されるノイズの波形に応じた異なる形状となる。
【0044】
図9によれば、波形211,212の形状は、元の伝送信号のパルス形状が、ポジ側、ネガ側にそれぞれ印加されるノイズの振幅の分だけシフトされた形状となっている。これにより、元の伝送信号に対して特に影響を与えることなく、ノイズが重畳されていることがわかる。
【0045】
図10は、ポジ側とネガ側の遅延差がある場合に受信装置で受信される差動信号の波形を示す図である。
前述のように、信号線45,46にはそれぞれ異なるノイズが印加されるので、差動信号の波形221においては、これらのノイズは打ち消されることなく、差動ノイズとして現れる。ここで、図10の波形221を図5の波形121と比較すると、波形221の形状は、差動ノイズを含まない波形121の形状が、ポジ側、ネガ側にそれぞれ印加されたノイズが合成されたサイン波の振幅の分だけシフトされた形状となっている。これにより、伝送されている元の差動信号の波形が維持されたまま、サイン波ノイズが重畳されていることがわかる。
【0046】
また、前述のように、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量の差を変化させることで、ポジ側およびネガ側の各信号線にそれぞれ位相や振幅の異なるノイズを印加することができる。従って、差動信号に含まれるノイズ成分の位相や振幅を、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量の差に応じて任意に設定することができる。
【0047】
このように、本実施の形態のノイズ試験回路によれば、1Gbps以上といった高速な差動伝送信号に対して、この差動伝送信号の振幅および位相に影響を与えることなく、所望の差動ノイズ波形を重畳することが可能になる。従って、高速伝送信号を受信する受信側において、差動ノイズに対する耐力試験を高精度に実施できるようになる。
【0048】
図11は、ポジ側とネガ側の遅延差がある場合の差動信号に基づくアイパターンを示す図である。この図11によれば、差動信号にはノイズおよびジッタが重畳されたために、図6の場合と比較してアイの開口が狭くなっていることがわかる。
【0049】
図12は、ポジ側とネガ側の遅延差がある場合に差動信号に現れるジッタの波形を示す図である。この図12によれば、差動信号にはサイン波ノイズによる周期性ジッタが印加されることがわかる。
【0050】
受信機60には、このようにノイズおよびジッタが重畳された伝送信号が入力され、これによりノイズおよびジッタに対する耐力試験を行うことが可能になる。また、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量の差を変化させることで、様々なノイズおよびジッタの成分を生成することができ、これらを伝送信号に重畳することができる。例えば、図12に示すように、10psec程度の高分解能のジッタを生成できる。従って、広帯域の伝送信号および重畳ノイズを用いた高精度なノイズ耐力試験を容易に実行可能になる。
【0051】
次に、上記のノイズ試験システムにおける特性についてさらに説明する。
図13は、特性検証のための等価回路の構成例を示す図である。なお、図13では、図2に対応する構成要素には同じ符号を付して示している。
【0052】
ここでは、上記のノイズ試験システムを基にした、図13に示す特性検証用の等価回路を利用して、ノイズ試験システムの周波数特性などを検証する。この図13に示す回路では、上記のノイズ試験システムのように送信機50および受信機60を接続する代わりに、ポジ側、ネガ側の各信号線45,46の送信端をそれぞれ抵抗R45,R46によって終端している。そして、これらの抵抗R45,R46の抵抗値をそれぞれ50Ωとして、送信機50と受信機60との間の信号伝送路の特性インピーダンスに一致させる。
【0053】
まず、図14〜図17には、ノイズ発生器10が発生するサイン波ノイズの周波数を変化させたときのSパラメータに基づく周波数特性を示すグラフを掲載する。ここで、図13に示すように、ディバイダ20の分配抵抗R21と分配抵抗R22との間の位置に対応する入力端子をPORT1とし、ポジ側、ネガ側の各信号線の受信端をそれぞれPORT2,PORT3とする。また、Sパラメータとして、PORT2とPORT1との間の伝達係数を示すS21と、PORT3とPORT1との間の伝達係数を示すS31とを利用する。
【0054】
図14は、ポジ側とネガ側の遅延差がない場合のS21,S31の位相差特性を示す図である。また、図15は、ポジ側とネガ側の遅延差がない場合のS21,S31のゲイン差特性を示す図である。
【0055】
これらの図14および図15では、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量を同一としたときの特性を示している。ここでは例として、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量に対応する電気長(伝送線路長)を1000mmとしている。このとき、図14に示すように、ノイズ発生器10から発生されるノイズの周波数に関係なく、S21とS31との間には位相差は生じない。また、図15に示すように、S21とS31との間にはゲイン差も生じない。これらの図により、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が同一であれば、差動伝送路には差動ノイズが印加されないことがわかる。
【0056】
なお、本実施の形態のノイズ試験システムは、このようにポジ側遅延回路31およびネガ側遅延回路32の各遅延量を同一に設定することにより、ポジ側、ネガ側の各信号線に対してコモンモードノイズを印加したときの耐力試験を行うことも可能である。
【0057】
図16は、ポジ側とネガ側の遅延差がある場合のS21,S31の位相差特性を示す図である。また、図17は、ポジ側とネガ側の遅延差がある場合のS21,S31のゲイン差特性を示す図である。
【0058】
これらの図16および図17では、ポジ側遅延回路31の遅延量に対応する電気長を1000mmとする一方、ネガ側遅延回路32の遅延量に対応する電気長を2000mmとして、遅延量に差を持たせたときの特性を示している。このとき、図16に示すように、S21とS31との間には、ノイズ発生器10から発生されたノイズの周波数に応じて、周期的に位相差が生じる。また、図17に示すように、S21とS31との間には、ノイズ発生器10から発生されたノイズの周波数に応じて、周期的にゲイン差も生じる。これらの図により、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量が異なる場合、差動伝送路には、ノイズ発生器10から発生されるノイズの周波数に応じた位相および振幅を有する差動ノイズが印加されることがわかる。
【0059】
次に、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量を変化させたときの差動ノイズの特性について説明する。図18は、ポジ側とネガ側の遅延差を変化させたときの差動ノイズの振幅を示す図である。また、図19は、ポジ側とネガ側の遅延差を変化させたときの差動ノイズのジッタを示す図である。
【0060】
これらの図18および図19では、例として、ポジ側遅延回路31の遅延量に対応する電気長を1000mmに固定し、ネガ側遅延回路32の遅延量に対応する電気長を1000mmから3000mmまで変化させたときの特性を示している。なお、図18では、ノイズ発生器10から発生されたノイズの振幅を“1”としたときの差動ノイズの相対的な振幅を示している。
【0061】
このような条件では、図18に示すように、差動ノイズの振幅は、ポジ側、ネガ側の各電気長の差が0mmおよび2000mmのときに“0”となり、1000mmのときに最大となる。このことから、ポジ側、ネガ側の各遅延量を基に、差動伝送路上の高速伝送信号に対して重畳する差動ノイズの振幅を任意に決定できることがわかる。
【0062】
なお、前述した図10は、図18において差動ノイズの振幅が最大になるような条件での差動信号の波形を示している。この図10によれば、100mV未満の振幅の差動ノイズが得られている。従って、この図10と図18とから、ポジ側、ネガ側の各遅延量を基に、数mVオーダといった高分解能で差動ノイズの振幅を設定できる。
【0063】
また、図19に示すように、差動ノイズに生じるジッタも同様に、ポジ側、ネガ側の各電気長の差が0mmおよび2000mmのときに“0”となり、1000mmのときに最大となる。このことから、ポジ側、ネガ側の各遅延量を基に、差動伝送路上の高速伝送信号に対して重畳する差動ノイズのジッタを任意に決定できることがわかる。さらに、遅延量の差に応じた差動ノイズの振幅とジッタとの間の相関係数は、0.99以上となる。従って、差動ノイズの振幅に応じた高精度なジッタを、差動伝送路に印加することが可能であることがわかる。
【0064】
なお、前述した図12は、図18および図19において差動ノイズの振幅が最大になるような条件でのジッタの波形を示している。この図12によれば、10psec程度のジッタを生成できることがわかる。従って、この図12と図18および図19とから、ポジ側、ネガ側の各遅延量を基に、数psecオーダのジッタを生成できる。
【0065】
受信機60には、このように高い分解能で設定されたノイズおよびジッタが重畳された伝送信号が入力される。これにより、ノイズおよびジッタに対する高精度な耐力試験を行うことが可能になる。
【0066】
ここで、ノイズ発生器10から発生されるノイズの周波数をF、このノイズの波長をλ、信号線の誘電率をεr、信号線の比誘電率をμr、真空の誘電率での光速をCoとする。このとき、μr=1であれば、次の式(1)の関係が成立する。
【0067】
【数1】
【0068】
例として、F=75[MHz]、εr=4、Co=3×108とすると、式(1)から(λ/2)=1[m]となる。これは、電気長の差が1m、すなわちポジ側とネガ側にそれぞれ印加されるノイズの位相差が1m(位相角:π)であるとき、差動ノイズの振幅が最大となることを示している。位相特性は2π周期、すなわち、位相換算で2mごとに繰り返されることから、差動ノイズの振幅は、電気長の差が1m,3m,5m,……となるときに最大となり、電気長の差が0m,2m,4m,……となるときに“0”となる。
【0069】
また、上記の式(1)においてF=150[MHz]とした場合には、上記の場合と比較して波長が1/2になる。このため、差動ノイズの振幅は、電気長の差が0.5m,1.5m,2.5m,……となるときに最大となり、電気長の差が1m,2m,3m,……となるときに“0”となる。
【0070】
このように、ノイズ発生器10に発生させるノイズの周波数を変更する場合には、その波長から電気長の差を算出することで、伝送信号に重畳する差動ノイズの振幅を容易に算出することが可能となる。また、図18および図19に示したように、差動ノイズの振幅と生成されるジッタとには高い相関があるため、ノイズの周波数の変更に応じて生成されるジッタの量も算出可能である。従って、ノイズ発生器10に発生させるノイズの周波数と、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量との組み合わせにより、任意の振幅およびジッタを有する差動ノイズを生成して差動伝送路に印加することが可能になる。
【0071】
また、このようなパラメータの組み合わせは、例えば、テーブル情報などとしてあらかじめ用意しておくことが可能である。そして、試験を実施するユーザは、このテーブル情報を参照することで、所望の振幅およびジッタを有する差動ノイズが差動伝送路に印加されるように、ノイズ試験システムに対する回路パラメータの設定やノイズ発生器10の動作の設定を行うことが可能になる。
【0072】
なお、図8〜図10に示したように、差動ノイズは、ポジ側およびネガ側でそれぞれ元のノイズ成分と反射ノイズ成分とが多重化されて生成されたノイズを基に生成される。このため、差動ノイズの振幅は、抵抗R43,R44の抵抗値の大きさによっても変化する。従って、所望の振幅およびジッタを有する差動ノイズを生成するために、ノイズ発生器10から発生されるノイズの周波数と、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量と、抵抗R43,R44の抵抗値とを設定するようにしてもよい。
【0073】
次に、上記のノイズ試験システムの変形例と、この装置を用いたノイズ耐力試験の手順の例について説明する。
図20は、ノイズ試験の制御機能を備えたノイズ試験システムの構成例を示す図である。なお、この図20では、図1および図2に対応する構成要素については同じ符号を付して示している。
【0074】
図20に示すノイズ試験システムでは、図1および図2に示した構成のうちのディバイダ20、ポジ側遅延回路31およびネガ側遅延回路32と、ノイズ重畳回路40を変形したノイズ重畳回路40aとが、ノイズ試験装置300として同一の基材に設けられている。また、ノイズ重畳回路40aは、図2に示したノイズ重畳回路40に設けられた抵抗R43,R44の代わりに、可変抵抗R43a,R44aが設けられている。可変抵抗R43a,R44aは、送信機50から受信機60への信号伝送路の特性インピーダンスと比較して十分大きい範囲で、抵抗値を変化させることが可能になっている。なお、可変抵抗R43a,R44aとしては、例えば、異なる抵抗値を有する複数の抵抗を選択的に接続する構成とされていてもよい。
【0075】
また、図20のノイズ試験システムは、さらに、ノイズ試験装置300を用いた試験全体を制御可能な試験制御装置400を備えている。試験制御装置400は、入力部410、ノイズ設定部420、信号送受信制御部430および記憶部440を備えている。
【0076】
入力部410には、例えば、キーボード、マウスなどの入力デバイスが接続されている。入力部410は、これらの入力デバイスに対するユーザの入力操作に応じた信号を、ノイズ設定部420、信号送受信制御部430に対して出力する。
【0077】
ノイズ設定部420は、入力部410からの信号に応じて、送信機50から受信機60への信号伝送路に印加するノイズを設定する。具体的には、ノイズ発生器10から発生されるノイズの周波数や振幅、ポジ側遅延回路31およびネガ側遅延回路32における遅延量、可変抵抗R43a,R44aにおける抵抗値などを設定する。ノイズ設定部420は、記憶部440に記憶されたノイズ設定テーブル441を参照しながら、このような設定動作を行う。
【0078】
信号送受信制御部430は、送信機50からの伝送信号を発生して送信機50に供給し、受信機60に対して送信させる。また、その伝送信号の受信機60における受信状態を検出し、受信結果などの試験結果に関する情報を試験結果情報442として記述して、記憶部440に記録する。
【0079】
記憶部440は、例えばHDD(Hard Disk Drive)などの不揮発性記録媒体により構成される。本実施の形態では、記憶部440には、ノイズ設定テーブル441と試験結果情報442とが記憶される。
【0080】
ノイズ設定テーブル441には、ノイズ発生器10から発生されるノイズの周波数と、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量と、可変抵抗R43a,R44aの抵抗値との組み合わせが、ノイズ重畳回路40aにおいて差動伝送路に印加するノイズの振幅およびジッタに対応付けられて、あらかじめ保持されている。
【0081】
試験結果情報442には、例えば、送信機50から受信機60への伝送信号の仕様と、その伝送信号に重畳した差動ノイズの仕様に対して、受信機60での信号の受信の可否が対応付けられて保持されている。
【0082】
なお、このような試験制御装置400は、例えば、コンピュータ装置によって実現される。この場合、ノイズ設定部420および信号送受信制御部430の機能は、例えば、記憶部440に記憶された処理プログラムがCPU(Central Processing Unit)によって実行されることで実現される。
【0083】
図21は、試験制御装置によるノイズ耐力試験の制御手順の例を示すフローチャートである。
[ステップS11]入力部410を通じて、ユーザによりノイズ発生器10に発生させるノイズの周波数が指定される。ノイズ設定部420は、指定された周波数のノイズを発生するようにノイズ発生器10に設定を行う。
【0084】
[ステップS12]入力部410を通じて、ユーザにより差動伝送路に印加するノイズの振幅またはジッタが指定される。ノイズ設定部420は、ノイズ設定テーブル441を参照して、指定されたノイズの振幅と、ステップS11で指定されたノイズの周波数とに対応するポジ側遅延回路31およびネガ側遅延回路32の各遅延量と可変抵抗R43a,R44aの各抵抗値とを読み込む。そして、読み込んだ値を基に、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量と可変抵抗R43a,R44aの各抵抗値とを設定する。
【0085】
なお、可変抵抗R43a,R44aの各抵抗値は、常にともに同じ値となるように設定する。また、入力部410からのユーザの指定によっては、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量、または可変抵抗R43a,R44aの各抵抗値の一方を固定し、他方のみを変化させるようにしてもよい。
【0086】
[ステップS13]入力部410を通じて、ユーザにより伝送信号の仕様が指定され、試験の開始が要求される。信号送受信制御部430は、指定された仕様の伝送信号を生成して、送信機50に供給し、受信機60に対する送信を開始させる。これとともに、ノイズ設定部420は、ノイズ発生器10に対して、ステップS11での設定した仕様のノイズを発生させる。
【0087】
これにより、送信機50から受信機60への差動伝送路に伝送信号が送信されるとともに、この伝送信号に、ユーザにより指定された振幅またはジッタを有する差動ノイズが重畳される。受信機60は、例えば、伝送信号が正しく受信できたか否かを、信号送受信制御部430に対して通知する。
【0088】
[ステップS14]信号送受信制御部430は、受信機60から通知された情報を受信し、この情報を所定のフォーマットに変換して、試験結果情報442に記録する。
[ステップS15]ノイズ設定部420は、差動伝送路に印加する差動ノイズの振幅またはジッタの変更が、入力部410を通じてユーザから要求されたか否かを判定する。振幅またはジッタの変更が要求されていない場合には、ステップS16の処理が実行される。一方、振幅またはジッタの変更が要求された場合には、ステップS12の処理が再度実行される。このとき、ステップS12では、新たに要求された差動ノイズの振幅に対応するパラメータがノイズ設定テーブル441からノイズ設定部420に読み込まれる。そして、そのパラメータを基にノイズ試験装置300の設定が行われる。
【0089】
[ステップS16]ノイズ設定部420は、ノイズ発生器10に発生させるノイズの周波数の変更が、入力部410を通じてユーザから要求されたか否かを判定する。ノイズ周波数の変更が要求されていない場合には、ステップS17の処理が実行される。一方、ノイズ周波数の変更が要求された場合には、ステップS11の処理が再度実行される。このとき、ノイズ設定部420は、新たに要求されたノイズ周波数を発生するようにノイズ発生器10に要求する。
【0090】
[ステップS17]ノイズ設定部420は、試験の終了が入力部410を通じてユーザから要求されたか否かを判定する。試験の終了が要求されていない場合には、ステップS15の判定処理が再度実行される。一方、試験の終了が要求された場合には、各部に対する制御処理を終了する。
【0091】
なお、上記の処理において、例えば、差動ノイズの振幅またはジッタ、ノイズ発生器10からのノイズの周波数のそれぞれの可変幅が、ユーザによってあらかじめ入力された場合には、この可変幅の範囲内で各パラメータを変化させながら試験制御を自動実行するようにしてもよい。この場合、ステップS15〜S17では、指定された可変幅でのパラメータ設定が終了したか否かに基づいて、自動的に判定処理が行われればよい。
【0092】
また、上記の処理では、ノイズ発生器10が発生するノイズの周波数を固定した状態で、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量と可変抵抗R43a,R44aの各抵抗値を変化させることで、差動ノイズの振幅またはジッタを変化させていた。しかし、逆に、ポジ側遅延回路31およびネガ側遅延回路32の各遅延量と可変抵抗R43a,R44aの各抵抗値を固定した状態で、ノイズ発生器10に発生させるノイズの周波数を変化させることで、差動ノイズの振幅またはジッタを変化させてもよい。
【0093】
また、上記の試験手順の一部またはすべては、ユーザのマニュアル操作によって実行可能であることは言うまでもない。
また、図20では、ディバイダ20、ポジ側遅延回路31、ネガ側遅延回路32およびノイズ重畳回路40aが、ノイズ試験装置300に一体に設けられていたがこれらの少なくとも一部が別体の装置として構成されていてもよい。または、ノイズ発生器10や試験制御装置400が、ノイズ試験装置300と一体化されていてもよい。
【0094】
以上の実施の形態に関し、さらに以下の付記を開示する。
(付記1) 送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験システムにおいて、
入力信号をそれぞれ所定の時間だけ遅延させ、少なくとも一方の遅延量が可変とされた第1の遅延回路および第2の遅延回路と、
ノイズ発生器から発生されたノイズを同位相および同振幅で前記第1の遅延回路および前記第2の遅延回路に分配する信号分配器と、
前記第1の遅延回路および前記第2の遅延回路の前記信号分配器とは逆側の端子を、前記差動信号が伝送される差動伝送路が備える第1の信号伝送路および第2の信号伝送路に対してそれぞれ交流結合するための第1の結合コンデンサおよび第2の結合コンデンサと、
前記第1の信号伝送路および前記第2の信号伝送路の特性インピーダンスより十分高い同一の抵抗値を有し、前記第1の結合コンデンサと前記第1の信号伝送路との間、前記第2の結合コンデンサと前記第2の信号伝送路との間にそれぞれ直列に接続された第1の抵抗および第2の抵抗と、
を有することを特徴とするノイズ試験システム。
【0095】
(付記2) 前記第1の遅延回路による信号遅延量と前記第2の遅延回路による信号遅延量との間には、前記ノイズ発生器から発生されるノイズの周波数と、前記第1の抵抗および前記第2の抵抗を通じて前記差動伝送路に印加する差動ノイズの振幅とを基に決定される遅延差が設定されていることを特徴とする付記1記載のノイズ試験システム。
【0096】
(付記3) 前記第1の抵抗および前記第2の抵抗の各抵抗値は、それぞれ前記第1の信号伝送路および前記第2の信号伝送路の特性インピーダンスより十分高い範囲において可変とされていることを特徴とする付記1または2記載のノイズ試験システム。
【0097】
(付記4) 前記差動伝送路に印加する差動ノイズの振幅を指定するための入力情報を受け付ける情報入力部と、
前記情報入力部を通じて指定された差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数とを基に、前記第1の遅延回路および前記第2の遅延回路に対してそれぞれ異なる遅延量を設定する遅延量設定部と、
をさらに有することを特徴とする付記1または2記載のノイズ試験システム。
【0098】
(付記5) 前記遅延量設定部は、前記差動伝送路に印加する差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数と、前記第1の遅延回路および前記第2の遅延回路の各遅延量とを対応付けた設定テーブルを参照して、前記第1の遅延回路および前記第2の遅延回路の各遅延量を設定することを特徴とする付記4記載のノイズ試験システム。
【0099】
(付記6) 送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験方法において、
ノイズ発生器から発生され、信号分配器により同位相および同振幅で分配されたノイズがそれぞれ入力される第1の遅延回路および第2の遅延回路の各遅延量を、前記ノイズ発生器から発生させるノイズの周波数と、前記差動信号に重畳する差動ノイズの振幅とを基に決定される遅延差を互いに有するように設定し、
前記差動信号を前記送信機と前記受信機との間の差動伝送路に伝送させるとともに、前記ノイズ発生器からノイズを発生させ、前記差動伝送路が備える第1の信号伝送路に対して、前記第1の遅延回路の前記信号分配器とは逆側の端子から出力されたノイズを、第1の結合コンデンサと、前記第1の信号伝送路の特性インピーダンスより十分高い抵抗値を有する第1の抵抗とを介して印加し、かつ、前記差動伝送路が備える第2の信号伝送路に対して、前記第2の遅延回路の前記信号分配器とは逆側の端子から出力されたノイズを、第2の結合コンデンサと、前記第1の抵抗と同一の抵抗値を有する第2の抵抗とを介して印加する、
ことを特徴とするノイズ試験方法。
【0100】
(付記7) 前記第1の抵抗および前記第2の抵抗の各抵抗値が、それぞれ前記第1の信号伝送路および前記第2の信号伝送路の特性インピーダンスより十分高い範囲において可変とされている場合に、前記第1の遅延回路および前記第2の遅延回路の各遅延量と、前記第1の抵抗および前記第2の抵抗の各抵抗値とが、前記ノイズ発生器から発生させるノイズの周波数と、前記差動信号に重畳する差動ノイズの振幅とを基に設定されることを特徴とする付記6記載のノイズ試験方法。
【0101】
(付記8) 前記第1の遅延回路および前記第2の遅延回路の各遅延量は、前記差動伝送路に印加する差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数と、前記第1の遅延回路および前記第2の遅延回路の各遅延量とを対応付けた設定テーブルを基に設定されることを特徴とする付記6記載のノイズ試験方法。
【図面の簡単な説明】
【0102】
【図1】実施の形態に係るノイズ試験システムの概略構成を示す図である。
【図2】ノイズ試験システムのさらに詳しい回路構成例を示す図である。
【図3】ポジ側とネガ側の遅延差がない場合に各遅延回路から出力されるノイズの波形を示す図である。
【図4】ポジ側とネガ側の遅延差がない場合にポジ側、ネガ側の各信号線に現れる波形を示す図である。
【図5】ポジ側とネガ側の遅延差がない場合に受信装置で受信される差動信号の波形を示す図である。
【図6】ポジ側とネガ側の遅延差がない場合の差動信号に基づくアイパターンを示す図である。
【図7】ポジ側とネガ側の遅延差がない場合に差動信号に現れるジッタの波形を示す図である。
【図8】ポジ側とネガ側の遅延差がある場合に各遅延回路から出力されるノイズの波形を示す図である。
【図9】ポジ側とネガ側の遅延差がある場合にポジ側、ネガ側の各信号線に現れる波形を示す図である。
【図10】ポジ側とネガ側の遅延差がある場合に受信装置で受信される差動信号の波形を示す図である。
【図11】ポジ側とネガ側の遅延差がある場合の差動信号に基づくアイパターンを示す図である。
【図12】ポジ側とネガ側の遅延差がある場合に差動信号に現れるジッタの波形を示す図である。
【図13】特性検証のための等価回路の構成例を示す図である。
【図14】ポジ側とネガ側の遅延差がない場合のS21,S31の位相差特性を示す図である。
【図15】ポジ側とネガ側の遅延差がない場合のS21,S31のゲイン差特性を示す図である。
【図16】ポジ側とネガ側の遅延差がある場合のS21,S31の位相差特性を示す図である。
【図17】ポジ側とネガ側の遅延差がある場合のS21,S31のゲイン差特性を示す図である。
【図18】ポジ側とネガ側の遅延差を変化させたときの差動ノイズの振幅を示す図である。
【図19】ポジ側とネガ側の遅延差を変化させたときの差動ノイズのジッタを示す図である。
【図20】ノイズ試験の制御機能を備えたノイズ試験システムの構成例を示す図である。
【図21】試験制御装置によるノイズ耐力試験の制御手順の例を示すフローチャートである。
【符号の説明】
【0103】
10 ノイズ発生器
20 ディバイダ
31 ポジ側遅延回路
32 ネガ側遅延回路
40 ノイズ重畳回路
41,42 入力端子
43,44 出力端子
45,46,51,52,61,62 信号線
50 送信機
60 受信機
C41,C42 結合コンデンサ
R21〜R23 分配抵抗
R43,R44 抵抗
【特許請求の範囲】
【請求項1】
送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験システムにおいて、
入力信号をそれぞれ所定の時間だけ遅延させ、少なくとも一方の遅延量が可変とされた第1の遅延回路および第2の遅延回路と、
ノイズ発生器から発生されたノイズを同位相および同振幅で前記第1の遅延回路および前記第2の遅延回路に分配する信号分配器と、
前記第1の遅延回路および前記第2の遅延回路の前記信号分配器とは逆側の端子を、前記差動信号が伝送される差動伝送路が備える第1の信号伝送路および第2の信号伝送路に対してそれぞれ交流結合するための第1の結合コンデンサおよび第2の結合コンデンサと、
前記第1の信号伝送路および前記第2の信号伝送路の特性インピーダンスより十分高い同一の抵抗値を有し、前記第1の結合コンデンサと前記第1の信号伝送路との間、前記第2の結合コンデンサと前記第2の信号伝送路との間にそれぞれ直列に接続された第1の抵抗および第2の抵抗と、
を有することを特徴とするノイズ試験システム。
【請求項2】
前記第1の遅延回路による信号遅延量と前記第2の遅延回路による信号遅延量との間には、前記ノイズ発生器から発生されるノイズの周波数と、前記第1の抵抗および前記第2の抵抗を通じて前記差動伝送路に印加する差動ノイズの振幅とを基に決定される遅延差が設定されていることを特徴とする請求項1記載のノイズ試験システム。
【請求項3】
前記第1の抵抗および前記第2の抵抗の各抵抗値は、それぞれ前記第1の信号伝送路および前記第2の信号伝送路の特性インピーダンスより十分高い範囲において可変とされていることを特徴とする請求項1または2記載のノイズ試験システム。
【請求項4】
前記差動伝送路に印加する差動ノイズの振幅を指定するための入力情報を受け付ける情報入力部と、
前記情報入力部を通じて指定された差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数とを基に、前記第1の遅延回路および前記第2の遅延回路に対してそれぞれ異なる遅延量を設定する遅延量設定部と、
をさらに有することを特徴とする請求項1または2記載のノイズ試験システム。
【請求項5】
前記遅延量設定部は、前記差動伝送路に印加する差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数と、前記第1の遅延回路および前記第2の遅延回路の各遅延量とを対応付けた設定テーブルを参照して、前記第1の遅延回路および前記第2の遅延回路の各遅延量を設定することを特徴とする請求項4記載のノイズ試験システム。
【請求項6】
送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験方法において、
ノイズ発生器から発生され、信号分配器により同位相および同振幅で分配されたノイズがそれぞれ入力される第1の遅延回路および第2の遅延回路の各遅延量を、前記ノイズ発生器から発生させるノイズの周波数と、前記差動信号に重畳する差動ノイズの振幅とを基に決定される遅延差を互いに有するように設定し、
前記差動信号を前記送信機と前記受信機との間の差動伝送路に伝送させるとともに、前記ノイズ発生器からノイズを発生させ、前記差動伝送路が備える第1の信号伝送路に対して、前記第1の遅延回路の前記信号分配器とは逆側の端子から出力されたノイズを、第1の結合コンデンサと、前記第1の信号伝送路の特性インピーダンスより十分高い抵抗値を有する第1の抵抗とを介して印加し、かつ、前記差動伝送路が備える第2の信号伝送路に対して、前記第2の遅延回路の前記信号分配器とは逆側の端子から出力されたノイズを、第2の結合コンデンサと、前記第1の抵抗と同一の抵抗値を有する第2の抵抗とを介して印加する、
ことを特徴とするノイズ試験方法。
【請求項1】
送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験システムにおいて、
入力信号をそれぞれ所定の時間だけ遅延させ、少なくとも一方の遅延量が可変とされた第1の遅延回路および第2の遅延回路と、
ノイズ発生器から発生されたノイズを同位相および同振幅で前記第1の遅延回路および前記第2の遅延回路に分配する信号分配器と、
前記第1の遅延回路および前記第2の遅延回路の前記信号分配器とは逆側の端子を、前記差動信号が伝送される差動伝送路が備える第1の信号伝送路および第2の信号伝送路に対してそれぞれ交流結合するための第1の結合コンデンサおよび第2の結合コンデンサと、
前記第1の信号伝送路および前記第2の信号伝送路の特性インピーダンスより十分高い同一の抵抗値を有し、前記第1の結合コンデンサと前記第1の信号伝送路との間、前記第2の結合コンデンサと前記第2の信号伝送路との間にそれぞれ直列に接続された第1の抵抗および第2の抵抗と、
を有することを特徴とするノイズ試験システム。
【請求項2】
前記第1の遅延回路による信号遅延量と前記第2の遅延回路による信号遅延量との間には、前記ノイズ発生器から発生されるノイズの周波数と、前記第1の抵抗および前記第2の抵抗を通じて前記差動伝送路に印加する差動ノイズの振幅とを基に決定される遅延差が設定されていることを特徴とする請求項1記載のノイズ試験システム。
【請求項3】
前記第1の抵抗および前記第2の抵抗の各抵抗値は、それぞれ前記第1の信号伝送路および前記第2の信号伝送路の特性インピーダンスより十分高い範囲において可変とされていることを特徴とする請求項1または2記載のノイズ試験システム。
【請求項4】
前記差動伝送路に印加する差動ノイズの振幅を指定するための入力情報を受け付ける情報入力部と、
前記情報入力部を通じて指定された差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数とを基に、前記第1の遅延回路および前記第2の遅延回路に対してそれぞれ異なる遅延量を設定する遅延量設定部と、
をさらに有することを特徴とする請求項1または2記載のノイズ試験システム。
【請求項5】
前記遅延量設定部は、前記差動伝送路に印加する差動ノイズの振幅と、前記ノイズ発生器から発生されるノイズの周波数と、前記第1の遅延回路および前記第2の遅延回路の各遅延量とを対応付けた設定テーブルを参照して、前記第1の遅延回路および前記第2の遅延回路の各遅延量を設定することを特徴とする請求項4記載のノイズ試験システム。
【請求項6】
送信機から受信機への差動信号に対して試験用ノイズを重畳するノイズ試験方法において、
ノイズ発生器から発生され、信号分配器により同位相および同振幅で分配されたノイズがそれぞれ入力される第1の遅延回路および第2の遅延回路の各遅延量を、前記ノイズ発生器から発生させるノイズの周波数と、前記差動信号に重畳する差動ノイズの振幅とを基に決定される遅延差を互いに有するように設定し、
前記差動信号を前記送信機と前記受信機との間の差動伝送路に伝送させるとともに、前記ノイズ発生器からノイズを発生させ、前記差動伝送路が備える第1の信号伝送路に対して、前記第1の遅延回路の前記信号分配器とは逆側の端子から出力されたノイズを、第1の結合コンデンサと、前記第1の信号伝送路の特性インピーダンスより十分高い抵抗値を有する第1の抵抗とを介して印加し、かつ、前記差動伝送路が備える第2の信号伝送路に対して、前記第2の遅延回路の前記信号分配器とは逆側の端子から出力されたノイズを、第2の結合コンデンサと、前記第1の抵抗と同一の抵抗値を有する第2の抵抗とを介して印加する、
ことを特徴とするノイズ試験方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2010−135891(P2010−135891A)
【公開日】平成22年6月17日(2010.6.17)
【国際特許分類】
【出願番号】特願2008−307347(P2008−307347)
【出願日】平成20年12月2日(2008.12.2)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【Fターム(参考)】
【公開日】平成22年6月17日(2010.6.17)
【国際特許分類】
【出願日】平成20年12月2日(2008.12.2)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]