【課題】出力応答時間の短縮を図ることができるＤ／Ａ変換器を提供すること。
【解決手段】第１スイッチ回路１２ａのスイッチ素子ＳＷ０ａ〜ＳＷ１５ａは、第１端子が共通接続されるとともにその第１端子が高電位電源ＶＲＨに接続され、第２スイッチ回路１２ｂのスイッチ素子ＳＷ０ｂ〜ＳＷ１５ｂは、第１端子が共通接続されるとともにその第１端子が低電位電源ＶＲＬに接続される。第１分圧回路１３ａの抵抗素子Ｒａは、スイッチ素子ＳＷ０ａ〜ＳＷ１５ａの第２端子間に接続され、第２分圧回路１３ｂの抵抗素子Ｒｂは、スイッチ素子ＳＷ０ｂ〜ＳＷ１５ｂの第２端子間に接続される。制御回路１１は、デジタル信号Ｄ５〜Ｄ０に基づいて、第１スイッチ回路１２ａのスイッチ素子ＳＷ０ａ〜ＳＷ１５ａのうちの１つをオンするとともに第２スイッチ回路１２ｂのスイッチ素子ＳＷ０ｂ〜ＳＷ１５ｂのうちの１つをオンする。 （もっと読む）

【課題】ハーフトーン位相シフトマスクの製造方法及び半導体装置の製造方法に関し、ハードマスクと遮光帯遮光膜を兼用する場合に、パターニング精度と遮光性を両立する。
【解決手段】透明基板１上にハーフトーン膜２及びハードマスク兼遮光膜３を順次成膜する工程と、前記ハードマスク兼遮光膜３上に膜減補償用遮光膜４を成膜する工程、主回路領域６上の前記膜減補償用遮光膜４を選択的に除去する工程と、前記主回路領域６に露出する前記ハードマスク兼遮光膜３にパターンを形成してハードマスク７とする工程と、前記ハードマスク７をマスクとして前記ハーフトーン膜２をエッチングしてハーフトーン膜パターン８を形成する工程と、前記ハードマスク７を除去する際に前記主回路領域６の周囲の遮光帯領域に前記膜減補償用遮光膜９を残存させる工程とを設ける。 （もっと読む）

【課題】基板からの高さが異なる導電層に、コンタクト窓を形成するＤＲＡＭ等の半導体装置を提供する。
【解決手段】半導体基板１６上に、第１導電パターン１９、２０と第１絶縁膜２６、エッチング特性の異なる第２絶縁膜３０、第３絶縁膜５２、蓄積電極３９、キャパシタ絶縁膜、対向電極４０、エッチング特性の異なる第４絶縁膜４１を形成し、第１導電パターン１９，２０上方に第１開口、対向電極４０上方に第２開口を有するマスクを形成し、第１絶縁膜２６をストッパとして、第１開口下方の第４絶縁膜４１、第２絶縁膜３０をエッチングし、第３絶縁膜５２をストッパとして、第２開口下方の第４絶縁膜４１、対向電極４０をエッチングし、第１開口下方の第１絶縁膜２６をエッチングして第１コンタクトホール４４を形成し、第２絶縁膜３０をストッパとして、第２開口下方の第３絶縁膜５２をエッチングして第２コンタクトホール４２を形成し、導電材を埋め込む。 （もっと読む）

【課題】 集積回路装置の評価方法に関し、個々のトランジスタやロジック回路の経時劣化の実測による確認を含む設計フローを構築する。
【解決手段】 回路設計を終了した集積回路から信頼性評価対象素子或いは信頼性評価対象回路の少なくとも一方を含む信頼性評価対象要素を抽出し、前記抽出した信頼性評価対象要素を信号遅延測定回路に接続するように配置し、前記信頼性評価対象要素に対して電源電圧をストレス電圧として印加して、前記信頼性評価対象要素の経時劣化を信号遅延の劣化として測定する。 （もっと読む）

【課題】切断したヒューズにグローバックが発生した場合にも、正確なヒューズデータを生成し得るヒューズ装置を提供する。
【解決手段】切断したグローバック検出用ヒューズｆ０の抵抗値と、第一の基準抵抗Ｒ０の抵抗値の差に基づく検出信号Ｘを生成するグローバック検出部１１と、検出信号Ｘに基づいて抵抗値が変化する第二の基準抵抗ＴＮ９の抵抗値と、ヒューズデータ生成用ヒューズｆ１，ｆ２，ｆｎの抵抗値との比較結果をヒューズデータＤＡとして出力するヒューズ部１３ａとを備えた。 （もっと読む）

【課題】トポロジに存在するループを自動的に解消してトポロジを構築することができるネットワークの構築方法を提供すること。
【解決手段】自身のノードがイニシエートノードであるステートマシン１７は、そのポート１８から診断パケットＳＰを送信する。ステートマシン１７は、診断パケットＳＰを送信したポート１８と異なるポート１８から診断パケットＳＰを受診すると、両ポート１８に接続されたバスケーブルを含むループが存在すると判断する。そして、ステートマシン１７は、該ループを構成する両ポート１８の何れか一方を電気的に断線する。 （もっと読む）

【課題】
クロック同期回路を含むシステム、特に、異常時のリセット動作について、クロック信号が、停止している場合や、異常状態の検出に対して要求されるリセット応答に比してその周期が長い場合に適切にリセット動作を行うことができるリセット制御回路、及びリセット制御方法の提供を目的とする。
【解決手段】
リセット要求信号ＲＲに応じてリセット信号ＲＳを出力制御するリセット制御回路２００は、リセット要求信号ＲＲに応じて、クロック出力待機期間ＤＣの遅延でクロック出力信号ＲＣを発生すると共に、クロック信号ＣＫを変成して出力するクロック変成部２１０と、クロック出力信号ＲＣに応じて、リセット出力待機期間Ｄの遅延でリセット信号ＲＳを発生するリセット信号生成部２２０とを有している。 （もっと読む）

【課題】出力トランジスタのオンオフを切り替えるタイミングを制御して、出力信号が受ける外部環境の影響を抑制し、出力特性を安定にすることが可能なバッファ回路を提供すること。
【解決手段】出力用ＰチャネルＭＯＳトランジスタと、出力用ＮチャネルＭＯＳトランジスタと、出力用ＰチャネルＭＯＳトランジスタを駆動するＰチャネル駆動部と、出力用ＮチャネルＭＯＳトランジスタを駆動するＮチャネル駆動部と、出力用ＰチャネルＭＯＳトランジスタのゲート電圧が閾値電圧を超過したことを検出するＰチャネル検出部と、出力用ＮチャネルＭＯＳトランジスタのゲート電圧が閾値電圧を超過したことを検出するＮチャネル検出部と、出力用ＰチャネルＭＯＳトランジスタをオン状態に制御するＰチャネル制御部と、出力用ＮチャネルＭＯＳトランジスタをオン状態に制御するＮチャネル制御部と、を備える構成とする。 （もっと読む）

【課題】半導体基板上に並ぶように複数の露光ショット領域を形成すべく複数回の露光を行う場合に、欠陥検査工程において発見された素子領域パターンの欠陥がレチクルに起因して生じたものであるか否かを容易且つ正確に短時間で認識する。
【解決手段】レチクルには、例えば４つの素子領域パターンが形成され、各素子領域パターンと上下又は左右で隣り合う２つの素子領域パターンとの間に識別用パターンが形成されており、このレチクルを用いて半導体基板２０１上のレジストに素子領域パターン及び識別用パターンを転写し、素子領域パターン１２Ａと、隣り合う２つの素子領域パターン１２Ａ間の関連性を示す識別用パターン１５Ａを形成する。 （もっと読む）

【課題】使用に伴う製造装置の性能劣化を抑えつつ、高品質の半導体装置を安定して製造する。
【解決手段】チャンバ内を水素を含むプラズマを用いて処理することによってクリーニングし（ステップＳ１）、クリーニングされたチャンバを用い、ウェーハにエッチングによりトレンチやビアホールを形成する等の加工を行う（ステップＳ２，Ｓ３）。チャンバ内のクリーニングに水素を含むプラズマを用いることにより、チャンバ内にＣｕ等の金属が含まれたポリマが付着していた場合でも、そのような付着物が効果的に除去されるようになる。それにより、付着物に起因した製造装置の性能劣化を抑えることが可能になり、高品質の半導体装置を安定して製造することが可能になる。 （もっと読む）