ヒューズ装置
【課題】切断したヒューズにグローバックが発生した場合にも、正確なヒューズデータを生成し得るヒューズ装置を提供する。
【解決手段】切断したグローバック検出用ヒューズｆ０の抵抗値と、第一の基準抵抗Ｒ０の抵抗値の差に基づく検出信号Ｘを生成するグローバック検出部１１と、検出信号Ｘに基づいて抵抗値が変化する第二の基準抵抗ＴＮ９の抵抗値と、ヒューズデータ生成用ヒューズｆ１，ｆ２，ｆｎの抵抗値との比較結果をヒューズデータＤＡとして出力するヒューズ部１３ａとを備えた。
【解決手段】切断したグローバック検出用ヒューズｆ０の抵抗値と、第一の基準抵抗Ｒ０の抵抗値の差に基づく検出信号Ｘを生成するグローバック検出部１１と、検出信号Ｘに基づいて抵抗値が変化する第二の基準抵抗ＴＮ９の抵抗値と、ヒューズデータ生成用ヒューズｆ１，ｆ２，ｆｎの抵抗値との比較結果をヒューズデータＤＡとして出力するヒューズ部１３ａとを備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、グローバック検出機能を備えたヒューズ装置に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路装置の大規模化及び高性能化が進み、電源電圧も低電圧化されている。このような半導体集積回路装置では、回路を構成する素子のばらつき等が性能に大きな影響を及ぼすため、そのばらつきを補正して性能を確保するための調整信号を、回路やモジュールに供給する調整信号生成回路を備えたものがある。
【０００３】
図９は、調整信号生成回路の一例として使用されるヒューズ装置の一例を示す。このヒューズ装置は、電源ＶDD，Ｖss間にＰチャネルＭＯＳトランジスタＴ１とヒューズｆが直列に接続され、トランジスタＴ１のドレインであるノードＮ１がインバータ回路１の入力端子に接続される。そして、インバータ回路１から出力信号ＤＡＴＡが出力される。
【０００４】
このようなヒューズ装置では、ヒューズｆは製造時にレーザービームを照射して切断したり、製造時あるいは使用に先立つ初期設定時にヒューズｆに過電流を流して電気的に切断する等の処理が行われる。
【０００５】
そして、ヒューズｆが切断されていない状態では、ノードＮ１がほぼ電源Ｖssレベルとなるため、インバータ回路１の出力信号ＤＡＴＡがＨレベルとなる。また、ヒューズｆが切断されている状態では、ノードＮ１がほぼ電源ＶDDレベルとなるため、インバータ回路１の出力信号ＤＡＴＡがＬレベルとなる。
【０００６】
実際には、図９に示すヒューズ装置が複数設けられ、ヒューズｆを切断するか否かを選択することにより、多ビットの出力信号を種々の調整信号として利用するようになっている。
【０００７】
また、上記のようなヒューズ装置は、顧客コード、製造コード、認証コード等のデータを記憶する不揮発性メモリとしても使用されている。
【特許文献１】特開２００１−１１８９９６号公報
【特許文献２】特開２００４−３４２７２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のようなヒューズ装置では、ヒューズｆを切断しても、その切断部分に流れるリーク電流によりヒューズｆの切断屑等が溶融して、未切断状態に近い状態まで復帰して抵抗値が低下するグローバック現象が発生することがある。
【０００９】
すると、ヒューズｆを切断したにも関わらず、ノードＮ１の電位が低下し、最悪の場合には、ノードＮ１の電位がインバータ回路１のしきい値より低くなって、出力信号ＤＡＴＡがＬレベルからＨレベルに反転してしまう。
【００１０】
そして、インバータ回路１の出力信号ＤＡＴＡが反転してしまうと、ヒューズ装置から出力される調整信号や種々のコード信号が誤データとなるため、半導体集積回路装置の動作に重大な悪影響を及ぼす。
【００１１】
特に、ヒューズｆに過電流を流して切断するヒューズ装置では、グローバック現象が生じ易く、レーザービームで切断するヒューズ装置に対し、信頼性が低い。
特許文献１には、溶断処理されたヒューズと基準ヒューズとの抵抗値を比較して正確なヒューズオプション信号を生成するヒューズオプション回路が開示されている。しかし、溶断処理されたヒューズと基準ヒューズとの抵抗値を直接比較するため、各抵抗値の差が小さくなると、正確なヒューズオプション信号を出力できない。
【００１２】
特許文献２には、溶断後のヒューズと基準抵抗との抵抗値の差により、ヒューズが一部分だけ溶断された場合でも、ヒューズ切断を判定することができるヒューズ検出回路が開示されている。しかし、グローバック現象によりヒューズの抵抗値と基準抵抗の抵抗値の差が小さくなると、誤動作する可能性がある。
【００１３】
この発明の目的は、切断したヒューズにグローバックが発生した場合にも、正確なヒューズデータを生成し得るヒューズ装置を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的は、切断したグローバック検出用ヒューズの抵抗値と、第一の基準抵抗の抵抗値の差に基づく検出信号を生成するグローバック検出部と、前記検出信号に基づいて抵抗値が変化する第二の基準抵抗の抵抗値と、ヒューズデータ生成用ヒューズの抵抗値との比較結果をヒューズデータとして出力するヒューズ部とを備えたヒューズ装置により達成される。
【発明の効果】
【００１５】
開示されたヒューズ装置では、切断したヒューズにグローバックが発生した場合にも、正確なヒューズデータを生成することができる。
【発明を実施するための最良の形態】
【００１６】
（第一の実施形態）
図１は、この発明を具体化したヒューズ装置の第一の実施形態の原理を示す。グローバック検出部１１は、外部から入力される制御信号ＣＴに基づいて、切断されたヒューズでのグローバックの進行状況を検出し、その検出信号Ｘをコード出力部１２に出力する。
【００１７】
コード出力部１２は、入力された検出信号Ｘに基づいて検出コードＣＯを生成して出力するとともに、基準信号ＳＣをヒューズ部１３に出力する。そして、ヒューズ部１３は複数ビットのヒューズデータＤＡを出力する。
【００１８】
図２は、前記グローバック検出部１１の具体的構成を示す。グローバック検出部１１はカレントミラー回路で構成され、ＰチャネルＭＯＳトランジスタＴＰ１，ＴＰ２のソースに電源ＶDDが供給され、同トランジスタＴＰ１，ＴＰ２のゲートはトランジスタＴＰ２のドレインに接続されている。
【００１９】
前記トランジスタＴＰ１のドレインは可変抵抗（第一の基準抵抗）Ｒ０及びＮチャネルＭＯＳトランジスタＴＮ１を介してＮチャネルＭＯＳトランジスタＴＮ３のドレインに接続される。前記トランジスタＴＰ２のドレインはグローバック検出用ヒューズｆ０及びＮチャネルＭＯＳトランジスタＴＮ２を介して前記トランジスタＴＮ３のドレインに接続される。前記トランジスタＴＮ１，ＴＮ２はゲートに電源ＶDDが供給されて常時オン状態となり、前記可変抵抗Ｒ０及びヒューズｆ０に流れる電流を制御する。
【００２０】
前記トランジスタＴＮ３のゲートにはイネーブル信号ＥＮが入力され、ソースは電源Ｖssに接続される。
前記トランジスタＴＰ１のドレインからアナログの検出信号Ｘが出力され、その検出信号Ｘが２段のインバータ回路１４で波形整形されて、デジタル信号の検出信号Ｘｄとして出力される。
【００２１】
前記ヒューズｆ０は切断され、前記可変抵抗Ｒ０は前記制御信号ＣＴによりあらかじめ所定の抵抗値に設定される。切断されないヒューズの抵抗値はｋΩオーダー以下であり、切断されたヒューズの抵抗値はＭΩオーダー以上の抵抗値となるため、可変抵抗Ｒ０の抵抗値は前記制御信号ＣＴにより例えば２００ｋΩ程度に設定する。
【００２２】
前記可変抵抗Ｒ０は、例えば直列に接続した多数の抵抗にそれぞれスイッチ回路を並列に接続し、制御信号ＣＴにより各スイッチ回路を開閉制御することにより、抵抗値を調整可能としたものである。
【００２３】
このように構成されたグローバック検出部１１は、イネーブル信号がＨレベルとなると活性化される。そして、図３に示すように、ヒューズｆ０の抵抗値ｆｒが可変抵抗Ｒ０より高いと、検出信号Ｘは電源Ｖssレベルに近い電位となる。
【００２４】
また、ヒューズｆ０の抵抗値ｆｒがグローバック現象により時間の経過とともに低下して可変抵抗Ｒ０の抵抗値Ｒｓに近づくと、検出信号Ｘの電位が上昇し、抵抗値ｆｒが可変抵抗Ｒ０の抵抗値Ｒｓより小さくなるにつれて、検出信号Ｘはほぼ電源ＶDDレベルとなる。
【００２５】
一方、インバータ回路１４から出力される検出信号Ｘｄは、ヒューズｆ０の抵抗値ｆｒが可変抵抗Ｒ０の抵抗値Ｒｓより小さくなった時点で、ＬレベルからＨレベルに遷移する。
【００２６】
図４は、前記コード出力部１２の構成を示す。前記検出信号ＸはＡ／Ｄ変換器１５に入力されてデジタル値に変換され、そのデジタル値を前記検出コードＣＯとして出力する。また、前記検出コードＣＯはエンコーダ１６に出力される。エンコーダ１６は、検出コードＣＯのデジタル値を前記ヒューズ部１３の可変抵抗を調整するために適したデジタル値に調整してＤ／Ａ変換器１７に出力する。
【００２７】
前記Ｄ／Ａ変換器１７は、エンコーダ１６の出力信号をアナログ信号に変換して前記基準信号ＳＣとして出力する。
図５は、前記ヒューズ部１３を示す。カレントミラー回路を構成するＰチャネルＭＯＳトランジスタＴＰ３，ＴＰ４のソースには電源ＶDDが供給され、両トランジスタＴＰ３，ＴＰ４のゲートはトランジスタＴＰ３のドレインに接続される。
【００２８】
前記トランジスタＴＰ３のドレインは、可変抵抗（第二の基準抵抗）Ｒｒ及びＮチャネルＭＯＳトランジスタＴＮ４を介してＮチャネルＭＯＳトランジスタＴＮ５のドレインに接続される。前記トランジスタＴＮ５のソースは電源Ｖssに接続され、ゲートにはイネーブル信号ＥＮが入力される。
【００２９】
前記可変抵抗Ｒｒには前記基準信号ＳＣが入力され、その基準信号ＳＣにより可変抵抗Ｒｒの抵抗値が制御される。可変抵抗Ｒｒは、基準信号ＳＣが上昇すると、その抵抗値が低下するように制御される。
【００３０】
前記トランジスタＴＮ４のゲートには読み出し信号ＲＤが入力される。前記トランジスタＴＰ４のドレインは、ヒューズデータ生成用ヒューズｆ１及びＮチャネルＭＯＳトランジスタＴＮ６を介して前記トランジスタＴＮ５のドレインに接続される。
【００３１】
また、前記トランジスタＴＰ３，ＴＰ４のゲートは、ＮチャネルＭＯＳトランジスタＴＮ７を介して電源Ｖssに接続され、同トランジスタＴＮ７のゲートには前記読み出し信号ＲＤがインバータ回路１８で反転されて入力される。
【００３２】
従って、読み出し信号ＲＤがＬレベルとなると、トランジスタＴＮ４がオフされて、カレントミラー回路が不活性化される。このとき、トランジスタＴＮ７がオンされて、トランジスタＴＰ３，ＴＰ４のゲート電位が電源Ｖssレベルにリセットされる。
【００３３】
ＰチャネルＭＯＳトランジスタＴＰ５のソースには電源ＶDDが供給され、ゲートは前記トランジスタＴＰ３のゲートに接続され、同トランジスタＴＰ３とでカレントミラー回路が構成される。
【００３４】
前記トランジスタＴＰ５のドレインは、ヒューズデータ生成用ヒューズｆ２及びＮチャネルＭＯＳトランジスタＴＮ８を介して前記トランジスタＴＮ５のドレインに接続される。
【００３５】
ＰチャネルＭＯＳトランジスタＴＰｎのソースには電源ＶDDが供給され、ゲートは前記トランジスタＴＰ３のゲートに接続され、同トランジスタＴＰ３とでカレントミラー回路が構成される。
【００３６】
前記トランジスタＴＰｎのドレインは、ヒューズデータ生成用ヒューズｆｎ及びＮチャネルＭＯＳトランジスタＴＮｎを介して前記トランジスタＴＮ５のドレインに接続される。
【００３７】
前記トランジスタＴＰ５と同ＴＰｎとの間には、前記トランジスタＴＰ３とでカレントミラー回路を構成する複数のＰチャネルＭＯＳトランジスタが配設される。各ＰチャネルＭＯＳトランジスタのドレインはそれぞれヒューズデータ生成用ヒューズ及びＮチャネルＭＯＳトランジスタを介して前記トランジスタＴＮ５のドレインに接続されるものとする。
【００３８】
前記トランジスタＴＮ６，ＴＮ８〜ＴＮｎは、デコーダ１９の出力信号に基づいて一つずつ順次オンされる。すなわち、前記デコーダ１９には前記トランジスタＴＮ６，ＴＮ８〜ＴＮｎのいずれか一つを選択するための複数ビットの選択信号ＤＩが順次入力され、デコーダ１９はその選択信号ＤＩをデコードして、前記トランジスタＴＮ６，ＴＮ８〜ＴＮｎをひとつずつ順次オンさせる。
【００３９】
前記各トランジスタＴＰ４〜ＴＰｎのドレインは、それぞれラッチ回路２０ａ〜２０ｎに接続され、各ラッチ回路２０ａ〜２０ｎは各トランジスタＴＰ４〜ＴＰｎのドレイン電位をラッチする。そして、各ラッチ回路２０ａ〜２０ｎのラッチデータが複数ビットのヒューズデータＤＡとして出力される。
【００４０】
このようなヒューズ部１３では、Ｈレベルのイネーブル信号ＥＮ及び読み出し信号ＲＤを入力した状態で、デコーダ１９の出力信号によりトランジスタＴＮ６がオンされると、トランジスタＴＰ３，ＴＰ４がカレントミラー動作する。そして、ヒューズｆ１が切断されていないとき、ヒューズｆ１の抵抗値が可変抵抗Ｒｒの抵抗値より十分小さくなって、トランジスタＴＰ４のドレイン電位は電源Ｖssレベル近傍となる。すると、ラッチ回路２０ａにはＬレベルのデータがラッチされる。
【００４１】
次いで、トランジスタＴＮ８がオンされると、トランジスタＴＰ３，ＴＰ５がカレントミラー動作する。そして、ヒューズｆ２が切断されているとき、ヒューズｆ２の抵抗値が可変抵抗Ｒｒの抵抗値より十分大きくなって、トランジスタＴＰ５のドレイン電位は電源ＶDDレベル近傍となる。すると、ラッチ回路２０ｂにはＨレベルのデータがラッチされる。
【００４２】
次いで、トランジスタＴＮｎがオンされると、トランジスタＴＰ３，ＴＰｎがカレントミラー動作する。そして、ヒューズｆｎが切断されていないとき、ヒューズｆｎの抵抗値が可変抵抗Ｒｒの抵抗値より十分小さくなって、トランジスタＴＰｎのドレイン電位は電源Ｖssレベル近傍となる。すると、ラッチ回路２０ｎにはＬレベルのデータがラッチされる。
【００４３】
次いで、各ラッチ回路２０ａ〜２０ｎのラッチデータがヒューズデータＤＡとして出力される。
このように構成されたヒューズ装置では、グローバック検出部１１で、可変抵抗Ｒ０と、切断されたヒューズｆ０の抵抗値を比較した検出信号Ｘが生成される。そして、グローバック現象によりヒューズｆ０の抵抗値が低下すると、検出信号Ｘの電位が上昇する。
【００４４】
コード出力部１２で、検出信号Ｘに基づいて基準信号ＳＣが生成されるが、その基準信号ＳＣの電位は、検出信号Ｘの電位に連動して変化する。すなわち、検出信号Ｘの電位に基づいて上昇し、検出信号Ｘの電位の低下に基づいて低下する。
【００４５】
ヒューズ部１３では、基準信号ＳＣの電位が上昇すると、可変抵抗Ｒｒの抵抗値が低下する。すると、切断されたヒューズｆ２がグローバック検出部１１のヒューズｆ０と同様にグローバック現象により抵抗値が低下しても、可変抵抗Ｒｒの抵抗値も低下するため、ラッチ回路２０ｂにラッチされるデータは反転しない。
【００４６】
図６は、上記のようなヒューズ装置のコード出力部１２から出力される検出コードＣＯを使用したグローバック診断装置の一例を示す。
上記ヒューズ装置を備えたＬＳＩから出力される検出コードＣＯは、インターフェース２１を介して検査機器２２に入力される。検査機器２２では入力された検出コードＣＯに基づいてグローバックの進み具合を検出する。そして、グローバックがあらかじめ設定されたレベルを超えて進行している場合には、ディスプレイ２３に警告メッセージが表示される。
【００４７】
このようなグローバック診断装置で検出コードＣＯを定期的に検出することにより、グローバックの進行によるヒューズデータＤＡの誤りの発生を事前に検出して、ヒューズデータＤＡの誤りによる不具合の発生を未然に防止することが可能となる。
【００４８】
上記のように構成されたヒューズ装置では、次に示す作用効果を得ることができる。
（１）ヒューズ部１３では、ヒューズｆ１〜ｆｎと可変抵抗Ｒｒの抵抗値を比較することにより、複数ビットのヒューズデータＤＡを生成して出力することができる。
（２）切断したヒューズにグローバックが発生したとき、グローバック検出部１１により切断したヒューズｆ０の抵抗値の低下を検出し、その抵抗値の低下に応じた検出信号Ｘを生成することができる。そして、検出信号Ｘに基づいて、ヒューズ部１３の可変抵抗Ｒｒの抵抗値を調整することができる。すると、ヒューズ部１３で切断されたヒューズｆ２でグローバックが発生してその抵抗値が低下しても、ヒューズ部１３ではその抵抗値の低下を相殺して可変抵抗Ｒｒとヒューズｆ２の抵抗値を比較することができる。従って、ヒューズデータＤＡでの誤データの発生を防止することができる。
（３）ヒューズ部１３で、可変抵抗Ｒｒと各ヒューズｆ１〜ｆｎの抵抗値とをそれぞれカレントミラー回路で順次比較し、その比較結果をラッチ回路２０ａ〜２０ｎでラッチしてヒューズデータＤＡとして出力することができる。従って、複数ビットのヒューズデータＤＡを簡単な回路で構成することができる。
（４）コード出力部１２で生成された検出コードＣＯをグローバック診断装置に供給することにより、ヒューズ装置内のヒューズでのグローバックの進み具合を診断することができる。
（５）制御信号ＣＴを調整して、可変抵抗Ｒ０の抵抗値Ｒｓを低下させると、検出信号Ｘの電位が上昇し、可変抵抗Ｒｒの抵抗値が低下する。従って、制御信号ＣＴを調整して可変抵抗Ｒｒの抵抗値を順次変化させ、この状態でヒューズデータＤＡの変化を検出することにより、ヒューズ部１３で切断されたヒューズでのグローバックの進み具合を検出することができる。
（第二の実施形態）
図７は、第二の実施形態を示す。この実施形態のヒューズ部１３ａは、前記第一の実施形態のヒューズ部１３の可変抵抗Ｒｒを、ゲートに基準信号ＳＣを入力したＮチャネルＭＯＳトランジスタＴＮ９で構成したものである。トランジスタＴＮ９のバックゲートは、同トランジスタＴＮ９のソースに接続する。その他の構成は第一の実施形態と同様である。
【００４９】
また、可変抵抗ＲｒとトランジスタＴＮ４及びヒューズｆ１〜ｆｎとトランジスタＴＮ６，ＴＮ８〜ＴＮｎは、可変抵抗Ｒｒ及びヒューズｆ１〜ｆｎを高電位側、すなわちトランジスタＴＰ３〜ＴＰｎに接続することが望ましい。トランジスタＴＮ４、トランジスタＴＮ６，ＴＮ８〜ＴＮｎのばらつきがトランジスタＴＰ３〜ＴＰｎのドレイン電位に影響し難い。このことは、前記第一の実施形態でも同様である。
【００５０】
このような構成により、基準信号ＳＣに基づいてトランジスタＴＮ９のオン抵抗を調整することにより、第一の実施形態と同様な作用効果を得ることができる。
（第三の実施形態）
図８は、第三の実施形態を示す。この実施形態は、グローバック検出部１１の検出信号Ｘを、第二の実施形態のヒューズ部１３ａのトランジスタＴＮ９のゲートに入力する構成としたものである。
【００５１】
図３に示すように、グローバック検出部１１でヒューズｆ０の抵抗値がグローバックにより低下して可変抵抗Ｒ０の抵抗値に近づき、さらに可変抵抗Ｒ０の抵抗値を下回ると、検出信号Ｘの電位が上昇する。すると、ヒューズ部１３ａのトランジスタＴＮ９のオン抵抗値が低下し、検出信号Ｘの電位が上昇する。
【００５２】
一方、ヒューズ部１３ａで切断したヒューズｆ２にグローバックが発生して抵抗値が低下しても、検出信号Ｘの電位の上昇によりトランジスタＴＮ９のオン抵抗が低下する。そして、トランジスタＴＮ９のオン抵抗値がヒューズｆ２の抵抗値より低くなるように検出信号Ｘ及びトランジスタＴＮ９のオン抵抗値を調整する。すると、ヒューズｆ２にグローバックが発生しても、ヒューズデータＤＡが誤データとなることはない。また、図示しないが、トランジスタＴＮ９を制御する際に、検出信号Ｘを調整する回路を接続してもよい。
【００５３】
このような構成により、第一の実施形態と同様に、ヒューズデータＤＡの精度を向上させることができる。
上記実施の形態は、以下に示す態様で実施することもできる。
・第一の実施形態において、可変抵抗Ｒｒはデジタル信号で抵抗値を制御する構成としてもよい。この場合には、コード出力部１２のＡ／Ｄ変換器１５から出力される検出コードＣＯで可変抵抗Ｒｒを制御する。
（付記１）
切断したグローバック検出用ヒューズの抵抗値と、第一の基準抵抗の抵抗値の差に基づく検出信号を生成するグローバック検出部と、
前記検出信号に基づいて抵抗値が変化する第二の基準抵抗の抵抗値と、ヒューズデータ生成用ヒューズの抵抗値との比較結果をヒューズデータとして出力するヒューズ部と
を備えたことを特徴とするヒューズ装置。
（付記２）
前記第一の基準抵抗は、制御信号の入力に基づいて抵抗値を調整可能とした可変抵抗で構成したことを特徴とする付記１記載のヒューズ装置。
（付記３）
前記第二の基準抵抗は、前記検出信号に基づいて抵抗値を調整可能とした可変抵抗で構成したことを特徴とする付記１又は２記載のヒューズ装置。
（付記４）
前記第二の基準抵抗は、前記検出信号に基づいてオン抵抗が変化するトランジスタで構成したことを特徴とする付記１又は２記載のヒューズ装置。
（付記５）
前記検出信号をデジタル信号に変換して検出コードを生成するＡ／Ｄ変換器と、
前記検出コードを前記第二の基準抵抗の抵抗値を調整する基準信号として調整するエンコーダと、
前記エンコーダの出力信号をＤ／Ａ変換して前記第二の基準抵抗を調整する基準信号を生成するＤ／Ａ変換器と
を備えたコード出力部を備えたことを特徴とする付記１乃至４のいずれか１項に記載のヒューズ装置。
（付記６）
前記ヒューズ部は、前記第二の基準抵抗と前記ヒューズデータ生成用ヒューズとの抵抗値の差を電圧信号に変換するカレントミラー回路を備えたことを特徴とする付記１乃至５のいずれか１項に記載のヒューズ装置。
（付記７）
前記ヒューズ部は、前記カレントミラー回路の出力信号をラッチして前記ヒューズデータとして出力するラッチ回路を備えたことを特徴とする付記６記載のヒューズ装置。
【図面の簡単な説明】
【００５４】
【図１】第一の実施形態の原理説明図である。
【図２】グローバック検出部を示す回路図である。
【図３】グローバック検出部の動作を示す波形図である。
【図４】コード出力部を示すブロック図である。
【図５】ヒューズ部を示す回路図である。
【図６】グローバック診断装置を示すブロック図である。
【図７】第二の実施形態のヒューズ回路を示す回路図である。
【図８】第三の実施形態を示す回路図である。
【図９】従来のヒューズ装置を示す回路図である。
【符号の説明】
【００５５】
１１ グローバック検出部
１２ コード出力部
１３，１３ａ ヒューズ部
ｆ０ グローバック検出用ヒューズ
Ｒ０ 第一の基準抵抗（可変抵抗）
Ｒｒ，ＴＮ９ 第二の基準抵抗（可変抵抗、ＮチャネルＭＯＳトランジスタ）
ｆ１，ｆ２，ｆｎ ヒューズデータ生成用ヒューズ
【技術分野】
【０００１】
この発明は、グローバック検出機能を備えたヒューズ装置に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路装置の大規模化及び高性能化が進み、電源電圧も低電圧化されている。このような半導体集積回路装置では、回路を構成する素子のばらつき等が性能に大きな影響を及ぼすため、そのばらつきを補正して性能を確保するための調整信号を、回路やモジュールに供給する調整信号生成回路を備えたものがある。
【０００３】
図９は、調整信号生成回路の一例として使用されるヒューズ装置の一例を示す。このヒューズ装置は、電源ＶDD，Ｖss間にＰチャネルＭＯＳトランジスタＴ１とヒューズｆが直列に接続され、トランジスタＴ１のドレインであるノードＮ１がインバータ回路１の入力端子に接続される。そして、インバータ回路１から出力信号ＤＡＴＡが出力される。
【０００４】
このようなヒューズ装置では、ヒューズｆは製造時にレーザービームを照射して切断したり、製造時あるいは使用に先立つ初期設定時にヒューズｆに過電流を流して電気的に切断する等の処理が行われる。
【０００５】
そして、ヒューズｆが切断されていない状態では、ノードＮ１がほぼ電源Ｖssレベルとなるため、インバータ回路１の出力信号ＤＡＴＡがＨレベルとなる。また、ヒューズｆが切断されている状態では、ノードＮ１がほぼ電源ＶDDレベルとなるため、インバータ回路１の出力信号ＤＡＴＡがＬレベルとなる。
【０００６】
実際には、図９に示すヒューズ装置が複数設けられ、ヒューズｆを切断するか否かを選択することにより、多ビットの出力信号を種々の調整信号として利用するようになっている。
【０００７】
また、上記のようなヒューズ装置は、顧客コード、製造コード、認証コード等のデータを記憶する不揮発性メモリとしても使用されている。
【特許文献１】特開２００１−１１８９９６号公報
【特許文献２】特開２００４−３４２７２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のようなヒューズ装置では、ヒューズｆを切断しても、その切断部分に流れるリーク電流によりヒューズｆの切断屑等が溶融して、未切断状態に近い状態まで復帰して抵抗値が低下するグローバック現象が発生することがある。
【０００９】
すると、ヒューズｆを切断したにも関わらず、ノードＮ１の電位が低下し、最悪の場合には、ノードＮ１の電位がインバータ回路１のしきい値より低くなって、出力信号ＤＡＴＡがＬレベルからＨレベルに反転してしまう。
【００１０】
そして、インバータ回路１の出力信号ＤＡＴＡが反転してしまうと、ヒューズ装置から出力される調整信号や種々のコード信号が誤データとなるため、半導体集積回路装置の動作に重大な悪影響を及ぼす。
【００１１】
特に、ヒューズｆに過電流を流して切断するヒューズ装置では、グローバック現象が生じ易く、レーザービームで切断するヒューズ装置に対し、信頼性が低い。
特許文献１には、溶断処理されたヒューズと基準ヒューズとの抵抗値を比較して正確なヒューズオプション信号を生成するヒューズオプション回路が開示されている。しかし、溶断処理されたヒューズと基準ヒューズとの抵抗値を直接比較するため、各抵抗値の差が小さくなると、正確なヒューズオプション信号を出力できない。
【００１２】
特許文献２には、溶断後のヒューズと基準抵抗との抵抗値の差により、ヒューズが一部分だけ溶断された場合でも、ヒューズ切断を判定することができるヒューズ検出回路が開示されている。しかし、グローバック現象によりヒューズの抵抗値と基準抵抗の抵抗値の差が小さくなると、誤動作する可能性がある。
【００１３】
この発明の目的は、切断したヒューズにグローバックが発生した場合にも、正確なヒューズデータを生成し得るヒューズ装置を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的は、切断したグローバック検出用ヒューズの抵抗値と、第一の基準抵抗の抵抗値の差に基づく検出信号を生成するグローバック検出部と、前記検出信号に基づいて抵抗値が変化する第二の基準抵抗の抵抗値と、ヒューズデータ生成用ヒューズの抵抗値との比較結果をヒューズデータとして出力するヒューズ部とを備えたヒューズ装置により達成される。
【発明の効果】
【００１５】
開示されたヒューズ装置では、切断したヒューズにグローバックが発生した場合にも、正確なヒューズデータを生成することができる。
【発明を実施するための最良の形態】
【００１６】
（第一の実施形態）
図１は、この発明を具体化したヒューズ装置の第一の実施形態の原理を示す。グローバック検出部１１は、外部から入力される制御信号ＣＴに基づいて、切断されたヒューズでのグローバックの進行状況を検出し、その検出信号Ｘをコード出力部１２に出力する。
【００１７】
コード出力部１２は、入力された検出信号Ｘに基づいて検出コードＣＯを生成して出力するとともに、基準信号ＳＣをヒューズ部１３に出力する。そして、ヒューズ部１３は複数ビットのヒューズデータＤＡを出力する。
【００１８】
図２は、前記グローバック検出部１１の具体的構成を示す。グローバック検出部１１はカレントミラー回路で構成され、ＰチャネルＭＯＳトランジスタＴＰ１，ＴＰ２のソースに電源ＶDDが供給され、同トランジスタＴＰ１，ＴＰ２のゲートはトランジスタＴＰ２のドレインに接続されている。
【００１９】
前記トランジスタＴＰ１のドレインは可変抵抗（第一の基準抵抗）Ｒ０及びＮチャネルＭＯＳトランジスタＴＮ１を介してＮチャネルＭＯＳトランジスタＴＮ３のドレインに接続される。前記トランジスタＴＰ２のドレインはグローバック検出用ヒューズｆ０及びＮチャネルＭＯＳトランジスタＴＮ２を介して前記トランジスタＴＮ３のドレインに接続される。前記トランジスタＴＮ１，ＴＮ２はゲートに電源ＶDDが供給されて常時オン状態となり、前記可変抵抗Ｒ０及びヒューズｆ０に流れる電流を制御する。
【００２０】
前記トランジスタＴＮ３のゲートにはイネーブル信号ＥＮが入力され、ソースは電源Ｖssに接続される。
前記トランジスタＴＰ１のドレインからアナログの検出信号Ｘが出力され、その検出信号Ｘが２段のインバータ回路１４で波形整形されて、デジタル信号の検出信号Ｘｄとして出力される。
【００２１】
前記ヒューズｆ０は切断され、前記可変抵抗Ｒ０は前記制御信号ＣＴによりあらかじめ所定の抵抗値に設定される。切断されないヒューズの抵抗値はｋΩオーダー以下であり、切断されたヒューズの抵抗値はＭΩオーダー以上の抵抗値となるため、可変抵抗Ｒ０の抵抗値は前記制御信号ＣＴにより例えば２００ｋΩ程度に設定する。
【００２２】
前記可変抵抗Ｒ０は、例えば直列に接続した多数の抵抗にそれぞれスイッチ回路を並列に接続し、制御信号ＣＴにより各スイッチ回路を開閉制御することにより、抵抗値を調整可能としたものである。
【００２３】
このように構成されたグローバック検出部１１は、イネーブル信号がＨレベルとなると活性化される。そして、図３に示すように、ヒューズｆ０の抵抗値ｆｒが可変抵抗Ｒ０より高いと、検出信号Ｘは電源Ｖssレベルに近い電位となる。
【００２４】
また、ヒューズｆ０の抵抗値ｆｒがグローバック現象により時間の経過とともに低下して可変抵抗Ｒ０の抵抗値Ｒｓに近づくと、検出信号Ｘの電位が上昇し、抵抗値ｆｒが可変抵抗Ｒ０の抵抗値Ｒｓより小さくなるにつれて、検出信号Ｘはほぼ電源ＶDDレベルとなる。
【００２５】
一方、インバータ回路１４から出力される検出信号Ｘｄは、ヒューズｆ０の抵抗値ｆｒが可変抵抗Ｒ０の抵抗値Ｒｓより小さくなった時点で、ＬレベルからＨレベルに遷移する。
【００２６】
図４は、前記コード出力部１２の構成を示す。前記検出信号ＸはＡ／Ｄ変換器１５に入力されてデジタル値に変換され、そのデジタル値を前記検出コードＣＯとして出力する。また、前記検出コードＣＯはエンコーダ１６に出力される。エンコーダ１６は、検出コードＣＯのデジタル値を前記ヒューズ部１３の可変抵抗を調整するために適したデジタル値に調整してＤ／Ａ変換器１７に出力する。
【００２７】
前記Ｄ／Ａ変換器１７は、エンコーダ１６の出力信号をアナログ信号に変換して前記基準信号ＳＣとして出力する。
図５は、前記ヒューズ部１３を示す。カレントミラー回路を構成するＰチャネルＭＯＳトランジスタＴＰ３，ＴＰ４のソースには電源ＶDDが供給され、両トランジスタＴＰ３，ＴＰ４のゲートはトランジスタＴＰ３のドレインに接続される。
【００２８】
前記トランジスタＴＰ３のドレインは、可変抵抗（第二の基準抵抗）Ｒｒ及びＮチャネルＭＯＳトランジスタＴＮ４を介してＮチャネルＭＯＳトランジスタＴＮ５のドレインに接続される。前記トランジスタＴＮ５のソースは電源Ｖssに接続され、ゲートにはイネーブル信号ＥＮが入力される。
【００２９】
前記可変抵抗Ｒｒには前記基準信号ＳＣが入力され、その基準信号ＳＣにより可変抵抗Ｒｒの抵抗値が制御される。可変抵抗Ｒｒは、基準信号ＳＣが上昇すると、その抵抗値が低下するように制御される。
【００３０】
前記トランジスタＴＮ４のゲートには読み出し信号ＲＤが入力される。前記トランジスタＴＰ４のドレインは、ヒューズデータ生成用ヒューズｆ１及びＮチャネルＭＯＳトランジスタＴＮ６を介して前記トランジスタＴＮ５のドレインに接続される。
【００３１】
また、前記トランジスタＴＰ３，ＴＰ４のゲートは、ＮチャネルＭＯＳトランジスタＴＮ７を介して電源Ｖssに接続され、同トランジスタＴＮ７のゲートには前記読み出し信号ＲＤがインバータ回路１８で反転されて入力される。
【００３２】
従って、読み出し信号ＲＤがＬレベルとなると、トランジスタＴＮ４がオフされて、カレントミラー回路が不活性化される。このとき、トランジスタＴＮ７がオンされて、トランジスタＴＰ３，ＴＰ４のゲート電位が電源Ｖssレベルにリセットされる。
【００３３】
ＰチャネルＭＯＳトランジスタＴＰ５のソースには電源ＶDDが供給され、ゲートは前記トランジスタＴＰ３のゲートに接続され、同トランジスタＴＰ３とでカレントミラー回路が構成される。
【００３４】
前記トランジスタＴＰ５のドレインは、ヒューズデータ生成用ヒューズｆ２及びＮチャネルＭＯＳトランジスタＴＮ８を介して前記トランジスタＴＮ５のドレインに接続される。
【００３５】
ＰチャネルＭＯＳトランジスタＴＰｎのソースには電源ＶDDが供給され、ゲートは前記トランジスタＴＰ３のゲートに接続され、同トランジスタＴＰ３とでカレントミラー回路が構成される。
【００３６】
前記トランジスタＴＰｎのドレインは、ヒューズデータ生成用ヒューズｆｎ及びＮチャネルＭＯＳトランジスタＴＮｎを介して前記トランジスタＴＮ５のドレインに接続される。
【００３７】
前記トランジスタＴＰ５と同ＴＰｎとの間には、前記トランジスタＴＰ３とでカレントミラー回路を構成する複数のＰチャネルＭＯＳトランジスタが配設される。各ＰチャネルＭＯＳトランジスタのドレインはそれぞれヒューズデータ生成用ヒューズ及びＮチャネルＭＯＳトランジスタを介して前記トランジスタＴＮ５のドレインに接続されるものとする。
【００３８】
前記トランジスタＴＮ６，ＴＮ８〜ＴＮｎは、デコーダ１９の出力信号に基づいて一つずつ順次オンされる。すなわち、前記デコーダ１９には前記トランジスタＴＮ６，ＴＮ８〜ＴＮｎのいずれか一つを選択するための複数ビットの選択信号ＤＩが順次入力され、デコーダ１９はその選択信号ＤＩをデコードして、前記トランジスタＴＮ６，ＴＮ８〜ＴＮｎをひとつずつ順次オンさせる。
【００３９】
前記各トランジスタＴＰ４〜ＴＰｎのドレインは、それぞれラッチ回路２０ａ〜２０ｎに接続され、各ラッチ回路２０ａ〜２０ｎは各トランジスタＴＰ４〜ＴＰｎのドレイン電位をラッチする。そして、各ラッチ回路２０ａ〜２０ｎのラッチデータが複数ビットのヒューズデータＤＡとして出力される。
【００４０】
このようなヒューズ部１３では、Ｈレベルのイネーブル信号ＥＮ及び読み出し信号ＲＤを入力した状態で、デコーダ１９の出力信号によりトランジスタＴＮ６がオンされると、トランジスタＴＰ３，ＴＰ４がカレントミラー動作する。そして、ヒューズｆ１が切断されていないとき、ヒューズｆ１の抵抗値が可変抵抗Ｒｒの抵抗値より十分小さくなって、トランジスタＴＰ４のドレイン電位は電源Ｖssレベル近傍となる。すると、ラッチ回路２０ａにはＬレベルのデータがラッチされる。
【００４１】
次いで、トランジスタＴＮ８がオンされると、トランジスタＴＰ３，ＴＰ５がカレントミラー動作する。そして、ヒューズｆ２が切断されているとき、ヒューズｆ２の抵抗値が可変抵抗Ｒｒの抵抗値より十分大きくなって、トランジスタＴＰ５のドレイン電位は電源ＶDDレベル近傍となる。すると、ラッチ回路２０ｂにはＨレベルのデータがラッチされる。
【００４２】
次いで、トランジスタＴＮｎがオンされると、トランジスタＴＰ３，ＴＰｎがカレントミラー動作する。そして、ヒューズｆｎが切断されていないとき、ヒューズｆｎの抵抗値が可変抵抗Ｒｒの抵抗値より十分小さくなって、トランジスタＴＰｎのドレイン電位は電源Ｖssレベル近傍となる。すると、ラッチ回路２０ｎにはＬレベルのデータがラッチされる。
【００４３】
次いで、各ラッチ回路２０ａ〜２０ｎのラッチデータがヒューズデータＤＡとして出力される。
このように構成されたヒューズ装置では、グローバック検出部１１で、可変抵抗Ｒ０と、切断されたヒューズｆ０の抵抗値を比較した検出信号Ｘが生成される。そして、グローバック現象によりヒューズｆ０の抵抗値が低下すると、検出信号Ｘの電位が上昇する。
【００４４】
コード出力部１２で、検出信号Ｘに基づいて基準信号ＳＣが生成されるが、その基準信号ＳＣの電位は、検出信号Ｘの電位に連動して変化する。すなわち、検出信号Ｘの電位に基づいて上昇し、検出信号Ｘの電位の低下に基づいて低下する。
【００４５】
ヒューズ部１３では、基準信号ＳＣの電位が上昇すると、可変抵抗Ｒｒの抵抗値が低下する。すると、切断されたヒューズｆ２がグローバック検出部１１のヒューズｆ０と同様にグローバック現象により抵抗値が低下しても、可変抵抗Ｒｒの抵抗値も低下するため、ラッチ回路２０ｂにラッチされるデータは反転しない。
【００４６】
図６は、上記のようなヒューズ装置のコード出力部１２から出力される検出コードＣＯを使用したグローバック診断装置の一例を示す。
上記ヒューズ装置を備えたＬＳＩから出力される検出コードＣＯは、インターフェース２１を介して検査機器２２に入力される。検査機器２２では入力された検出コードＣＯに基づいてグローバックの進み具合を検出する。そして、グローバックがあらかじめ設定されたレベルを超えて進行している場合には、ディスプレイ２３に警告メッセージが表示される。
【００４７】
このようなグローバック診断装置で検出コードＣＯを定期的に検出することにより、グローバックの進行によるヒューズデータＤＡの誤りの発生を事前に検出して、ヒューズデータＤＡの誤りによる不具合の発生を未然に防止することが可能となる。
【００４８】
上記のように構成されたヒューズ装置では、次に示す作用効果を得ることができる。
（１）ヒューズ部１３では、ヒューズｆ１〜ｆｎと可変抵抗Ｒｒの抵抗値を比較することにより、複数ビットのヒューズデータＤＡを生成して出力することができる。
（２）切断したヒューズにグローバックが発生したとき、グローバック検出部１１により切断したヒューズｆ０の抵抗値の低下を検出し、その抵抗値の低下に応じた検出信号Ｘを生成することができる。そして、検出信号Ｘに基づいて、ヒューズ部１３の可変抵抗Ｒｒの抵抗値を調整することができる。すると、ヒューズ部１３で切断されたヒューズｆ２でグローバックが発生してその抵抗値が低下しても、ヒューズ部１３ではその抵抗値の低下を相殺して可変抵抗Ｒｒとヒューズｆ２の抵抗値を比較することができる。従って、ヒューズデータＤＡでの誤データの発生を防止することができる。
（３）ヒューズ部１３で、可変抵抗Ｒｒと各ヒューズｆ１〜ｆｎの抵抗値とをそれぞれカレントミラー回路で順次比較し、その比較結果をラッチ回路２０ａ〜２０ｎでラッチしてヒューズデータＤＡとして出力することができる。従って、複数ビットのヒューズデータＤＡを簡単な回路で構成することができる。
（４）コード出力部１２で生成された検出コードＣＯをグローバック診断装置に供給することにより、ヒューズ装置内のヒューズでのグローバックの進み具合を診断することができる。
（５）制御信号ＣＴを調整して、可変抵抗Ｒ０の抵抗値Ｒｓを低下させると、検出信号Ｘの電位が上昇し、可変抵抗Ｒｒの抵抗値が低下する。従って、制御信号ＣＴを調整して可変抵抗Ｒｒの抵抗値を順次変化させ、この状態でヒューズデータＤＡの変化を検出することにより、ヒューズ部１３で切断されたヒューズでのグローバックの進み具合を検出することができる。
（第二の実施形態）
図７は、第二の実施形態を示す。この実施形態のヒューズ部１３ａは、前記第一の実施形態のヒューズ部１３の可変抵抗Ｒｒを、ゲートに基準信号ＳＣを入力したＮチャネルＭＯＳトランジスタＴＮ９で構成したものである。トランジスタＴＮ９のバックゲートは、同トランジスタＴＮ９のソースに接続する。その他の構成は第一の実施形態と同様である。
【００４９】
また、可変抵抗ＲｒとトランジスタＴＮ４及びヒューズｆ１〜ｆｎとトランジスタＴＮ６，ＴＮ８〜ＴＮｎは、可変抵抗Ｒｒ及びヒューズｆ１〜ｆｎを高電位側、すなわちトランジスタＴＰ３〜ＴＰｎに接続することが望ましい。トランジスタＴＮ４、トランジスタＴＮ６，ＴＮ８〜ＴＮｎのばらつきがトランジスタＴＰ３〜ＴＰｎのドレイン電位に影響し難い。このことは、前記第一の実施形態でも同様である。
【００５０】
このような構成により、基準信号ＳＣに基づいてトランジスタＴＮ９のオン抵抗を調整することにより、第一の実施形態と同様な作用効果を得ることができる。
（第三の実施形態）
図８は、第三の実施形態を示す。この実施形態は、グローバック検出部１１の検出信号Ｘを、第二の実施形態のヒューズ部１３ａのトランジスタＴＮ９のゲートに入力する構成としたものである。
【００５１】
図３に示すように、グローバック検出部１１でヒューズｆ０の抵抗値がグローバックにより低下して可変抵抗Ｒ０の抵抗値に近づき、さらに可変抵抗Ｒ０の抵抗値を下回ると、検出信号Ｘの電位が上昇する。すると、ヒューズ部１３ａのトランジスタＴＮ９のオン抵抗値が低下し、検出信号Ｘの電位が上昇する。
【００５２】
一方、ヒューズ部１３ａで切断したヒューズｆ２にグローバックが発生して抵抗値が低下しても、検出信号Ｘの電位の上昇によりトランジスタＴＮ９のオン抵抗が低下する。そして、トランジスタＴＮ９のオン抵抗値がヒューズｆ２の抵抗値より低くなるように検出信号Ｘ及びトランジスタＴＮ９のオン抵抗値を調整する。すると、ヒューズｆ２にグローバックが発生しても、ヒューズデータＤＡが誤データとなることはない。また、図示しないが、トランジスタＴＮ９を制御する際に、検出信号Ｘを調整する回路を接続してもよい。
【００５３】
このような構成により、第一の実施形態と同様に、ヒューズデータＤＡの精度を向上させることができる。
上記実施の形態は、以下に示す態様で実施することもできる。
・第一の実施形態において、可変抵抗Ｒｒはデジタル信号で抵抗値を制御する構成としてもよい。この場合には、コード出力部１２のＡ／Ｄ変換器１５から出力される検出コードＣＯで可変抵抗Ｒｒを制御する。
（付記１）
切断したグローバック検出用ヒューズの抵抗値と、第一の基準抵抗の抵抗値の差に基づく検出信号を生成するグローバック検出部と、
前記検出信号に基づいて抵抗値が変化する第二の基準抵抗の抵抗値と、ヒューズデータ生成用ヒューズの抵抗値との比較結果をヒューズデータとして出力するヒューズ部と
を備えたことを特徴とするヒューズ装置。
（付記２）
前記第一の基準抵抗は、制御信号の入力に基づいて抵抗値を調整可能とした可変抵抗で構成したことを特徴とする付記１記載のヒューズ装置。
（付記３）
前記第二の基準抵抗は、前記検出信号に基づいて抵抗値を調整可能とした可変抵抗で構成したことを特徴とする付記１又は２記載のヒューズ装置。
（付記４）
前記第二の基準抵抗は、前記検出信号に基づいてオン抵抗が変化するトランジスタで構成したことを特徴とする付記１又は２記載のヒューズ装置。
（付記５）
前記検出信号をデジタル信号に変換して検出コードを生成するＡ／Ｄ変換器と、
前記検出コードを前記第二の基準抵抗の抵抗値を調整する基準信号として調整するエンコーダと、
前記エンコーダの出力信号をＤ／Ａ変換して前記第二の基準抵抗を調整する基準信号を生成するＤ／Ａ変換器と
を備えたコード出力部を備えたことを特徴とする付記１乃至４のいずれか１項に記載のヒューズ装置。
（付記６）
前記ヒューズ部は、前記第二の基準抵抗と前記ヒューズデータ生成用ヒューズとの抵抗値の差を電圧信号に変換するカレントミラー回路を備えたことを特徴とする付記１乃至５のいずれか１項に記載のヒューズ装置。
（付記７）
前記ヒューズ部は、前記カレントミラー回路の出力信号をラッチして前記ヒューズデータとして出力するラッチ回路を備えたことを特徴とする付記６記載のヒューズ装置。
【図面の簡単な説明】
【００５４】
【図１】第一の実施形態の原理説明図である。
【図２】グローバック検出部を示す回路図である。
【図３】グローバック検出部の動作を示す波形図である。
【図４】コード出力部を示すブロック図である。
【図５】ヒューズ部を示す回路図である。
【図６】グローバック診断装置を示すブロック図である。
【図７】第二の実施形態のヒューズ回路を示す回路図である。
【図８】第三の実施形態を示す回路図である。
【図９】従来のヒューズ装置を示す回路図である。
【符号の説明】
【００５５】
１１ グローバック検出部
１２ コード出力部
１３，１３ａ ヒューズ部
ｆ０ グローバック検出用ヒューズ
Ｒ０ 第一の基準抵抗（可変抵抗）
Ｒｒ，ＴＮ９ 第二の基準抵抗（可変抵抗、ＮチャネルＭＯＳトランジスタ）
ｆ１，ｆ２，ｆｎ ヒューズデータ生成用ヒューズ
【特許請求の範囲】
【請求項１】
切断したグローバック検出用ヒューズの抵抗値と、第一の基準抵抗の抵抗値の差に基づく検出信号を生成するグローバック検出部と、
前記検出信号に基づいて抵抗値が変化する第二の基準抵抗の抵抗値と、ヒューズデータ生成用ヒューズの抵抗値との比較結果をヒューズデータとして出力するヒューズ部と
を備えたことを特徴とするヒューズ装置。
【請求項２】
前記第一の基準抵抗は、制御信号の入力に基づいて抵抗値を調整可能とした可変抵抗で構成したことを特徴とする請求項１記載のヒューズ装置。
【請求項３】
前記第二の基準抵抗は、前記検出信号に基づいて抵抗値を調整可能とした可変抵抗で構成したことを特徴とする請求項１又は２記載のヒューズ装置。
【請求項４】
前記第二の基準抵抗は、前記検出信号に基づいてオン抵抗が変化するトランジスタで構成したことを特徴とする請求項１又は２記載のヒューズ装置。
【請求項５】
前記検出信号をデジタル信号に変換して検出コードを生成するＡ／Ｄ変換器と、
前記検出コードを前記第二の基準抵抗の抵抗値を調整する基準信号として調整するエンコーダと、
前記エンコーダの出力信号をＤ／Ａ変換して前記第二の基準抵抗を調整する基準信号を生成するＤ／Ａ変換器と
を備えたコード出力部を備えたことを特徴とする請求項１乃至４のいずれか１項に記載のヒューズ装置。
【請求項１】
切断したグローバック検出用ヒューズの抵抗値と、第一の基準抵抗の抵抗値の差に基づく検出信号を生成するグローバック検出部と、
前記検出信号に基づいて抵抗値が変化する第二の基準抵抗の抵抗値と、ヒューズデータ生成用ヒューズの抵抗値との比較結果をヒューズデータとして出力するヒューズ部と
を備えたことを特徴とするヒューズ装置。
【請求項２】
前記第一の基準抵抗は、制御信号の入力に基づいて抵抗値を調整可能とした可変抵抗で構成したことを特徴とする請求項１記載のヒューズ装置。
【請求項３】
前記第二の基準抵抗は、前記検出信号に基づいて抵抗値を調整可能とした可変抵抗で構成したことを特徴とする請求項１又は２記載のヒューズ装置。
【請求項４】
前記第二の基準抵抗は、前記検出信号に基づいてオン抵抗が変化するトランジスタで構成したことを特徴とする請求項１又は２記載のヒューズ装置。
【請求項５】
前記検出信号をデジタル信号に変換して検出コードを生成するＡ／Ｄ変換器と、
前記検出コードを前記第二の基準抵抗の抵抗値を調整する基準信号として調整するエンコーダと、
前記エンコーダの出力信号をＤ／Ａ変換して前記第二の基準抵抗を調整する基準信号を生成するＤ／Ａ変換器と
を備えたコード出力部を備えたことを特徴とする請求項１乃至４のいずれか１項に記載のヒューズ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−５０１９５（Ｐ２０１０−５０１９５Ａ）
【公開日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願番号】特願２００８−２１１６１８（Ｐ２００８−２１１６１８）
【出願日】平成２０年８月２０日（２００８．８．２０）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願日】平成２０年８月２０日（２００８．８．２０）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]