【課題】半導体集積回路に含まれる終端抵抗の抵抗値を４端子法によって測定をするためには、必要となる端子が増加し、半導体集積回路のチップサイズが増加するという問題がある。そのため、半導体集積回路のチップサイズ増加を抑制しつつ、終端抵抗の抵抗値を高精度で測定可能な半導体集積回路が、望まれる。
【解決手段】半導体集積回路は、第１乃至第４のパッドと、第２のパッドと第４のパッドの間に接続される第１の抵抗と、第３のパッドと第４のパッドの間に接続される第２の抵抗と、第１のパッドと第２のパッドの間に接続される第１のスイッチと、第１のパッド及び第３のパッドを４端子法における電圧測定端子として、第２のパッド及び第４のパッドを４端子法における電流供給端子として、それぞれ使用し第１の抵抗の抵抗値を測定するテストモードへの遷移指示を含む制御信号に基づき、第１のスイッチをオンする制御回路と、を備える。 （もっと読む）

【課題】発振周波数変動の許容範囲を任意に設定可能にする。
【解決手段】半導体装置（２１）は、トリミングレジスタ（１１）に保持されたトリミング値によって発振周波数が変更される発振器（１２）と、発振周波数を補正可能な補正回路（２０）とを含む。上記補正回路は、上限値を設定可能な上限値レジスタ（６）と、下限値を設定可能な下限値レジスタ（７）と、発振周波数を分周するための分周回路（１３）と、分周回路の出力をカウントするカウンタ（３）とを含む。さらに上記補正回路は、カウンタの出力を保持可能なバッファレジスタ（４）と、バッファレジスタの保持値が、上限値と下限値との間に入っているか否かを判別する比較器（５）と、その判別結果に基づいてトリミング値を補正するトリミング値補正制御回路（８）とを含む。ユーザは、上限値と下限値とによって、発振周波数変動の許容範囲を任意に設定することができる。 （もっと読む）

【課題】電源線と機能回路の間に電源スイッチとして接続されるＭＯＳトランジスタのオン時のバックゲートの電圧を簡単な構造で調整することができる半導体装置を提供する。
【解決手段】一対の電源線２、３と、機能回路４ａ_０〜４ａ_ｎと、一対の電源線２、３との少なくとも一方と機能回路４ａ_０〜４ａ_ｎの間に接続されるスイッチング回路６ａ_０〜６ａ_ｎ、７ａ_０〜７ａ_ｎとを有し、スイッチング回路６ａ_０〜６ａ_ｎ、７ａ_０〜７ａ_ｎは、ソース／ドレインの一方が機能回路４ａ_０〜４ａ_ｎに接続され、他方が前記一対の電源線２、３の一方に接続される第１のＭＯＳトランジス１１と、第１のＭＯＳトランジスタ１１のゲートとバックゲートを接続する抵抗素子１２、２１と、第１のＭＯＳトランジスタ１１のゲートに接続されるゲート電圧制御回路１３と、を有する。 （もっと読む）

【課題】変換精度が高いアナログ／デジタル変換器を提供する。
【解決手段】アナログ／デジタル変換器は、電圧生成部と複数の比較器とを備える。電圧生成部は、基準電圧を、複数の抵抗器で分圧して複数の比較用電圧を生成する。各比較器は、複数の比較用電圧のうちの何れかの比較用電圧とアナログの入力電圧との比較結果に応じたデジタル信号を出力する。各比較器は、２つの入力の電位差を検出する差動対回路を含む。差動対回路は、第１回路部５０と第２回路部６０とを有する。第１回路部は、第１入力トランジスタ５１と、第１入力トランジスタと直列に接続される抵抗器Ｒｒｅｆとを含む。第２回路部は、第１入力トランジスタと差動対を形成する第２入力トランジスタ６１と、第２入力トランジスタと直列に接続される可変抵抗器Ｒｖとを含む。可変抵抗器は、直列に接続されるとともに、制御信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含む。 （もっと読む）

【課題】抵抗値が制御されることができる抵抗素子を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１０１と、絶縁膜１４ｂと、半導体素子と、抵抗素子４ｔとを有する。絶縁膜１４ｂは半導体基板１０１の少なくとも一部を被覆している。半導体素子は、半導体基板１０１の一部からなるチャネル領域と、電極とを有する。抵抗素子４ｔは、電極を流れる電流に対する抵抗となるように電極と電気的に接続され、かつ絶縁膜１４ｂを介して半導体基板１０１上に設けられている。抵抗素子４ｔは半導体領域を含む。半導体基板１０１と抵抗素子４ｔとの間の電位差により半導体領域に空乏層が生じる。 （もっと読む）

【課題】電力消費量の増大を抑制しつつ、タイミング信号のスキューを低減する。
【解決手段】第１のクロック分配回路は、タイミング信号を複数の第１の分配点に分配する。第２のクロック分配回路は、タイミング信号を複数の第２の分配点に分配する。最小遅延クロック信号出力部は、複数の第１の分配点のいずれかに分配されたタイミング信号と複数の第２の分配点のいずれかに分配されたタイミング信号とのうち遅延が小さい方の信号を最小遅延タイミング信号として出力する。同期動作回路は、最小遅延タイミング信号に同期して動作する。 （もっと読む）

【課題】従来の半導体装置では、エンファシスの有無により消費電流が変動する問題があった。
【解決手段】本発明の半導体装置は、抵抗値を、エンファシスモードにおいて第１の抵抗値とし、非エンファシスモードにおいて第１の抵抗値よりも小さな第２の抵抗値とする可変抵抗３０と、出力インピーダンスを、エンファシスモードにおいて第３の抵抗値とし、非エンファシスモードにおいて前記第３の抵抗値よりも大きな第４の抵抗値とする第１の駆動部１０と、出力インピーダンスを、エンファシスモードにおいて第５の抵抗値とし、非エンファシスモードにおいて第５の抵抗値よりも大きな第６の抵抗値とする第２の駆動部１１と、入力信号に応じて第１、第２の駆動部の導通状態を制御すると共に、エンファシスモードと非エンファシスモードとにおいて第１、第２の駆動部の出力インピーダンスと可変抵抗の抵抗値を切り換える制御部と、を有する。 （もっと読む）

【課題】製造プロセスによる閾値電圧の変動に起因する歩留まりの悪化を抑制可能な半導体装置を提供する。
【解決手段】半導体装置は、複数のトランジスタが並列に接続された所定並列回路と、複数のトランジスタのオンオフ状態を制御しつつ所定並列回路のインピーダンスが所定値になったかを検出し、該インピーダンスが所定値になったときの複数のトランジスタのオンオフ状態に応じた制御値を生成する制御値生成部と、電源電圧を生成する電圧発生部と、電源電圧で動作する動作トランジスタと、制御値に基づいて電源電圧を制御する制御部と、を含む。 （もっと読む）

【課題】 回路の小型化と消費電力の低減が可能な可変容量装置を提供する。
【解決手段】 容量検出回路３１は、可変容量素子２の駆動容量Ｃ1のキャパシタンス値に応じた検出信号Ｓxと、基準となる基準信号Ｓyとを出力する。駆動電圧制御回路２１は、検出信号Ｓxと基準信号Ｓyとを比較し、この比較結果に応じて駆動電圧Ｖcontを制御し、駆動容量Ｃ1を増加または減少させる。駆動容量Ｃ1の一端側には駆動電圧Ｖcontが印加され、他端側には容量検出回路３１の検出用電流回路３３から検出用電流Ｉcontが周期的に入力される。このため、駆動容量Ｃ1が検出用電流回路３３に接続されると、駆動容量Ｃ1のキャパシタンス値と検出用電流Ｉcontの大きさとに応じて、駆動容量Ｃ1の他端側の電圧が上昇し、この電圧に応じた検出信号Ｓxが出力される。 （もっと読む）

【課題】信号処理回路に対する電源電圧の供給及び遮断を選択することができるスイッチとして機能する回路（電源供給制御回路）として好ましい回路を提供する。
【解決手段】信号処理回路に対する電源電位の供給を担う第１の配線と、電源電位を供給する第２の配線との電気的な接続を制御するトランジスタ、及び、信号処理回路に対する電源電位の供給を担う第１の配線を接地させるか否かを制御するトランジスタとを設け、当該２つのトランジスタの少なくとも一方として、チャネルが酸化物半導体層に形成されるトランジスタを適用する。これにより、２つのトランジスタの少なくとも一のカットオフ電流に起因する消費電力を低減することが可能となる。 （もっと読む）

【課題】基体上に形成された絶縁膜中の多層配線層を用いたインダクタの、上下隣接配線間の寄生容量を低減する。
【解決手段】基体１６上の絶縁膜１７中に配設された複数の配線層１８のうち、隣接する少なくとも２つの配線層の各々に形成された一周回の周回配線(A-B又はB-C)を有し、前記少なくとも２つの配線層に形成された前記一周回の周回配線(A-B及びB-C)の一端(B)は相互にビア２で接続され、前記少なくとも２つの配線層に形成された前記一周回の周回配線(A-B及びB-C)は、基体上方から見て基体面内で実質的に同一位置に配設されることを特徴とするインダクタ。 （もっと読む）

【課題】高精度にインピーダンスマッチングできる集積回路装置及び電子機器等を提供すること。
【解決手段】集積回路装置１００は、アンテナＡＮを介して入力される信号を受信する受信回路１０と、アンテナＡＮを介して信号を送信する送信回路２０と、可変容量回路３０と、を含む。受信回路１０の入力ノードと、送信回路２０の出力ノードは、一端がアンテナＡＮに接続される整合回路２００の他端のノードである第１のノードＮ１に接続される。可変容量回路３０は、第１のノードＮ１に接続され、受信回路１０及び送信回路２０の少なくとも一方の動作状態に応じて容量値が可変に設定される。 （もっと読む）

【課題】簡易で精度の高いＯＤＴ回路の抵抗補償方式を提供することを目的とする。
【解決手段】複数のトランジスタの組み合わせによって所望の抵抗値と同等の抵抗値を実現するＯＤＴ回路２００であって、組み合わせるべきトランジスタを順次選択することにより、選択されたトランジスタによって実現される抵抗値を順次変化させる構成である。 （もっと読む）

【課題】トリミング用のスイッチ素子のオン抵抗によって抵抗値に誤差が生じることがなく、電源電圧依存性や温度依存性もなくレイアウト面積も小さい可変抵抗回路を備えた半導体集積回路を提供すること。
【解決手段】複数の抵抗を直列に接続した抵抗回路と、複数の抵抗の直列に接続する数を選択する複数のスイッチ素子を有する選択回路と、スイッチ素子のオン抵抗値を制御する制御回路と、を備え、制御回路はスイッチ素子のオン抵抗値と抵抗回路の抵抗の抵抗値とが所定の比になるように制御する、構成とした。 （もっと読む）

【課題】検査工程と調整工程をほぼ同時に実行可能な、アナログ電圧調整回路を提供する。
【解決手段】アナログ電圧調整回路１は、外部装置から、目標電圧を示す目標電圧信号を入力する、目標電圧入力端子１２と、目標電圧信号に基づいて生成された目標電圧を示すデータを取り込み、期待値データとして格納する、期待値データ格納回路７と、トリミングデータを格納し、トリミングデータに応じたトリミング信号を出力する、トリミングデータ格納回路１１と、トリミング信号を取得し、トリミングデータに応じた電圧レベルで、アナログ出力信号を出力する、アナログ信号出力回路２と、アナログ出力信号の電圧レベルを示す測定データと、格納された前記期待値データとを比較し、比較結果を示す比較結果信号を生成する比較回路８と、比較結果信号に基いて、トリミングデータを変更するか否かを決定する、制御回路１０とを具備する。 （もっと読む）

【課題】 節電効率を向上させることができるプログラマブル論理回路装置及び画像処理装置を提供する。
【解決手段】 本発明のプログラマブル論理回路装置１００は、素子間の接続の変更により再構成される回路を備える複数の再構成領域Ｒ０、Ｒ１、Ｒ２、Ｒ３及びＲ４と、複数の再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４の各々に対して、実行させる処理を割り当てて、複数の再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４の各々が実行する処理の状態に基づいて、複数の再構成領域Ｒ１、Ｒ２、Ｒ３及びＲ４を選択的に再構成して節電状態にする管理領域である再構成領域Ｒ０と、を有する。 （もっと読む）

【課題】テストコストの低減及び不良解析の精度向上を図った半導体装置を提供する。
【解決手段】半導体装置１００は、被調整電源１３の出力である被調整電源出力電圧Ｖａを調整するトリミングコードＴＲＭＣ（＝ＴＲＭＣ１）を変化させながら発生し、被調整電源出力電圧Ｖａが入力電圧Ｖｉｎに対応する値となった場合、電圧供給回路２５の出力電圧Ｖｏｕｔの基準電圧Ｖｒｅｆと同じ電圧レベルに出力変更し、入力初段回路へ供給する。また、トリミングコードＴＲＭＣをトリミングコード記憶回路１６に記憶し、記憶したトリミングコードＴＲＭＣ（＝ＴＲＭＣ２）に基づき被調整電源出力電圧Ｖａを設定する。 （もっと読む）

【課題】簡単な構成で基準信号の温度補正を行うことができる半導体集積回路装置及びその温度補正方法を提供することを目的とする。
【解決手段】少なくとも３つの異なる温度で半導体集積回路の信号発生手段２１，２２の出力する基準信号の値を測定し、測定した基準信号の値を目標値とするため信号発生手段のトリミング手段に与える補正制御データを求め、３つの温度で得た信号発生手段のトリミング手段に与える補正制御データから半導体集積回路の使用温度範囲における各温度の補正制御データを算出し、各温度の補正制御データを温度と対応付けて格納手段５６に格納し、半導体集積回路の温度検出手段２３で検出した温度に応じて格納手段から信号発生手段のトリミング手段に与える補正制御データを読み出して信号発生手段のトリミング手段に設定し、信号発生手段が出力する基準信号の温度補正を行う。 （もっと読む）

【課題】小さいチップサイズで、ノイズを低減することできる半導体装置、及びその設計方法を提供すること。
【解決手段】本発明の一態様に係る半導体装置は、入力に応じて容量が変化する素子１３を備え、所定の機能を有する機能マクロ１１と、機能マクロ１１の不使用時において、素子１３によって機能マクロ１１の容量を制御するものである。これにより、小さいチップサイズで、ノイズを低減することできる半導体装置、及びその設計方法を提供することができる。 （もっと読む）

【課題】小さい面積でも正確なインピーダンス値でターミネーション動作をするインピーダンス調節装置を提供する。
【解決手段】基準電圧ＶＲＥＦとキャリブレーションノードＺＱの電圧とを比較する比較部４１０と、比較部４１０の比較結果ＵＰ／ＤＯＷＮに応じてインピーダンスコードＰＣＯＤＥ＜０：Ｎ＞をカウントするカウント部４２０と、インピーダンスコードＰＣＯＤＥによって決定されるインピーダンス値を有し、キャリブレーションノードＺＱに連結されるレファレンスインピーダンス部４３０と、インピーダンスコードＰＣＯＤＥの生成完了時に、比較部４１０の比較結果を保存する保存部４４０と、インピーダンスコードＰＣＯＤＥ＜０：Ｎ＞に応答してオン・オフされる複数の並列抵抗６１１〜６１５と、保存部４４０に保存された信号ＴＲＩＭに応答してオン・オフされる抵抗６１６とで、所定のパッドをターミネーションするターミネーション部とを備える。 （もっと読む）