半導体装置
【課題】電源線と機能回路の間に電源スイッチとして接続されるＭＯＳトランジスタのオン時のバックゲートの電圧を簡単な構造で調整することができる半導体装置を提供する。
【解決手段】一対の電源線２、３と、機能回路４ａ０〜４ａｎと、一対の電源線２、３との少なくとも一方と機能回路４ａ０〜４ａｎの間に接続されるスイッチング回路６ａ０〜６ａｎ、７ａ０〜７ａｎとを有し、スイッチング回路６ａ０〜６ａｎ、７ａ０〜７ａｎは、ソース／ドレインの一方が機能回路４ａ０〜４ａｎに接続され、他方が前記一対の電源線２、３の一方に接続される第１のＭＯＳトランジス１１と、第１のＭＯＳトランジスタ１１のゲートとバックゲートを接続する抵抗素子１２、２１と、第１のＭＯＳトランジスタ１１のゲートに接続されるゲート電圧制御回路１３と、を有する。
【解決手段】一対の電源線２、３と、機能回路４ａ０〜４ａｎと、一対の電源線２、３との少なくとも一方と機能回路４ａ０〜４ａｎの間に接続されるスイッチング回路６ａ０〜６ａｎ、７ａ０〜７ａｎとを有し、スイッチング回路６ａ０〜６ａｎ、７ａ０〜７ａｎは、ソース／ドレインの一方が機能回路４ａ０〜４ａｎに接続され、他方が前記一対の電源線２、３の一方に接続される第１のＭＯＳトランジス１１と、第１のＭＯＳトランジスタ１１のゲートとバックゲートを接続する抵抗素子１２、２１と、第１のＭＯＳトランジスタ１１のゲートに接続されるゲート電圧制御回路１３と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置において、論理回路を含む機能ブロック又は機能回路は、電源供給のために一対の電源線に接続されている。また、電源線と機能回路の間には、電源スイッチとしてＰＭＯＳトランジスタのソースとドレインが接続される構造が知られている。電源スイッチは、待機モードの時に、電源線と機能回路の電気的接続を遮断して機能回路への電力供給を停止する機能を有する。この場合、ＰＭＯＳトランジスタのゲートとバックゲートは共通の制御回路により制御されることが知られている。
【０００３】
また、電源スイッチとして、複数のＭＯＳトランジスタを並列に接続した回路が知られている。この場合、複数のＭＯＳトランジスタを選択することにより、機能回路の動作時に電源線と機能回路の間と、接地線と機能回路の間の少なくとも一方の電気的抵抗を変化させている。これにより、機能回路に印加される電圧の値が調整可能になっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−８５５７１号公報
【特許文献２】特開２０１０−８０８０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように機能回路と電源線の間や機能回路と接地線の間に接続されるＭＯＳトランジスは、ゲートとバックゲートを共通の制御回路により制御するために構造が複雑になる。また、機能回路と電源線の間に並列に複数のＭＯＳトランジスタを接続する構造によれば、ＭＯＳトランジスタのソース・ドレイン間の抵抗が低減するので、オフ時のリーク電流が大きくなりやすい。
【０００６】
本発明の目的は、電源線と機能回路の間に電源スイッチとして接続されるＭＯＳトランジスタのオン時のバックゲート電圧を簡単な構造で調整することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態の１つの観点によれば、一対の電源線と、機能回路と、前記一対の電源線の少なくとも一方と前記機能回路の間に接続されるスイッチング回路とを有し、前記スイッチング回路は、ソース／ドレインの一方が前記機能回路に接続され、他方が前記電源線の一方に接続される第１のＭＯＳトランジスと、前記第１のＭＯＳトランジスタのゲートとバックゲートを接続する抵抗素子と、前記第１のＭＯＳトランジスタのゲートに接続されるゲート電圧制御回路と、を有する半導体装置が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解される。
【発明の効果】
【０００８】
本実施形態によれば、機能回路と電源線の間にソース／ドレインが接続されるＭＯＳトランジスタにおいて、ゲートとバックゲートの間に抵抗素子を接続している。従って、Ｍ
ＯＳトランジスタのオン時には、抵抗素子によるバックゲート電圧の調整により閾値電圧を最適化することができる。また、オフ時にはＭＯＳトランジスタのバックゲート電位を下げてリーク電流を小さくすることができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施形態に係る半導体装置を例示する回路図である。
【図２】図２は、第１実施形態に係る半導体装置において機能回路と電源線の間に接続されるスイッチング回路を例示する回路図である。
【図３】図３は、第２実施形態に係る半導体装置において機能回路と電源線の間に接続されるスイッチング回路を例示する回路図である。
【図４】図４は、第３実施形態に係る半導体装置において機能回路と電源線の間に接続されるスイッチング回路を例示する回路図である。
【図５】図５は、第４実施形態に係る半導体装置において機能回路と電源線の間に接続されるスイッチング回路を例示する回路図である。
【発明を実施するための形態】
【００１０】
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
【００１１】
（第１の実施の形態）
図１は、実施形態に係る半導体装置内の一部を例示する回路図、図２は、半導体装置において機能回路と電源線の間に接続されるスイッチング回路を例示する回路図である。
図１において、半導体装置１は、電源電圧の高レベル電圧ＶＤＤが供給される高電圧線２と、電源供給電圧の低レベル電圧ＶＳＳが供給される低電圧線３とを有している。高電圧線２と電圧線３は一対の電源線である。低レベル電圧として、例えば接地電位も含まれる。
【００１２】
高電圧線２と低電圧線３の間には複数の機能回路４ａ０〜４ａｎ（ｎ＝０、１、２…）、例えば論理回路が電気的に接続されている。また、機能回路４ａ１〜４ａｎのそれぞれの高電圧供給ポート５ａと高電圧線２の間には高圧側スイッチング回路６ａ０〜６ａｎが電気的に接続されている。さらに、機能回路４ａ０〜４ａｎの低電圧供給ポート５ｂと低電圧線３の間には低圧側スイッチング回路７ａ０〜７ａｎが電気的に接続されている。
【００１３】
高圧側スイッチング回路６ａ０〜６ａｎ、低圧側スイッチング回路７ａ０〜７ａｎは、それぞれ図２に例示する電力供給ドメイン８と制御信号発生回路９を有している。電力供給ドメイン８は、複数のユニット８ａ０〜８ａｎを有している。
【００１４】
ただし、高圧側スイッチング回路６ａ０〜６ａｎにおける電力供給ドメイン８内のＭＯＳトランジスタとしてｐ型ＭＯＳトランジスタが形成されている。また、低圧側スイッチング回路７ａ０〜７ａｎにおける電力供給ドメイン８内のＭＯＳトランジスタとしてｎ型ＭＯＳトランジスタが形成される。なお、以下の説明では、低圧側スイッチング回路７ａ０〜７ａｎ内の電力供給ドメイン８及び制御信号発生回路９を例にして説明している。
【００１５】
電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎは同じ構造を有し、それぞれ制御用ＭＯＳトランジスタ１１を有している。制御用ＭＯＳトランジスタ１１のゲートは、可変抵抗素子として使用されるバックゲート（ＢＧ）制御用ＭＯＳトランジスタ１２を介して、自身のバックゲートに接続されている。また、制御用ＭＯＳトランジスタ１１のゲートは、ゲート電圧制御回路１３の出力端にも接続されている。ゲート電圧制御回路１３は、例えば、ｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタのドレイン同士を接続するＣＭＯＳから形成される。
【００１６】
ＢＧ制御用ＭＯＳトランジスタ１２のソース／ドレインの一方は制御用ＭＯＳトランジスタ１１のゲートに接続され、他方は制御用ＭＯＳトランジスタ１１のバックゲートに接続されている。さらに、ＢＧ制御用ＭＯＳトランジスタ１２のゲートは、制御信号発生回路９の第１電圧出力端９ａに接続されている。
【００１７】
制御用ＭＯＳトランジスタ１１がｎ型ＭＯＳトランジスタの場合には、そのソース電極は低電圧線３に接続され、また、ドレイン電極は機能回路４ａ０〜４ａｎの低電圧供給ポート５ｂに接続される。
【００１８】
制御信号発生回路９は、エンコーダ１４と電圧発生器１５を有している。エンコーダ１４は、温度モニタ回路１６と周波数モニタ回路１７からの出力に基づいてある一定期間でのチップ状態をモニタリングし、その出力である状態識別信号を符号化して電圧発生部１５に出力する。エンコーダ１４の出力は、電位発生回路１５の出力信号ＡＥＮ０を制御するための信号である。
【００１９】
エンコーダ１４には、電源供給制御回路（不図示）からの制御信号を伝達するための第１制御線ＰＧＥＮが接続されている。エンコーダ１４は、第１制御線ＰＧＥＮから高（Ｈ）レベル信号を入力すると、温度モニタ回路１６、周波数モニタ回路１７から出るデータ信号に従ってアナログ信号を出力する。また、エンコーダ１４は、第１制御線ＰＧＥＮから低（Ｌ）レベル信号を入力すると、温度モニタ回路１６、周波数モニタ回路１７の出力に関係なくＬレベルの信号を出力する。
【００２０】
電圧発生回路１５には電源供給制御回路（不図示）からの第２制御線ＡＥＮが接続され、第２制御線ＡＥＮはエンコーダ１４からの出力に関係なく、電圧発生回路１５から所定信号を出力させる。
【００２１】
温度モニタ回路１６として、例えばダイオード温度計を使用する。また、周波数モニタ回路１７として電圧制御発振器ＶＣＯと抵抗Ｖｏｓｃを有する回路を用い、例えば発振クロックの周波数が所定の周波数範囲内かそれより高いか低いかを示す周波数位置をデータ信号として出力する。
【００２２】
電圧発生器１５は、エンコーダ１４から入力するデータ信号に基づいて、第１出力ポート９ａを介してＧＢ制御用ＭＯＳトランジスタ１２のゲートにアナログの出力信号ＡＥＮ０を出力し、さらに第２出力ポート９ｂを介してゲート電圧制御回路１３に制御信号ＥＮｎ（ｎ＝０、１、２…）を出力する。電位発生回路１５として例えばチャージポンプ回路が用いられる。
【００２３】
以上のように、機能回路４ａ０〜４ａｎと低電圧線３の間に介在された低圧側スイッチング回路７ａ０〜７ａｎの動作によって機能回路４ａ０〜４ａｎに印加する電源電圧は表１に示す真理値表のように制御される。
【００２４】
【表１】
【００２５】
表１において、ＰＧは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に基づく電力供給ドメイン８の制御を示している。
【００２６】
ＰＧオフは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力によらずに電力供給ドメイン８を制御することを意味する。即ち、第１制御線ＰＧＥＮを強制的にＬレベルに設定してエンコーダ１４の出力をＬレベルに保持し、さらに第２制御線ＡＥＮをＬレベルに設定して電圧発生部１５から第１出力ポート９ａと第２出力ポート９ｂへの出力電圧をＨレベルとする。
【００２７】
従って、第２の出力ポート９ｂからの信号により制御される全ての電圧選択回路１３から出力される電圧はＨレベルとなり、電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎの制御用ＭＯＳトランジスタ１１はオン状態となる。同時に、全てのユニット８ａ０〜８ａｎ内のＢＧ制御用ＭＯＳトランジスタ１２のゲートにはＨレベルの信号電圧が印加されてオン状態となる。
【００２８】
これにより、機能回路４ａ０〜４ａｎと低電圧線３は制御用ＭＯＳトランジスタ１１を介して電気的に接続されるとともに、制御用ＭＯＳトランジスタ１１のバックゲートに印加される電圧は設定範囲のうちの最大値となる。この場合、バックゲートにＨレベルの電圧を印可しない場合に比べて、制御用ＭＯＳトランジスタ１１の閾値電圧は下がり、そのソース／ドレイン間の抵抗が低下する。
【００２９】
なお、第１制御線ＰＧＥＮから伝達される信号電圧によりエンコーダ１４の出力を強制的にＬレベルにする場合として、例えば温度モニタ回路１６、周波数モニタ回路１７の故障がある。その故障は、別のテスト回路により判断されてそれに対応した信号電圧が第１制御線ＰＧＥＮに伝達される。
【００３０】
表１において、ＰＧオンは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に基づいて電力供給ドメイン８を制御できる状態であることを意味する。即ち、第１制御線ＰＧＥＮを伝達する信号電圧をＨレベルに設定してエンコーダ１４の出力が、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に従って電圧発生回路１５の出力信号ＡＥＮ０を可変に制御できるようにする。この場合、エンコーダ１４からの出力によって電圧発生回路１５の出力を制御させるか否かは、さらに、第２制御線ＡＥＮを伝達する信号に従う。
【００３１】
第２制御線ＡＥＮがＬレベルの場合には、エンコーダ１４からの信号によって電圧発生回路１５の出力が制御されない状態とする。この場合、電圧発生回路１５から第１の出力ポート９ａへの出力をＨレベルの電圧となし、全てのユニット８ａ０〜８ａｎのＢＧ制御用ＭＯＳトランジスタ１２のゲートをＨレベルに設定してオン状態とする。
【００３２】
これと同時に、第２の出力ポート９ｂを介してユニット８ａ０〜８ａｎ内の電圧選択回
路１３には、予め設定された電圧が印加される。例えば、電圧発生回路１５に記憶されたテーブルに基づいて、ユニット８ａ０〜８ａｎのうち指定されたユニットの電圧選択回路１３にはＨレベルの信号を送信し、その他の電圧選択回路１３にはＬレベルの信号を送信する。
【００３３】
これにより、Ｈレベルの信号により電圧選択回路１３からオン電圧が印加される制御用ＭＯＳトランジスタ１１はオン状態になる。従って、オン状態となっている制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、制御用ＭＯＳトランジスタ１１を介して機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。オンされた制御用ＭＯＳトランジスタ１１のバックゲートには、ＢＧ制御用ＭＯＳトランジスタ１２を介して電圧選択回路１３からＨレベルの信号のみが送信され、制御用ＭＯＳトランジスタ１１の閾値電圧が低く設定される。
【００３４】
また、その他のＬレベルの電圧が印加される電圧選択回路１３からはオフ電圧が制御用ＭＯＳトランジスタ１１のゲートに印加される。オフ状態になっている制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、機能回路４ａ０〜４ａｎと低電圧線３は電気的に切断される。
【００３５】
一方、第２制御線ＡＥＮがＨレベルの場合には、電圧発生回路１５から第２の出力ポート９ｂに出力される電圧は、エンコーダ１４から出力される信号に応じてアナログ的に変化し、ＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加される。これと同時に、電圧発生回路１５内に予め設定された所定のユニットユニット８ａ０〜８ａｎ内の電圧選択回路１３にＨレベルの信号を送信し、その他の電圧選択回路１３にはレベルの信号を送信する。
【００３６】
これにより、選択されたユニット８ａ０〜８ａｎ内では電圧選択回路１３により制御ＭＯＳトランジスタ１１がオンし、これにより機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。また、オフされた制御用ＭＯＳトランジスタ１１を有するユニット８ａ１〜８ａｎ内では、機能回路４ａ０〜４ａｎと低電圧線３を電気的に遮断する。
【００３７】
オンされた制御用ＭＯＳトランジスタ１１のバックゲートには、ＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加する電圧発生回路１５からの電圧レベルに応じたアナログ的な電圧が印加される。即ち、電圧発生回路１５からＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加される電圧レベルが大きいほどそのソース・ドレイン間のオン抵抗値が小さくなるので、制御用ＭＯＳトランジスタ１１のバックゲートの電圧が高くなり、制御用ＭＯＳトランジスタ１１の閾値電圧が小さくなる。制御用ＭＯＳトランジスタ１１の閾値電圧が小さくなると、制御用ＭＯＳトランジスタ１１のソース・ドレイン間のオン抵抗が小さくなり、低電圧専３と機能回路４ａ０〜４ａｎの間の電位差が小さくなる。
【００３８】
ところで、表２に示すように、ＰＧオフの状態で、第２制御線ＡＥＮをＨレベルとすることにより、電圧発生回路１５により選択されたユニット８ａ１〜８ａｎ内の制御用ＭＯＳトランジスタ１１をオンし、その他の制御用ＭＯＳトランジスタ１１をオフしてもよい。
【表２】
【００３９】
以上のように本実施形態によれば、制御用ＭＯＳトランジスタ１１のソース／ドレイン
の一方を機能回路４ａ０〜４ａｎに接続し、他方を低電圧線３に接続する。さらに、制御用ＭＯＳトランジスタ１１のゲートとそのバックゲートの間に可変抵抗素子としてＢＧ制御用ＭＯＳトランジスタ１２のソース／ドレインを接続している。ＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加される電圧は、エンコーダ１４及び電圧供給回路１５を介して温度センサ回路１６、周波数センサ回路１７等の検出値に依存して調整できるように設定されている。
【００４０】
このため、制御用ＭＯＳトランジスタ１１のオフ時（待機時）にはそのバックゲートには電圧が印加されないので、リーク電流は制御用ＭＯＳトランジスタ１１のソース／ドレイン間のチャネル領域の結晶性、不純物濃度、距離、コンダクタンス等に依存する。
【００４１】
オフ時の制御用ＭＯＳトランジスタ１１のリーク電流を低減する素子構造として、例えば、素子のソース領域とドレイン領域の間を調整してゲート長を長くしてもよい。または、チャネル領域の不純物濃度を低くして動作を通常よりもエンハンス気味にする構造を採用してもよい。これは以下の実施形態でも同様である。
【００４２】
また、制御用ＭＯＳトランジスタ１１のオン時（駆動時）にはそのバックゲートには、ＢＧ制御用ＭＯＳトランジスタ１２を介してゲートと同じ極性の電圧が印加される。これにより、制御用ＭＯＳトランジスタ１１のソース・ドレイン間の抵抗が低くなり、閾値電圧が低くなる。この結果、制御用ＭＯＳトランジスタ１１のソース・ドレイン間電流が大きくなるので、低圧側スイッチング回路７ａ０〜７ａｎによる抵抗を低減することができ、機能回路４ａ０〜４ａｎと低電圧線３の間に生成されるバイアス電圧を低くすることができる。
【００４３】
また、制御用ＭＯＳトランジスタ１１のバックゲート電圧は、ＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加する電圧を調整することにより制御されるので、半導体装置１の温度やクロック周波数の状況の変化に応じて調整される。これにより、駆動時の機能回路４ａ０〜４ａｎと低電圧線３の間の電圧の変化を抑制して半導体装置１の内部の定数の変化を安定させ、例えばクロック周波数を安定させることができる。
【００４４】
ところで、高電圧線２と機能回路４ａ１〜４ａｎの間に介在される高圧側スイッチング回路６ａ１〜６ａｎの電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎに適用される制御用ＭＯＳトランジスタ１１、ＢＧ制御用ＭＯＳトランジスタ１２は、ｐ型ＭＯＳトランジスタとなる。制御用ＭＯＳトランジスタ１１であるｐ型ＭＯＳトランジスタのソースは高電圧線２に接続され、また、ドレインは機能回路４ａ１〜４ａｎの高電圧供給ポート５ａに接続される。さらに、電圧発生回路１５としてチャージポンプではなく、入出力用電源からのレギュレータを用いてバックゲート電圧を生成する回路を使用する。
【００４５】
（第２の実施の形態）
図３は、第２実施形態に係る半導体装置における機能回路と電源線の間にスイッチング回路が接続された部分を例示する回路図である。図３において、図１、図２と同じ符号は同じ要素を示している。
【００４６】
本実施形態において、図１に示したと同様に、高電圧線２と低電圧線３の間には複数の機能回路４ａ０〜４ａｎ、例えば論理回路が電気的に接続されている。また、機能回路４ａ０〜４ａｎのそれぞれの高電圧供給ポート５ａと高電圧線２の間には高圧側スイッチング回路６ａ０〜６ａｎが電気的に接続されている。さらに、機能回路４ａ０〜４ａｎの低電圧供給ポート５ｂと低電圧線３の間には低圧側スイッチング回路７ａ０〜７ａｎが電気的に接続されている。
【００４７】
高圧側スイッチング回路６ａ０〜６ａｎ、低圧側スイッチング回路７ａ０〜７ａｎは、第１実施形態と同様に、それぞれ電力供給ドメイン８と制御信号発生回路９を有している。電力供給ドメイン８は、複数のユニット８ａ０〜８ａｎを有している。
【００４８】
ユニット８ａ０〜８ａｎは、制御用ＭＯＳトランジスタ１１、ゲート電圧制御回路１３及び可変抵抗２１及び抵抗選択回路２２を有している。制御用ＭＯＳトランジスタ１１のゲートは、第１実施形態と同様に、ゲート電圧制御回路１３の出力端に接続されている。また、可変抵抗２１は、抵抗選択回路２２により選択される抵抗素子Ｒ０〜Ｒｎを制御用ＭＯＳトランジスタ１１のゲートとバックゲートの間に接続する構造を有している。
【００４９】
制御信号発生回路９は、第１実施形態と同様に、温度センサ回路１６、周波数センサ回路１７に接続され、それらのデータはエンコーダ１４に入力する。エンコーダ１４は、温度センサ回路１６、周波数センサ回路１７の検出データを符号化して電圧信号として第１、第２の出力ポート９ａ、９ｂに出力する構造を有している。
【００５０】
第１の出力ポート９ａには、温度センサ回路１６、周波数センサ回路１７からの入力信号に応じた大きさの制御信号ＥＮｎがエンコーダ１４から入力し、その出力信号ＥＮｎは、制御信号としてユニット８ａ０〜８ａｎ内のゲート電圧制御回路１３に印加される。
また、第２の出力ポート９ｂには、温度センサ回路１６、周波数センサ回路１７からの検出信号と第１制御線ＰＧＥＮの電圧との組み合わせにより定められる選択信号ＳＥＬｍ（ｍ＝０、１、２…）がエンコーダ１４から入力する。
【００５１】
ゲート電圧制御回路１３の一方の入力部は低電圧線３に接続され、他方の入力部は高電圧線２ａ（ＶＤＤ）に接続される。また、ゲート電圧制御回路１３は、第２の出力ポート９ｂからの制御信号ＥＮ０〜ＥＮｎに従って、低電圧線３の電圧ＶＳＳと第１の出力ポート９ａの電圧ＶＤＤのいずれかの電圧を制御用ＭＯＳトランジスタ１１のゲートに印加する。
【００５２】
以上のように、機能回路４ａ０〜４ａｎと低電圧線３の間に介在された低圧側スイッチング回路７ａ０〜７ａｎの動作によって機能回路４ａ０〜４ａｎに印加する電圧は表３に例示する真理値表のように制御される。
【表３】
【００５３】
表１において、ＰＧは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に基づく電力供給ドメイン８の制御を示している。
【００５４】
ＰＧオフは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力によらずに電力供給ドメイン８を制御することを意味する。即ち、制御線ＰＧＥＮをＬレベルに設定してエンコーダ１４からゲート電圧制御回路１３への制御信号ＥＮｎをＨレベルに保持する。同時に、エンコーダ１４から抵抗選択回路２２の制御信号ＳＥＬｍをＬレベルに設定して可変抵抗２１を最も低い抵抗値Ｒ０に設定する。
【００５５】
これにより、第２の出力ポート９ｂからの信号により制御される全ての電圧選択回路１３から出力される電圧はＶＤＤのオン電圧となり、全ての電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎの制御用ＭＯＳトランジスタ１１はオン状態となる。
【００５６】
従って、機能回路４ａ０〜４ａｎと低電圧線３は、制御用ＭＯＳトランジスタ１１を介して電気的に接続されるとともに、制御用ＭＯＳトランジスタ１１のバックゲートに印加される電圧は設定範囲のうちの最大値となる。この場合、バックゲートにＨレベルの電圧を印可しない場合に比べて、制御用ＭＯＳトランジスタ１１の閾値電圧は下がり、そのソース／ドレイン間の抵抗が低下する。
【００５７】
表３において、ＰＧオンは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に基づいて電力供給ドメイン８を制御できる状態であることを意味する。即ち、第１制御線ＰＧＥＮをＨレベルに設定してエンコーダ１４の出力が温度モニタ回路１６、周波数モニタ回路１７のデータ出力を符号化してエンコーダ１４からの出力を可変にできる。これにより、各ユニット８ａ０〜８ａｎにおいて、エンコーダ１４から出力される電圧ＳＥＬｍの値に従って抵抗選択回路２２の抵抗値を選択できる状態にする。これにより、抵抗選択回路２２の抵抗値の相違によって制御用ＭＯＳトランジスタ１１のバックゲート電圧が変わる。
【００５８】
また、エンコーダ１４からの出力電圧ＥＮｎによって、第２の出力ポート９ｂを介してユニット８ａ０〜８ａｎ内の電圧選択回路１３には、予め設定された電圧が印加される。例えば、電圧発生回路１５に記憶されたテーブルに基づいて、ユニット８ａ０〜８ａｎのうち指定されたユニットの電圧選択回路１３にはＨレベルの信号を送信し、その他の電圧選択回路１３にはＬレベルの信号を送信する。
【００５９】
これにより、電圧選択回路１３からＨレベルの電圧が印加される制御用ＭＯＳトランジスタ１１はオン状態になる。従って、オン状態となっている制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、制御用ＭＯＳトランジスタ１１を介して機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。オンされた制御用ＭＯＳトランジスタ１１のバックゲートには電圧発生回路１５からＨレベルの信号のみが送信され、閾値電圧が低く設定される。
【００６０】
また、その他のＬレベルの電圧が印加される電圧選択回路１３からはオフ電圧が制御用ＭＯＳトランジスタ１１のゲートに印加される。オフ状態になっている制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、機能回路４ａ０〜４ａｎと低電圧線３は電気的に切断される。
【００６１】
これにより、選択されたユニット８ａ０〜８ａｎ内では電圧選択回路１３により制御ＭＯＳトランジスタ１１がオンし、機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。
【００６２】
オンされた制御用ＭＯＳトランジスタ１１のバックゲートには、抵抗選択回路２２により選択された抵抗値に応じて調整される電圧が印加される。抵抗が高い場合には、バックゲート電圧が低くなり、抵抗が低い場合にはバックゲート電圧が高くなる。 バックゲート電圧が高くなるほど制御用ＭＯＳトランジスタ１１の閾値電圧が低くなるとともにソース・ドレイン間抵抗が低下する。
【００６３】
以上のように本実施形態によれば、制御用ＭＯＳトランジスタ１１のソース／ドレインの一方を機能回路４ａ０〜４ａｎに接続し、他方を低電圧線３に接続している。さらに、制御用ＭＯＳトランジスタ１１のゲートとそのバックゲートの間に可変抵抗素子として、抵抗選択回路２２により抵抗の調整ができる可変抵抗２１を接続している。
【００６４】
このため、制御用ＭＯＳトランジスタ１１のオフ時（待機時）にはそのバックゲートに
は電圧が印加されないので、リーク電流は制御用ＭＯＳトランジスタ１１のソース／ドレイン間のチャネル領域の結晶性、不純物濃度、距離、コンダクタンス等に依存する。
【００６５】
また、制御用ＭＯＳトランジスタ１１のオン時（駆動時）にはそのバックゲートには、可変抵抗２１を介してゲートと同じ極性の電圧が印加される。これにより、制御用ＭＯＳトランジスタ１１のソース／ドレイン間の抵抗が低くなり、閾値電圧が低くなる。この結果、制御用ＭＯＳトランジスタ１１のソース・ドレイン間電流が大きくなるので、低圧側スイッチング回路７ａ０〜７ａｎによる抵抗を低減することができ、機能回路４ａ０〜４ａｎと低電圧線３の間に生成されるバイアス電圧を低くすることができる。
【００６６】
また、制御用ＭＯＳトランジスタ１１のバックゲート電圧は、温度センサ回路１６、周波数センサ回路１７の出力に依存する制御信号に基づいて抵抗選択回路２２により可変抵抗２１を調整することにより制御される。従って、半導体装置１の温度やクロック周波数の状況の変化に応じて、駆動時の機能回路４ａ０〜４ａｎと低電圧線３の間の電圧の変化を抑制して半導体装置１の内部の定数の変化を安定させ、例えばクロック周波数を安定させることができる。
【００６７】
ところで、高電圧線２と機能回路４ａ１〜４ａｎの間に介在される高圧側スイッチング回路６ａ１〜６ａｎの電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎに適用される制御用ＭＯＳトランジスタ１１は、ｐ型ＭＯＳトランジスタである。そのｐ型ＭＯＳトランジスタのソースは高電圧線２に接続され、また、ドレインは機能回路４ａ１〜４ａｎの高電圧供給ポート５ａに接続される。さらに、電圧発生回路１５としてチャージポンプではなく、入出力用電源からのレギュレータを用いてバックゲート電圧を生成する回路を使用する。
【００６８】
（第３の実施の形態）
図４は、第３実施形態に係る半導体装置における機能回路と電源線の間にスイッチング回路が接続された部分を例示する回路図である。図４において、図１、図２と同じ符号は同じ要素を示している。
【００６９】
本実施形態において、図１に示したと同様に、高電圧線２と低電圧線３の間には複数の機能回路４ａ０〜４ａｎ、例えば論理回路が電気的に接続されている。また、機能回路４ａ１〜４ａｎのそれぞれの高電圧供給ポート５ａと高電圧線２の間には高圧側スイッチング回路６ａ０〜６ａｎが電気的に接続されている。さらに、機能回路４ａ０〜４ａｎの低電圧供給ポート５ｂと低電圧線３の間には低圧側スイッチング回路７ａ０〜７ａｎが電気的に接続されている。
【００７０】
高圧側スイッチング回路６ａ０〜６ａｎ、低圧側スイッチング回路７ａ０〜７ａｎは、第１実施形態と同様に、それぞれ電力供給ドメイン８と制御信号発生回路９を有している。電力供給ドメイン８は、複数のユニット８ａ０〜８ａｎを有している。
【００７１】
ユニット８ａ０〜８ａｎは、第１実施形態と同様に、制御用ＭＯＳトランジスタ１１、ＢＧ制御用ＭＯＳトランジスタ１２、ゲート電圧制御回路１３を有している。制御用ＭＯＳトランジスタ１１のゲートは、第１実施形態と同様に、ゲート電圧制御回路１３の出力端に接続されている。また、ＢＧ制御用ＭＯＳトランジスタ１２の２つのソース／ドレインの一方は制御用ＭＯＳトランジスタ１１のゲートに接続され、他方はバックゲートに接続されている。ＢＧ制御用ＭＯＳトランジスタ１２のゲートは、制御用ＭＯＳトランジスタ１１のバックゲートに接続され、実質的に定抵抗素子となっている。
【００７２】
また、制御信号発生回路９は、第１実施形態と同様に、温度センサ回路１６、周波数セ
ンサ回路１７を有し、それらのデータはエンコーダ１４の入力部に出力される。エンコーダ１４からの信号を入力する電圧発生回路１５は、エンコーダ１４からの入力信号に応じた大きさの信号を第１の出力ポート９ａに出力する。さらに、電圧発生回路１５は、第２制御線ＡＥＮとエンコーダ１４の出力の組み合わせによって、第２の出力ポート９ｂを介して予め定められた一部又は全部のユニット８ａ０〜８ａｎにＨレベル電圧かＬレベルの信号を出力する。
【００７３】
ユニット８ａ０〜８ａｎ内のゲート電圧制御回路１３の制御信号入力部は、第２の出力ポート９ｂに接続され、第２の出力ポート９ｂからの制御信号により制御ＭＯＳトランジスタ１１のゲートにオン電圧かオフ電圧のいずれかを出力する。ゲート電圧制御回路１３の第１の入力部は低電圧線３に接続され、第２の入力部は第１の出力ポート９ａに接続される。ゲート電圧制御回路１３は、制御信号ＥＮｎに従って、低電圧線３の電圧ＶＳＳと第１の出力ポート９ａの電圧ＳＥＬｍのいずれかの電圧を制御用ＭＯＳトランジスタ１１のゲートに印加する。
【００７４】
以上のように、機能回路４ａ０〜４ａｎと低電圧線３の間に介在された低圧側スイッチング回路７ａ０〜７ａｎの動作によって機能回路４ａ０〜４ａｎに印加する電圧は表１に示したと同様な真理値表のように制御される。
【００７５】
ＰＧオフは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力によらずに電力供給ドメイン８を制御することを意味する。即ち、第１制御線ＰＧＥＮをＬレベルに設定してエンコーダ１４の出力をＬレベルに保持し、さらに第２制御線ＡＥＮをＬレベルに設定して電圧発生部１５から第１出力ポート９ａと第２出力ポート９ｂへの双方の出力電圧をＨレベルとする。
【００７６】
これにより、第２の出力ポート９ｂからの信号により制御される全ての電圧選択回路１３から出力される電圧はＨレベルとなり、全ての電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎの制御用ＭＯＳトランジスタ１１はオン状態となる。
【００７７】
従って、機能回路４ａ０〜４ａｎと低電圧線３は制御用ＭＯＳトランジスタ１１を介して電気的に接続されるとともに、制御用ＭＯＳトランジスタ１１のゲートとバックゲートの間に定抵抗であるＢＧ制御ＭＯＳトランジスタ１２のソース／ドレインが接続されている。この場合、バックゲートにＨレベルの電圧を印可しない場合に比べて、制御用ＭＯＳトランジスタ１１の閾値電圧は下がり、そのソース／ドレイン間の抵抗が低下する。
【００７８】
表１において、ＰＧオンは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に基づいて電力供給ドメイン８を制御できる状態であることを意味する。この場合、エンコーダ１４からの出力によって電圧発生回路１５の出力を制御させるか否かは、さらに、第２制御線ＡＥＮの信号による。
【００７９】
第２制御線ＡＥＮがＬレベルの場合には、エンコーダ１４からの信号により電圧発生回路１５の出力は制御されない状態とする。この場合、電圧発生回路１５から第１の出力ポート９ａへの出力は最も高いＨレベルの電圧となり、全てのユニット８ａ０〜８ａｎ内のゲート電圧制御回路１３のオン電圧は最も高いＨレベルとなる。
【００８０】
これと同時に、第２の出力ポート９ｂを介してユニット８ａ０〜８ａｎ内のゲート電圧制御回路１３には予め設定された制御電圧が印加される。例えば、電圧発生回路１５に記憶されたテーブルに基づいて、ユニット８ａ０〜８ａｎのうち指定されたユニットの電圧選択回路１３にはＨレベルの制御信号を送信し、その他の電圧選択回路１３にはＬレベルの制御信号を送信する。
【００８１】
これにより、Ｈレベルの信号により電圧選択回路１３からオン電圧が印加される制御用ＭＯＳトランジスタ１１はオン状態になる。従って、オン状態となっている制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、制御用ＭＯＳトランジスタ１１を介して機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。オンされた制御用ＭＯＳトランジスタ１１のバックゲートには所定の電圧が印加され、バックゲートに電圧が印加されない場合に比べて閾値電圧が低く設定される。
【００８２】
また、その他のＬレベルの電圧が印加される電圧選択回路１３からはオフ電圧が制御用ＭＯＳトランジスタ１１のゲートに印加される。オフ状態になっている制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、機能回路４ａ０〜４ａｎと低電圧線３は電気的に遮断される。
【００８３】
一方、第２制御線ＡＥＮがＨレベルの場合には、電圧発生回路１５から第２の出力ポート９ｂに出力される電圧は、エンコーダ１４から出力される信号に応じてアナログ的に変化する。そして、電圧発生回路１５内に予め設定された所定のユニットユニット８ａ０〜８ａｎ内の電圧選択回路１３に大きさが変動する信号を送信する。また、その他の電圧選択回路１３にはＬレベルの信号を送信する。
【００８４】
これにより、選択されたユニット８ａ０〜８ａｎ内では電圧選択回路１３により制御用ＭＯＳトランジスタ１１がオンし、これにより機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。この場合、制御用ＭＯＳトランジスタ１１のソース・ドレイン間の電流は、ゲート電圧の大きさ、即ち第１の出力ポート９ａから入力するアナログ的な電圧に応じて変化する。例えば、制御用ＭＯＳトランジスタ１１のゲートに入力する電圧が制御範囲内で最大の場合にはソース・ドレイン間電流は大きくなるので、機能回路４ａ０〜４ａｎと低電圧線３の間の抵抗が最も低くなる。
なお、オフされた制御用ＭＯＳトランジスタ１１を有するユニット８ａ１〜８ａｎ内では、機能回路４ａ０〜４ａｎと低電圧線３を電気的に遮断する。
【００８５】
以上のように本実施形態によれば、制御用ＭＯＳトランジスタ１１のソース／ドレインの一方を機能回路４ａ０〜４ａｎに接続し、他方を低電圧線３に接続する。さらに、制御用ＭＯＳトランジスタ１１のゲートとそのバックゲートの間に定抵抗素子としてＢＧ制御用ＭＯＳトランジスタ１２のソース／ドレインを接続している。ＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加される電圧は、エンコーダ１４及び電圧供給回路１５を介して温度センサ回路１６、周波数センサ回路１７等の検出値に依存して調整できるように設定されている。
【００８６】
このため、制御用ＭＯＳトランジスタ１１のオフ時（待機時）にはそのバックゲートには電圧が印加されないので、リーク電流は制御用ＭＯＳトランジスタ１１のソース／ドレイン間のチャネル領域の結晶性、不純物濃度、距離、コンダクタンス等に依存する。
【００８７】
また、制御用ＭＯＳトランジスタ１１のオン時（駆動時）にはそのバックゲートには、ＢＧ制御用ＭＯＳトランジスタ１２を介してゲートと同じ極性の電圧が印加される。これにより、ゲート電圧と同じ極性のバックゲート電圧を印加しない場合に比べて、制御用ＭＯＳトランジスタ１１のソース／ドレイン間の抵抗が低くなり、閾値電圧が低くなる。この結果、制御用ＭＯＳトランジスタ１１のソース・ドレイン間電流が大きくなるので、低圧側スイッチング回路７ａ０〜７ａｎによる抵抗を低減することができ、機能回路４ａ０〜４ａｎと低電圧線３の間に生成されるバイアス電圧を低くすることができる。
【００８８】
また、制御用ＭＯＳトランジスタ１１のゲート電圧は、電圧供給回路１５の出力電圧を
調整することにより制御されるので、半導体装置１の温度やクロック周波数の状況の変化に応じて調整される。これにより、駆動時の機能回路４ａ０〜４ａｎと低電圧線３の間の電圧の変化を抑制して半導体装置１の内部の定数の変化を安定させ、例えばクロック周波数を安定させることができる。
【００８９】
ところで、高電圧線２と機能回路４ａ１〜４ａｎの間に介在される高圧側スイッチング回路６ａ１〜６ａｎの電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎに適用される制御用ＭＯＳトランジスタ１１は、ｐ型ＭＯＳトランジスタである。そのｐ型ＭＯＳトランジスタのソースは高電圧線２に接続され、また、ドレインは機能回路４ａ１〜４ａｎの高電圧供給ポート５ａに接続される。さらに、電圧発生回路１５としてチャージポンプではなく、入出力用電源からのレギュレータを用いてバックゲート電圧を生成する回路を使用する。なお、ｐ型ＭＯＳトランジスタのゲート電圧は例えば−ＶＤＤとなる。
【００９０】
（第４の実施の形態）
図５は、第４実施形態に係る半導体装置における機能回路と電源線の間にスイッチング回路が接続された部分を例示する回路図である。図５において、図１、図２と同じ符号は同じ要素を示している。
【００９１】
本実施形態において、図１に示したと同様に、高電圧線２と低電圧線３の間には複数の機能回路４ａ０〜４ａｎ、例えば論理回路が電気的に接続されている。また、機能回路４ａ１〜４ａｎのそれぞれの高電圧供給ポート５ａと高電圧線２の間には高圧側スイッチング回路６ａ０〜６ａｎが電気的に接続されている。さらに、機能回路４ａ０〜４ａｎの低電圧供給ポート５ｂと低電圧線３の間には低圧側スイッチング回路７ａ０〜７ａｎが電気的に接続されている。
【００９２】
高圧側スイッチング回路６ａ０〜６ａｎ、低圧側スイッチング回路７ａ０〜７ａｎは、第１実施形態と同様に、それぞれ電力供給ドメイン８と制御信号発生回路９を有している。電力供給ドメイン８は、複数のユニット８ａ０〜８ａｎを有している。
【００９３】
ユニット８ａ０〜８ａｎは、第１実施形態と同様に、制御用ＭＯＳトランジスタ１１、ＢＧ制御用ＭＯＳトランジスタ１２、ゲート電圧制御回路１３を有している。制御用ＭＯＳトランジスタ１１のゲートは、第１実施形態と同様に、ゲート電圧制御回路１３の出力部に接続されている。また、ＢＧ制御用ＭＯＳトランジスタ１２の２つのソース／ドレインは、第１実施形態と同様に、制御用ＭＯＳトランジスタ１１のゲート、バックゲートに接続されている。ＢＧ制御用ＭＯＳトランジスタ１２のゲートは、バックゲートに接続される側のソース／ドレインに接続され、実質的に定抵抗となっている。
【００９４】
また、制御信号発生回路９は、第１実施形態と同様に、温度センサ回路１６、周波数センサ回路１７を有し、それらのデータはエンコーダ１４の入力部に出力される。エンコーダ１４は、第１、第３実施形態と異なり、エンコーダ１４からアナログ的な電圧は出力させずに、Ｈレベル電圧、Ｌレベル電圧が出力ポート９ｂに出力される。
また、エンコーダ１４は、第１制御線ＰＧＥＮの電圧によって予め定められた一部又は全部のユニット８ａ０〜８ａｎにＨレベル電圧かＬレベルの信号を選択して出力する。
【００９５】
ユニット８ａ０〜８ａｎ内のゲート電圧制御回路１３の制御信号入力部は、出力ポート９ｂに接続され、第２の出力ポート９ｂからの制御信号により制御ＭＯＳトランジスタ１１のゲートにオン電圧かオフ電圧のいずれかを出力する。ゲート電圧制御回路１３の第１の入力部は低電圧線３に接続され、第２の入力部は高電圧線２に接続される。これにより、ゲート電圧制御回路１３に入力する制御信号により、低電圧線３の電圧か或いは電圧ＶＤＤかのいずれかの電圧が制御用ＭＯＳトランジスタ１１のゲートに印加される。
【００９６】
以上のように、機能回路４ａ０〜４ａｎと低電圧線３の間に介在された低圧側スイッチング回路７ａ０〜７ａｎの動作によって機能回路４ａ０〜４ａｎに印加する電圧は表４に示す真理値表のように制御される。
【表４】
【００９７】
ＰＧオフは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力によらずに電力供給ドメイン８を制御することを意味する。即ち、第１制御線ＰＧＥＮを伝達する信号電圧をＬレベルに設定してエンコーダ１４の出力をＬレベルに保持する。
【００９８】
これにより、出力ポート９ｂからの信号により制御される全ての電圧選択回路１３から出力される電圧は閾値電圧以上のＨレベルとなり、全ての電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎの制御用ＭＯＳトランジスタ１１はオン状態となる。
【００９９】
従って、機能回路４ａ０〜４ａｎと低電圧線３は制御用ＭＯＳトランジスタ１１を介して電気的に接続されるとともに、制御用ＭＯＳトランジスタ１１のゲートとバックゲートの間に定抵抗であるＢＧ制御ＭＯＳトランジスタ１２のソース／ドレインが接続されている。この場合、バックゲートにＨレベルの電圧を印可しない場合に比べて、制御用ＭＯＳトランジスタ１１の閾値電圧は下がり、そのソース・ドレイン間の抵抗が低下する。
【０１００】
表４において、ＰＧオンは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に基づいて電力供給ドメイン８を制御できる状態であることを意味する。この場合、エンコーダ１４からの出力によってゲート電圧制御回路１３を制御し、予め定められた条件で、ユニット８ａ０〜８ａｎ内の制御用ＭＯＳトランジスタ１１をオン又はオフさせる。
【０１０１】
これにより、オン電圧が印加される制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、制御用ＭＯＳトランジスタ１１を介して機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。オンされた制御用ＭＯＳトランジスタ１１のバックゲートには所定の電圧が印加され、バックゲートに電圧が印加されない場合に比べて閾値電圧が低く設定される。
【０１０２】
また、オフ電圧が印加される制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、機能回路４ａ０〜４ａｎと低電圧線３は電気的に遮断される。
【０１０３】
以上のように本実施形態によれば、制御用ＭＯＳトランジスタ１１のソース／ドレインの一方を機能回路４ａ０〜４ａｎに接続し、他方を低電圧線３に接続している。また、制御用ＭＯＳトランジスタ１１のゲートとそのバックゲートの間に定抵抗素子としてＢＧ制御用ＭＯＳトランジスタ１２のソース／ドレインを接続している。ＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加される電圧は、エンコーダ１４及び電圧供給回路１５を介して温度センサ回路１６、周波数センサ回路１７等の検出値に依存して調整できるように設定されている。
【０１０４】
制御用ＭＯＳトランジスタ１１のオフ時（待機時）にはそのバックゲートには電圧が印加されないので、リーク電流は制御用ＭＯＳトランジスタ１１のソース／ドレイン間のチャネル領域の結晶性、不純物濃度、距離、コンダクタンス等に依存する。
【０１０５】
また、制御用ＭＯＳトランジスタ１１のオン時（駆動時）にはそのバックゲートには、ＢＧ制御用ＭＯＳトランジスタ１２を介してゲートと同じ極性の電圧が印加される。これにより、ゲート電圧と同じ極性のバックゲート電圧を印加しない場合に比べて、制御用ＭＯＳトランジスタ１１のソース／ドレイン間の抵抗が低くなり、閾値電圧が低くなる。この結果、制御用ＭＯＳトランジスタ１１のソース・ドレイン間電流が大きくなるので、低圧側スイッチング回路７ａ０〜７ａｎによる抵抗を低減することができ、機能回路４ａ０〜４ａｎと低電圧線３の間に生成されるバイアス電圧を低くすることができる。
【０１０６】
ところで、高電圧線２と機能回路４ａ１〜４ａｎの間に介在される高圧側スイッチング回路６ａ１〜６ａｎの電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎに適用される制御用ＭＯＳトランジスタ１１は、ｐ型ＭＯＳトランジスタである。そのｐ型ＭＯＳトランジスタのソースは高電圧線２に接続され、また、ドレインは機能回路４ａ１〜４ａｎの高電圧供給ポート５ａに接続される。さらに、電圧発生回路１５としてチャージポンプではなく、入出力用電源からのレギュレータを用いてバックゲート電圧を生成する回路を使用する。なお、ｐ型ＭＯＳトランジスタのゲート電圧は例えば−ＶＤＤとなる。
【０１０７】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。
【０１０８】
次に、本発明の実施形態について特徴を付記する。
（付記１） 一対の電源線と、機能回路と、前記一対の電源線の少なくとも一方と前記機能回路の間に接続されるスイッチング回路とを有し、前記スイッチング回路は、ソース／ドレインの一方が前記機能回路に接続され、他方が前記電源線の一方に接続される第１のＭＯＳトランジスと、前記第１のＭＯＳトランジスタのゲートとバックゲートを接続する抵抗素子と、前記第１のＭＯＳトランジスタのゲートに接続されるゲート電圧制御回路と、を有する半導体装置。
（付記２） 前記抵抗素子は、ソース／ドレインの一方が前記第１のＭＯＳトランジスタの前記ゲートに接続され、他方が前記第１のＭＯＳトランジスタの前記バックゲートに接続される第２のＭＯＳトランジスタであることを特徴とする付記１に記載の半導体装置。（付記３） 前記第２のＭＯＳトランジスタのゲートは、出力電圧が可変の電圧発生回路の出力端に接続されることを特徴とする付記２に記載の半導体装置。
（付記４） 前記第２のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのバックゲートに接続されることを特徴とする付記２に記載の半導体装置。
（付記５） 前記第１のＭＯＳトランジスタの前記ゲートは、出力電圧が可変の電圧発生回路の出力端に接続されることを特徴とする付記１乃至付記４のいずれか１つに記載の半導体装置。
（付記６） 前記抵抗素子は、前記第１のＭＯＳトランジスタの前記ゲートと前記バックゲートの間に電気的に接続される可変抵抗であることを特徴とする付記１に記載の半導体装置。
（付記７） 前記可変抵抗の抵抗値を選択する抵抗選択回路を有することを特徴とする付記６に記載の半導体装置。
（付記８） 前記抵抗選択回路は、センサによる検出データに基づいて前記可変抵抗の抵抗値を変更させる制御信号を出力する制御回路の出力端に接続されることを特徴とする付記７に記載の半導体装置。
体装置。
（付記９） 前記第１のＭＯＳトランジスタは複数形成され、前記第１のＭＯＳトランジスタのそれぞれのゲートには、電圧制御回路からオン電圧、オフ電圧のいずれが印加されることを特徴とする付記１に記載の半導体装置。
【符号の説明】
【０１０９】
１ 半導体装置
２ 高電圧線
３ 低電圧線
４ａ０〜４ａｎ 機能回路
５ａ 高電圧供給ポート
５ｂ 低電圧供給ポート
６ａ０〜６ａｎ、７ａ０〜７ａｎ スイッチング回路
８ 電力供給ドメイン
８ａ０〜８ａｎ ユニット
９ 制御信号発生回路
１１ 制御用ＭＯＳトランジスタ
１２ バックゲート制御用ＭＯＳトランジスタ
１３ ゲート電圧制御回路
１４ エンコーダ
１５ 電圧発生器
１６ 温度センサ回路
１７ 周波数センサ回路
２１ 可変抵抗
２２ 抵抗選択回路
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置において、論理回路を含む機能ブロック又は機能回路は、電源供給のために一対の電源線に接続されている。また、電源線と機能回路の間には、電源スイッチとしてＰＭＯＳトランジスタのソースとドレインが接続される構造が知られている。電源スイッチは、待機モードの時に、電源線と機能回路の電気的接続を遮断して機能回路への電力供給を停止する機能を有する。この場合、ＰＭＯＳトランジスタのゲートとバックゲートは共通の制御回路により制御されることが知られている。
【０００３】
また、電源スイッチとして、複数のＭＯＳトランジスタを並列に接続した回路が知られている。この場合、複数のＭＯＳトランジスタを選択することにより、機能回路の動作時に電源線と機能回路の間と、接地線と機能回路の間の少なくとも一方の電気的抵抗を変化させている。これにより、機能回路に印加される電圧の値が調整可能になっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−８５５７１号公報
【特許文献２】特開２０１０−８０８０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように機能回路と電源線の間や機能回路と接地線の間に接続されるＭＯＳトランジスは、ゲートとバックゲートを共通の制御回路により制御するために構造が複雑になる。また、機能回路と電源線の間に並列に複数のＭＯＳトランジスタを接続する構造によれば、ＭＯＳトランジスタのソース・ドレイン間の抵抗が低減するので、オフ時のリーク電流が大きくなりやすい。
【０００６】
本発明の目的は、電源線と機能回路の間に電源スイッチとして接続されるＭＯＳトランジスタのオン時のバックゲート電圧を簡単な構造で調整することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態の１つの観点によれば、一対の電源線と、機能回路と、前記一対の電源線の少なくとも一方と前記機能回路の間に接続されるスイッチング回路とを有し、前記スイッチング回路は、ソース／ドレインの一方が前記機能回路に接続され、他方が前記電源線の一方に接続される第１のＭＯＳトランジスと、前記第１のＭＯＳトランジスタのゲートとバックゲートを接続する抵抗素子と、前記第１のＭＯＳトランジスタのゲートに接続されるゲート電圧制御回路と、を有する半導体装置が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解される。
【発明の効果】
【０００８】
本実施形態によれば、機能回路と電源線の間にソース／ドレインが接続されるＭＯＳトランジスタにおいて、ゲートとバックゲートの間に抵抗素子を接続している。従って、Ｍ
ＯＳトランジスタのオン時には、抵抗素子によるバックゲート電圧の調整により閾値電圧を最適化することができる。また、オフ時にはＭＯＳトランジスタのバックゲート電位を下げてリーク電流を小さくすることができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施形態に係る半導体装置を例示する回路図である。
【図２】図２は、第１実施形態に係る半導体装置において機能回路と電源線の間に接続されるスイッチング回路を例示する回路図である。
【図３】図３は、第２実施形態に係る半導体装置において機能回路と電源線の間に接続されるスイッチング回路を例示する回路図である。
【図４】図４は、第３実施形態に係る半導体装置において機能回路と電源線の間に接続されるスイッチング回路を例示する回路図である。
【図５】図５は、第４実施形態に係る半導体装置において機能回路と電源線の間に接続されるスイッチング回路を例示する回路図である。
【発明を実施するための形態】
【００１０】
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
【００１１】
（第１の実施の形態）
図１は、実施形態に係る半導体装置内の一部を例示する回路図、図２は、半導体装置において機能回路と電源線の間に接続されるスイッチング回路を例示する回路図である。
図１において、半導体装置１は、電源電圧の高レベル電圧ＶＤＤが供給される高電圧線２と、電源供給電圧の低レベル電圧ＶＳＳが供給される低電圧線３とを有している。高電圧線２と電圧線３は一対の電源線である。低レベル電圧として、例えば接地電位も含まれる。
【００１２】
高電圧線２と低電圧線３の間には複数の機能回路４ａ０〜４ａｎ（ｎ＝０、１、２…）、例えば論理回路が電気的に接続されている。また、機能回路４ａ１〜４ａｎのそれぞれの高電圧供給ポート５ａと高電圧線２の間には高圧側スイッチング回路６ａ０〜６ａｎが電気的に接続されている。さらに、機能回路４ａ０〜４ａｎの低電圧供給ポート５ｂと低電圧線３の間には低圧側スイッチング回路７ａ０〜７ａｎが電気的に接続されている。
【００１３】
高圧側スイッチング回路６ａ０〜６ａｎ、低圧側スイッチング回路７ａ０〜７ａｎは、それぞれ図２に例示する電力供給ドメイン８と制御信号発生回路９を有している。電力供給ドメイン８は、複数のユニット８ａ０〜８ａｎを有している。
【００１４】
ただし、高圧側スイッチング回路６ａ０〜６ａｎにおける電力供給ドメイン８内のＭＯＳトランジスタとしてｐ型ＭＯＳトランジスタが形成されている。また、低圧側スイッチング回路７ａ０〜７ａｎにおける電力供給ドメイン８内のＭＯＳトランジスタとしてｎ型ＭＯＳトランジスタが形成される。なお、以下の説明では、低圧側スイッチング回路７ａ０〜７ａｎ内の電力供給ドメイン８及び制御信号発生回路９を例にして説明している。
【００１５】
電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎは同じ構造を有し、それぞれ制御用ＭＯＳトランジスタ１１を有している。制御用ＭＯＳトランジスタ１１のゲートは、可変抵抗素子として使用されるバックゲート（ＢＧ）制御用ＭＯＳトランジスタ１２を介して、自身のバックゲートに接続されている。また、制御用ＭＯＳトランジスタ１１のゲートは、ゲート電圧制御回路１３の出力端にも接続されている。ゲート電圧制御回路１３は、例えば、ｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタのドレイン同士を接続するＣＭＯＳから形成される。
【００１６】
ＢＧ制御用ＭＯＳトランジスタ１２のソース／ドレインの一方は制御用ＭＯＳトランジスタ１１のゲートに接続され、他方は制御用ＭＯＳトランジスタ１１のバックゲートに接続されている。さらに、ＢＧ制御用ＭＯＳトランジスタ１２のゲートは、制御信号発生回路９の第１電圧出力端９ａに接続されている。
【００１７】
制御用ＭＯＳトランジスタ１１がｎ型ＭＯＳトランジスタの場合には、そのソース電極は低電圧線３に接続され、また、ドレイン電極は機能回路４ａ０〜４ａｎの低電圧供給ポート５ｂに接続される。
【００１８】
制御信号発生回路９は、エンコーダ１４と電圧発生器１５を有している。エンコーダ１４は、温度モニタ回路１６と周波数モニタ回路１７からの出力に基づいてある一定期間でのチップ状態をモニタリングし、その出力である状態識別信号を符号化して電圧発生部１５に出力する。エンコーダ１４の出力は、電位発生回路１５の出力信号ＡＥＮ０を制御するための信号である。
【００１９】
エンコーダ１４には、電源供給制御回路（不図示）からの制御信号を伝達するための第１制御線ＰＧＥＮが接続されている。エンコーダ１４は、第１制御線ＰＧＥＮから高（Ｈ）レベル信号を入力すると、温度モニタ回路１６、周波数モニタ回路１７から出るデータ信号に従ってアナログ信号を出力する。また、エンコーダ１４は、第１制御線ＰＧＥＮから低（Ｌ）レベル信号を入力すると、温度モニタ回路１６、周波数モニタ回路１７の出力に関係なくＬレベルの信号を出力する。
【００２０】
電圧発生回路１５には電源供給制御回路（不図示）からの第２制御線ＡＥＮが接続され、第２制御線ＡＥＮはエンコーダ１４からの出力に関係なく、電圧発生回路１５から所定信号を出力させる。
【００２１】
温度モニタ回路１６として、例えばダイオード温度計を使用する。また、周波数モニタ回路１７として電圧制御発振器ＶＣＯと抵抗Ｖｏｓｃを有する回路を用い、例えば発振クロックの周波数が所定の周波数範囲内かそれより高いか低いかを示す周波数位置をデータ信号として出力する。
【００２２】
電圧発生器１５は、エンコーダ１４から入力するデータ信号に基づいて、第１出力ポート９ａを介してＧＢ制御用ＭＯＳトランジスタ１２のゲートにアナログの出力信号ＡＥＮ０を出力し、さらに第２出力ポート９ｂを介してゲート電圧制御回路１３に制御信号ＥＮｎ（ｎ＝０、１、２…）を出力する。電位発生回路１５として例えばチャージポンプ回路が用いられる。
【００２３】
以上のように、機能回路４ａ０〜４ａｎと低電圧線３の間に介在された低圧側スイッチング回路７ａ０〜７ａｎの動作によって機能回路４ａ０〜４ａｎに印加する電源電圧は表１に示す真理値表のように制御される。
【００２４】
【表１】
【００２５】
表１において、ＰＧは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に基づく電力供給ドメイン８の制御を示している。
【００２６】
ＰＧオフは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力によらずに電力供給ドメイン８を制御することを意味する。即ち、第１制御線ＰＧＥＮを強制的にＬレベルに設定してエンコーダ１４の出力をＬレベルに保持し、さらに第２制御線ＡＥＮをＬレベルに設定して電圧発生部１５から第１出力ポート９ａと第２出力ポート９ｂへの出力電圧をＨレベルとする。
【００２７】
従って、第２の出力ポート９ｂからの信号により制御される全ての電圧選択回路１３から出力される電圧はＨレベルとなり、電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎの制御用ＭＯＳトランジスタ１１はオン状態となる。同時に、全てのユニット８ａ０〜８ａｎ内のＢＧ制御用ＭＯＳトランジスタ１２のゲートにはＨレベルの信号電圧が印加されてオン状態となる。
【００２８】
これにより、機能回路４ａ０〜４ａｎと低電圧線３は制御用ＭＯＳトランジスタ１１を介して電気的に接続されるとともに、制御用ＭＯＳトランジスタ１１のバックゲートに印加される電圧は設定範囲のうちの最大値となる。この場合、バックゲートにＨレベルの電圧を印可しない場合に比べて、制御用ＭＯＳトランジスタ１１の閾値電圧は下がり、そのソース／ドレイン間の抵抗が低下する。
【００２９】
なお、第１制御線ＰＧＥＮから伝達される信号電圧によりエンコーダ１４の出力を強制的にＬレベルにする場合として、例えば温度モニタ回路１６、周波数モニタ回路１７の故障がある。その故障は、別のテスト回路により判断されてそれに対応した信号電圧が第１制御線ＰＧＥＮに伝達される。
【００３０】
表１において、ＰＧオンは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に基づいて電力供給ドメイン８を制御できる状態であることを意味する。即ち、第１制御線ＰＧＥＮを伝達する信号電圧をＨレベルに設定してエンコーダ１４の出力が、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に従って電圧発生回路１５の出力信号ＡＥＮ０を可変に制御できるようにする。この場合、エンコーダ１４からの出力によって電圧発生回路１５の出力を制御させるか否かは、さらに、第２制御線ＡＥＮを伝達する信号に従う。
【００３１】
第２制御線ＡＥＮがＬレベルの場合には、エンコーダ１４からの信号によって電圧発生回路１５の出力が制御されない状態とする。この場合、電圧発生回路１５から第１の出力ポート９ａへの出力をＨレベルの電圧となし、全てのユニット８ａ０〜８ａｎのＢＧ制御用ＭＯＳトランジスタ１２のゲートをＨレベルに設定してオン状態とする。
【００３２】
これと同時に、第２の出力ポート９ｂを介してユニット８ａ０〜８ａｎ内の電圧選択回
路１３には、予め設定された電圧が印加される。例えば、電圧発生回路１５に記憶されたテーブルに基づいて、ユニット８ａ０〜８ａｎのうち指定されたユニットの電圧選択回路１３にはＨレベルの信号を送信し、その他の電圧選択回路１３にはＬレベルの信号を送信する。
【００３３】
これにより、Ｈレベルの信号により電圧選択回路１３からオン電圧が印加される制御用ＭＯＳトランジスタ１１はオン状態になる。従って、オン状態となっている制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、制御用ＭＯＳトランジスタ１１を介して機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。オンされた制御用ＭＯＳトランジスタ１１のバックゲートには、ＢＧ制御用ＭＯＳトランジスタ１２を介して電圧選択回路１３からＨレベルの信号のみが送信され、制御用ＭＯＳトランジスタ１１の閾値電圧が低く設定される。
【００３４】
また、その他のＬレベルの電圧が印加される電圧選択回路１３からはオフ電圧が制御用ＭＯＳトランジスタ１１のゲートに印加される。オフ状態になっている制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、機能回路４ａ０〜４ａｎと低電圧線３は電気的に切断される。
【００３５】
一方、第２制御線ＡＥＮがＨレベルの場合には、電圧発生回路１５から第２の出力ポート９ｂに出力される電圧は、エンコーダ１４から出力される信号に応じてアナログ的に変化し、ＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加される。これと同時に、電圧発生回路１５内に予め設定された所定のユニットユニット８ａ０〜８ａｎ内の電圧選択回路１３にＨレベルの信号を送信し、その他の電圧選択回路１３にはレベルの信号を送信する。
【００３６】
これにより、選択されたユニット８ａ０〜８ａｎ内では電圧選択回路１３により制御ＭＯＳトランジスタ１１がオンし、これにより機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。また、オフされた制御用ＭＯＳトランジスタ１１を有するユニット８ａ１〜８ａｎ内では、機能回路４ａ０〜４ａｎと低電圧線３を電気的に遮断する。
【００３７】
オンされた制御用ＭＯＳトランジスタ１１のバックゲートには、ＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加する電圧発生回路１５からの電圧レベルに応じたアナログ的な電圧が印加される。即ち、電圧発生回路１５からＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加される電圧レベルが大きいほどそのソース・ドレイン間のオン抵抗値が小さくなるので、制御用ＭＯＳトランジスタ１１のバックゲートの電圧が高くなり、制御用ＭＯＳトランジスタ１１の閾値電圧が小さくなる。制御用ＭＯＳトランジスタ１１の閾値電圧が小さくなると、制御用ＭＯＳトランジスタ１１のソース・ドレイン間のオン抵抗が小さくなり、低電圧専３と機能回路４ａ０〜４ａｎの間の電位差が小さくなる。
【００３８】
ところで、表２に示すように、ＰＧオフの状態で、第２制御線ＡＥＮをＨレベルとすることにより、電圧発生回路１５により選択されたユニット８ａ１〜８ａｎ内の制御用ＭＯＳトランジスタ１１をオンし、その他の制御用ＭＯＳトランジスタ１１をオフしてもよい。
【表２】
【００３９】
以上のように本実施形態によれば、制御用ＭＯＳトランジスタ１１のソース／ドレイン
の一方を機能回路４ａ０〜４ａｎに接続し、他方を低電圧線３に接続する。さらに、制御用ＭＯＳトランジスタ１１のゲートとそのバックゲートの間に可変抵抗素子としてＢＧ制御用ＭＯＳトランジスタ１２のソース／ドレインを接続している。ＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加される電圧は、エンコーダ１４及び電圧供給回路１５を介して温度センサ回路１６、周波数センサ回路１７等の検出値に依存して調整できるように設定されている。
【００４０】
このため、制御用ＭＯＳトランジスタ１１のオフ時（待機時）にはそのバックゲートには電圧が印加されないので、リーク電流は制御用ＭＯＳトランジスタ１１のソース／ドレイン間のチャネル領域の結晶性、不純物濃度、距離、コンダクタンス等に依存する。
【００４１】
オフ時の制御用ＭＯＳトランジスタ１１のリーク電流を低減する素子構造として、例えば、素子のソース領域とドレイン領域の間を調整してゲート長を長くしてもよい。または、チャネル領域の不純物濃度を低くして動作を通常よりもエンハンス気味にする構造を採用してもよい。これは以下の実施形態でも同様である。
【００４２】
また、制御用ＭＯＳトランジスタ１１のオン時（駆動時）にはそのバックゲートには、ＢＧ制御用ＭＯＳトランジスタ１２を介してゲートと同じ極性の電圧が印加される。これにより、制御用ＭＯＳトランジスタ１１のソース・ドレイン間の抵抗が低くなり、閾値電圧が低くなる。この結果、制御用ＭＯＳトランジスタ１１のソース・ドレイン間電流が大きくなるので、低圧側スイッチング回路７ａ０〜７ａｎによる抵抗を低減することができ、機能回路４ａ０〜４ａｎと低電圧線３の間に生成されるバイアス電圧を低くすることができる。
【００４３】
また、制御用ＭＯＳトランジスタ１１のバックゲート電圧は、ＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加する電圧を調整することにより制御されるので、半導体装置１の温度やクロック周波数の状況の変化に応じて調整される。これにより、駆動時の機能回路４ａ０〜４ａｎと低電圧線３の間の電圧の変化を抑制して半導体装置１の内部の定数の変化を安定させ、例えばクロック周波数を安定させることができる。
【００４４】
ところで、高電圧線２と機能回路４ａ１〜４ａｎの間に介在される高圧側スイッチング回路６ａ１〜６ａｎの電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎに適用される制御用ＭＯＳトランジスタ１１、ＢＧ制御用ＭＯＳトランジスタ１２は、ｐ型ＭＯＳトランジスタとなる。制御用ＭＯＳトランジスタ１１であるｐ型ＭＯＳトランジスタのソースは高電圧線２に接続され、また、ドレインは機能回路４ａ１〜４ａｎの高電圧供給ポート５ａに接続される。さらに、電圧発生回路１５としてチャージポンプではなく、入出力用電源からのレギュレータを用いてバックゲート電圧を生成する回路を使用する。
【００４５】
（第２の実施の形態）
図３は、第２実施形態に係る半導体装置における機能回路と電源線の間にスイッチング回路が接続された部分を例示する回路図である。図３において、図１、図２と同じ符号は同じ要素を示している。
【００４６】
本実施形態において、図１に示したと同様に、高電圧線２と低電圧線３の間には複数の機能回路４ａ０〜４ａｎ、例えば論理回路が電気的に接続されている。また、機能回路４ａ０〜４ａｎのそれぞれの高電圧供給ポート５ａと高電圧線２の間には高圧側スイッチング回路６ａ０〜６ａｎが電気的に接続されている。さらに、機能回路４ａ０〜４ａｎの低電圧供給ポート５ｂと低電圧線３の間には低圧側スイッチング回路７ａ０〜７ａｎが電気的に接続されている。
【００４７】
高圧側スイッチング回路６ａ０〜６ａｎ、低圧側スイッチング回路７ａ０〜７ａｎは、第１実施形態と同様に、それぞれ電力供給ドメイン８と制御信号発生回路９を有している。電力供給ドメイン８は、複数のユニット８ａ０〜８ａｎを有している。
【００４８】
ユニット８ａ０〜８ａｎは、制御用ＭＯＳトランジスタ１１、ゲート電圧制御回路１３及び可変抵抗２１及び抵抗選択回路２２を有している。制御用ＭＯＳトランジスタ１１のゲートは、第１実施形態と同様に、ゲート電圧制御回路１３の出力端に接続されている。また、可変抵抗２１は、抵抗選択回路２２により選択される抵抗素子Ｒ０〜Ｒｎを制御用ＭＯＳトランジスタ１１のゲートとバックゲートの間に接続する構造を有している。
【００４９】
制御信号発生回路９は、第１実施形態と同様に、温度センサ回路１６、周波数センサ回路１７に接続され、それらのデータはエンコーダ１４に入力する。エンコーダ１４は、温度センサ回路１６、周波数センサ回路１７の検出データを符号化して電圧信号として第１、第２の出力ポート９ａ、９ｂに出力する構造を有している。
【００５０】
第１の出力ポート９ａには、温度センサ回路１６、周波数センサ回路１７からの入力信号に応じた大きさの制御信号ＥＮｎがエンコーダ１４から入力し、その出力信号ＥＮｎは、制御信号としてユニット８ａ０〜８ａｎ内のゲート電圧制御回路１３に印加される。
また、第２の出力ポート９ｂには、温度センサ回路１６、周波数センサ回路１７からの検出信号と第１制御線ＰＧＥＮの電圧との組み合わせにより定められる選択信号ＳＥＬｍ（ｍ＝０、１、２…）がエンコーダ１４から入力する。
【００５１】
ゲート電圧制御回路１３の一方の入力部は低電圧線３に接続され、他方の入力部は高電圧線２ａ（ＶＤＤ）に接続される。また、ゲート電圧制御回路１３は、第２の出力ポート９ｂからの制御信号ＥＮ０〜ＥＮｎに従って、低電圧線３の電圧ＶＳＳと第１の出力ポート９ａの電圧ＶＤＤのいずれかの電圧を制御用ＭＯＳトランジスタ１１のゲートに印加する。
【００５２】
以上のように、機能回路４ａ０〜４ａｎと低電圧線３の間に介在された低圧側スイッチング回路７ａ０〜７ａｎの動作によって機能回路４ａ０〜４ａｎに印加する電圧は表３に例示する真理値表のように制御される。
【表３】
【００５３】
表１において、ＰＧは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に基づく電力供給ドメイン８の制御を示している。
【００５４】
ＰＧオフは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力によらずに電力供給ドメイン８を制御することを意味する。即ち、制御線ＰＧＥＮをＬレベルに設定してエンコーダ１４からゲート電圧制御回路１３への制御信号ＥＮｎをＨレベルに保持する。同時に、エンコーダ１４から抵抗選択回路２２の制御信号ＳＥＬｍをＬレベルに設定して可変抵抗２１を最も低い抵抗値Ｒ０に設定する。
【００５５】
これにより、第２の出力ポート９ｂからの信号により制御される全ての電圧選択回路１３から出力される電圧はＶＤＤのオン電圧となり、全ての電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎの制御用ＭＯＳトランジスタ１１はオン状態となる。
【００５６】
従って、機能回路４ａ０〜４ａｎと低電圧線３は、制御用ＭＯＳトランジスタ１１を介して電気的に接続されるとともに、制御用ＭＯＳトランジスタ１１のバックゲートに印加される電圧は設定範囲のうちの最大値となる。この場合、バックゲートにＨレベルの電圧を印可しない場合に比べて、制御用ＭＯＳトランジスタ１１の閾値電圧は下がり、そのソース／ドレイン間の抵抗が低下する。
【００５７】
表３において、ＰＧオンは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に基づいて電力供給ドメイン８を制御できる状態であることを意味する。即ち、第１制御線ＰＧＥＮをＨレベルに設定してエンコーダ１４の出力が温度モニタ回路１６、周波数モニタ回路１７のデータ出力を符号化してエンコーダ１４からの出力を可変にできる。これにより、各ユニット８ａ０〜８ａｎにおいて、エンコーダ１４から出力される電圧ＳＥＬｍの値に従って抵抗選択回路２２の抵抗値を選択できる状態にする。これにより、抵抗選択回路２２の抵抗値の相違によって制御用ＭＯＳトランジスタ１１のバックゲート電圧が変わる。
【００５８】
また、エンコーダ１４からの出力電圧ＥＮｎによって、第２の出力ポート９ｂを介してユニット８ａ０〜８ａｎ内の電圧選択回路１３には、予め設定された電圧が印加される。例えば、電圧発生回路１５に記憶されたテーブルに基づいて、ユニット８ａ０〜８ａｎのうち指定されたユニットの電圧選択回路１３にはＨレベルの信号を送信し、その他の電圧選択回路１３にはＬレベルの信号を送信する。
【００５９】
これにより、電圧選択回路１３からＨレベルの電圧が印加される制御用ＭＯＳトランジスタ１１はオン状態になる。従って、オン状態となっている制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、制御用ＭＯＳトランジスタ１１を介して機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。オンされた制御用ＭＯＳトランジスタ１１のバックゲートには電圧発生回路１５からＨレベルの信号のみが送信され、閾値電圧が低く設定される。
【００６０】
また、その他のＬレベルの電圧が印加される電圧選択回路１３からはオフ電圧が制御用ＭＯＳトランジスタ１１のゲートに印加される。オフ状態になっている制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、機能回路４ａ０〜４ａｎと低電圧線３は電気的に切断される。
【００６１】
これにより、選択されたユニット８ａ０〜８ａｎ内では電圧選択回路１３により制御ＭＯＳトランジスタ１１がオンし、機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。
【００６２】
オンされた制御用ＭＯＳトランジスタ１１のバックゲートには、抵抗選択回路２２により選択された抵抗値に応じて調整される電圧が印加される。抵抗が高い場合には、バックゲート電圧が低くなり、抵抗が低い場合にはバックゲート電圧が高くなる。 バックゲート電圧が高くなるほど制御用ＭＯＳトランジスタ１１の閾値電圧が低くなるとともにソース・ドレイン間抵抗が低下する。
【００６３】
以上のように本実施形態によれば、制御用ＭＯＳトランジスタ１１のソース／ドレインの一方を機能回路４ａ０〜４ａｎに接続し、他方を低電圧線３に接続している。さらに、制御用ＭＯＳトランジスタ１１のゲートとそのバックゲートの間に可変抵抗素子として、抵抗選択回路２２により抵抗の調整ができる可変抵抗２１を接続している。
【００６４】
このため、制御用ＭＯＳトランジスタ１１のオフ時（待機時）にはそのバックゲートに
は電圧が印加されないので、リーク電流は制御用ＭＯＳトランジスタ１１のソース／ドレイン間のチャネル領域の結晶性、不純物濃度、距離、コンダクタンス等に依存する。
【００６５】
また、制御用ＭＯＳトランジスタ１１のオン時（駆動時）にはそのバックゲートには、可変抵抗２１を介してゲートと同じ極性の電圧が印加される。これにより、制御用ＭＯＳトランジスタ１１のソース／ドレイン間の抵抗が低くなり、閾値電圧が低くなる。この結果、制御用ＭＯＳトランジスタ１１のソース・ドレイン間電流が大きくなるので、低圧側スイッチング回路７ａ０〜７ａｎによる抵抗を低減することができ、機能回路４ａ０〜４ａｎと低電圧線３の間に生成されるバイアス電圧を低くすることができる。
【００６６】
また、制御用ＭＯＳトランジスタ１１のバックゲート電圧は、温度センサ回路１６、周波数センサ回路１７の出力に依存する制御信号に基づいて抵抗選択回路２２により可変抵抗２１を調整することにより制御される。従って、半導体装置１の温度やクロック周波数の状況の変化に応じて、駆動時の機能回路４ａ０〜４ａｎと低電圧線３の間の電圧の変化を抑制して半導体装置１の内部の定数の変化を安定させ、例えばクロック周波数を安定させることができる。
【００６７】
ところで、高電圧線２と機能回路４ａ１〜４ａｎの間に介在される高圧側スイッチング回路６ａ１〜６ａｎの電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎに適用される制御用ＭＯＳトランジスタ１１は、ｐ型ＭＯＳトランジスタである。そのｐ型ＭＯＳトランジスタのソースは高電圧線２に接続され、また、ドレインは機能回路４ａ１〜４ａｎの高電圧供給ポート５ａに接続される。さらに、電圧発生回路１５としてチャージポンプではなく、入出力用電源からのレギュレータを用いてバックゲート電圧を生成する回路を使用する。
【００６８】
（第３の実施の形態）
図４は、第３実施形態に係る半導体装置における機能回路と電源線の間にスイッチング回路が接続された部分を例示する回路図である。図４において、図１、図２と同じ符号は同じ要素を示している。
【００６９】
本実施形態において、図１に示したと同様に、高電圧線２と低電圧線３の間には複数の機能回路４ａ０〜４ａｎ、例えば論理回路が電気的に接続されている。また、機能回路４ａ１〜４ａｎのそれぞれの高電圧供給ポート５ａと高電圧線２の間には高圧側スイッチング回路６ａ０〜６ａｎが電気的に接続されている。さらに、機能回路４ａ０〜４ａｎの低電圧供給ポート５ｂと低電圧線３の間には低圧側スイッチング回路７ａ０〜７ａｎが電気的に接続されている。
【００７０】
高圧側スイッチング回路６ａ０〜６ａｎ、低圧側スイッチング回路７ａ０〜７ａｎは、第１実施形態と同様に、それぞれ電力供給ドメイン８と制御信号発生回路９を有している。電力供給ドメイン８は、複数のユニット８ａ０〜８ａｎを有している。
【００７１】
ユニット８ａ０〜８ａｎは、第１実施形態と同様に、制御用ＭＯＳトランジスタ１１、ＢＧ制御用ＭＯＳトランジスタ１２、ゲート電圧制御回路１３を有している。制御用ＭＯＳトランジスタ１１のゲートは、第１実施形態と同様に、ゲート電圧制御回路１３の出力端に接続されている。また、ＢＧ制御用ＭＯＳトランジスタ１２の２つのソース／ドレインの一方は制御用ＭＯＳトランジスタ１１のゲートに接続され、他方はバックゲートに接続されている。ＢＧ制御用ＭＯＳトランジスタ１２のゲートは、制御用ＭＯＳトランジスタ１１のバックゲートに接続され、実質的に定抵抗素子となっている。
【００７２】
また、制御信号発生回路９は、第１実施形態と同様に、温度センサ回路１６、周波数セ
ンサ回路１７を有し、それらのデータはエンコーダ１４の入力部に出力される。エンコーダ１４からの信号を入力する電圧発生回路１５は、エンコーダ１４からの入力信号に応じた大きさの信号を第１の出力ポート９ａに出力する。さらに、電圧発生回路１５は、第２制御線ＡＥＮとエンコーダ１４の出力の組み合わせによって、第２の出力ポート９ｂを介して予め定められた一部又は全部のユニット８ａ０〜８ａｎにＨレベル電圧かＬレベルの信号を出力する。
【００７３】
ユニット８ａ０〜８ａｎ内のゲート電圧制御回路１３の制御信号入力部は、第２の出力ポート９ｂに接続され、第２の出力ポート９ｂからの制御信号により制御ＭＯＳトランジスタ１１のゲートにオン電圧かオフ電圧のいずれかを出力する。ゲート電圧制御回路１３の第１の入力部は低電圧線３に接続され、第２の入力部は第１の出力ポート９ａに接続される。ゲート電圧制御回路１３は、制御信号ＥＮｎに従って、低電圧線３の電圧ＶＳＳと第１の出力ポート９ａの電圧ＳＥＬｍのいずれかの電圧を制御用ＭＯＳトランジスタ１１のゲートに印加する。
【００７４】
以上のように、機能回路４ａ０〜４ａｎと低電圧線３の間に介在された低圧側スイッチング回路７ａ０〜７ａｎの動作によって機能回路４ａ０〜４ａｎに印加する電圧は表１に示したと同様な真理値表のように制御される。
【００７５】
ＰＧオフは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力によらずに電力供給ドメイン８を制御することを意味する。即ち、第１制御線ＰＧＥＮをＬレベルに設定してエンコーダ１４の出力をＬレベルに保持し、さらに第２制御線ＡＥＮをＬレベルに設定して電圧発生部１５から第１出力ポート９ａと第２出力ポート９ｂへの双方の出力電圧をＨレベルとする。
【００７６】
これにより、第２の出力ポート９ｂからの信号により制御される全ての電圧選択回路１３から出力される電圧はＨレベルとなり、全ての電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎの制御用ＭＯＳトランジスタ１１はオン状態となる。
【００７７】
従って、機能回路４ａ０〜４ａｎと低電圧線３は制御用ＭＯＳトランジスタ１１を介して電気的に接続されるとともに、制御用ＭＯＳトランジスタ１１のゲートとバックゲートの間に定抵抗であるＢＧ制御ＭＯＳトランジスタ１２のソース／ドレインが接続されている。この場合、バックゲートにＨレベルの電圧を印可しない場合に比べて、制御用ＭＯＳトランジスタ１１の閾値電圧は下がり、そのソース／ドレイン間の抵抗が低下する。
【００７８】
表１において、ＰＧオンは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に基づいて電力供給ドメイン８を制御できる状態であることを意味する。この場合、エンコーダ１４からの出力によって電圧発生回路１５の出力を制御させるか否かは、さらに、第２制御線ＡＥＮの信号による。
【００７９】
第２制御線ＡＥＮがＬレベルの場合には、エンコーダ１４からの信号により電圧発生回路１５の出力は制御されない状態とする。この場合、電圧発生回路１５から第１の出力ポート９ａへの出力は最も高いＨレベルの電圧となり、全てのユニット８ａ０〜８ａｎ内のゲート電圧制御回路１３のオン電圧は最も高いＨレベルとなる。
【００８０】
これと同時に、第２の出力ポート９ｂを介してユニット８ａ０〜８ａｎ内のゲート電圧制御回路１３には予め設定された制御電圧が印加される。例えば、電圧発生回路１５に記憶されたテーブルに基づいて、ユニット８ａ０〜８ａｎのうち指定されたユニットの電圧選択回路１３にはＨレベルの制御信号を送信し、その他の電圧選択回路１３にはＬレベルの制御信号を送信する。
【００８１】
これにより、Ｈレベルの信号により電圧選択回路１３からオン電圧が印加される制御用ＭＯＳトランジスタ１１はオン状態になる。従って、オン状態となっている制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、制御用ＭＯＳトランジスタ１１を介して機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。オンされた制御用ＭＯＳトランジスタ１１のバックゲートには所定の電圧が印加され、バックゲートに電圧が印加されない場合に比べて閾値電圧が低く設定される。
【００８２】
また、その他のＬレベルの電圧が印加される電圧選択回路１３からはオフ電圧が制御用ＭＯＳトランジスタ１１のゲートに印加される。オフ状態になっている制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、機能回路４ａ０〜４ａｎと低電圧線３は電気的に遮断される。
【００８３】
一方、第２制御線ＡＥＮがＨレベルの場合には、電圧発生回路１５から第２の出力ポート９ｂに出力される電圧は、エンコーダ１４から出力される信号に応じてアナログ的に変化する。そして、電圧発生回路１５内に予め設定された所定のユニットユニット８ａ０〜８ａｎ内の電圧選択回路１３に大きさが変動する信号を送信する。また、その他の電圧選択回路１３にはＬレベルの信号を送信する。
【００８４】
これにより、選択されたユニット８ａ０〜８ａｎ内では電圧選択回路１３により制御用ＭＯＳトランジスタ１１がオンし、これにより機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。この場合、制御用ＭＯＳトランジスタ１１のソース・ドレイン間の電流は、ゲート電圧の大きさ、即ち第１の出力ポート９ａから入力するアナログ的な電圧に応じて変化する。例えば、制御用ＭＯＳトランジスタ１１のゲートに入力する電圧が制御範囲内で最大の場合にはソース・ドレイン間電流は大きくなるので、機能回路４ａ０〜４ａｎと低電圧線３の間の抵抗が最も低くなる。
なお、オフされた制御用ＭＯＳトランジスタ１１を有するユニット８ａ１〜８ａｎ内では、機能回路４ａ０〜４ａｎと低電圧線３を電気的に遮断する。
【００８５】
以上のように本実施形態によれば、制御用ＭＯＳトランジスタ１１のソース／ドレインの一方を機能回路４ａ０〜４ａｎに接続し、他方を低電圧線３に接続する。さらに、制御用ＭＯＳトランジスタ１１のゲートとそのバックゲートの間に定抵抗素子としてＢＧ制御用ＭＯＳトランジスタ１２のソース／ドレインを接続している。ＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加される電圧は、エンコーダ１４及び電圧供給回路１５を介して温度センサ回路１６、周波数センサ回路１７等の検出値に依存して調整できるように設定されている。
【００８６】
このため、制御用ＭＯＳトランジスタ１１のオフ時（待機時）にはそのバックゲートには電圧が印加されないので、リーク電流は制御用ＭＯＳトランジスタ１１のソース／ドレイン間のチャネル領域の結晶性、不純物濃度、距離、コンダクタンス等に依存する。
【００８７】
また、制御用ＭＯＳトランジスタ１１のオン時（駆動時）にはそのバックゲートには、ＢＧ制御用ＭＯＳトランジスタ１２を介してゲートと同じ極性の電圧が印加される。これにより、ゲート電圧と同じ極性のバックゲート電圧を印加しない場合に比べて、制御用ＭＯＳトランジスタ１１のソース／ドレイン間の抵抗が低くなり、閾値電圧が低くなる。この結果、制御用ＭＯＳトランジスタ１１のソース・ドレイン間電流が大きくなるので、低圧側スイッチング回路７ａ０〜７ａｎによる抵抗を低減することができ、機能回路４ａ０〜４ａｎと低電圧線３の間に生成されるバイアス電圧を低くすることができる。
【００８８】
また、制御用ＭＯＳトランジスタ１１のゲート電圧は、電圧供給回路１５の出力電圧を
調整することにより制御されるので、半導体装置１の温度やクロック周波数の状況の変化に応じて調整される。これにより、駆動時の機能回路４ａ０〜４ａｎと低電圧線３の間の電圧の変化を抑制して半導体装置１の内部の定数の変化を安定させ、例えばクロック周波数を安定させることができる。
【００８９】
ところで、高電圧線２と機能回路４ａ１〜４ａｎの間に介在される高圧側スイッチング回路６ａ１〜６ａｎの電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎに適用される制御用ＭＯＳトランジスタ１１は、ｐ型ＭＯＳトランジスタである。そのｐ型ＭＯＳトランジスタのソースは高電圧線２に接続され、また、ドレインは機能回路４ａ１〜４ａｎの高電圧供給ポート５ａに接続される。さらに、電圧発生回路１５としてチャージポンプではなく、入出力用電源からのレギュレータを用いてバックゲート電圧を生成する回路を使用する。なお、ｐ型ＭＯＳトランジスタのゲート電圧は例えば−ＶＤＤとなる。
【００９０】
（第４の実施の形態）
図５は、第４実施形態に係る半導体装置における機能回路と電源線の間にスイッチング回路が接続された部分を例示する回路図である。図５において、図１、図２と同じ符号は同じ要素を示している。
【００９１】
本実施形態において、図１に示したと同様に、高電圧線２と低電圧線３の間には複数の機能回路４ａ０〜４ａｎ、例えば論理回路が電気的に接続されている。また、機能回路４ａ１〜４ａｎのそれぞれの高電圧供給ポート５ａと高電圧線２の間には高圧側スイッチング回路６ａ０〜６ａｎが電気的に接続されている。さらに、機能回路４ａ０〜４ａｎの低電圧供給ポート５ｂと低電圧線３の間には低圧側スイッチング回路７ａ０〜７ａｎが電気的に接続されている。
【００９２】
高圧側スイッチング回路６ａ０〜６ａｎ、低圧側スイッチング回路７ａ０〜７ａｎは、第１実施形態と同様に、それぞれ電力供給ドメイン８と制御信号発生回路９を有している。電力供給ドメイン８は、複数のユニット８ａ０〜８ａｎを有している。
【００９３】
ユニット８ａ０〜８ａｎは、第１実施形態と同様に、制御用ＭＯＳトランジスタ１１、ＢＧ制御用ＭＯＳトランジスタ１２、ゲート電圧制御回路１３を有している。制御用ＭＯＳトランジスタ１１のゲートは、第１実施形態と同様に、ゲート電圧制御回路１３の出力部に接続されている。また、ＢＧ制御用ＭＯＳトランジスタ１２の２つのソース／ドレインは、第１実施形態と同様に、制御用ＭＯＳトランジスタ１１のゲート、バックゲートに接続されている。ＢＧ制御用ＭＯＳトランジスタ１２のゲートは、バックゲートに接続される側のソース／ドレインに接続され、実質的に定抵抗となっている。
【００９４】
また、制御信号発生回路９は、第１実施形態と同様に、温度センサ回路１６、周波数センサ回路１７を有し、それらのデータはエンコーダ１４の入力部に出力される。エンコーダ１４は、第１、第３実施形態と異なり、エンコーダ１４からアナログ的な電圧は出力させずに、Ｈレベル電圧、Ｌレベル電圧が出力ポート９ｂに出力される。
また、エンコーダ１４は、第１制御線ＰＧＥＮの電圧によって予め定められた一部又は全部のユニット８ａ０〜８ａｎにＨレベル電圧かＬレベルの信号を選択して出力する。
【００９５】
ユニット８ａ０〜８ａｎ内のゲート電圧制御回路１３の制御信号入力部は、出力ポート９ｂに接続され、第２の出力ポート９ｂからの制御信号により制御ＭＯＳトランジスタ１１のゲートにオン電圧かオフ電圧のいずれかを出力する。ゲート電圧制御回路１３の第１の入力部は低電圧線３に接続され、第２の入力部は高電圧線２に接続される。これにより、ゲート電圧制御回路１３に入力する制御信号により、低電圧線３の電圧か或いは電圧ＶＤＤかのいずれかの電圧が制御用ＭＯＳトランジスタ１１のゲートに印加される。
【００９６】
以上のように、機能回路４ａ０〜４ａｎと低電圧線３の間に介在された低圧側スイッチング回路７ａ０〜７ａｎの動作によって機能回路４ａ０〜４ａｎに印加する電圧は表４に示す真理値表のように制御される。
【表４】
【００９７】
ＰＧオフは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力によらずに電力供給ドメイン８を制御することを意味する。即ち、第１制御線ＰＧＥＮを伝達する信号電圧をＬレベルに設定してエンコーダ１４の出力をＬレベルに保持する。
【００９８】
これにより、出力ポート９ｂからの信号により制御される全ての電圧選択回路１３から出力される電圧は閾値電圧以上のＨレベルとなり、全ての電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎの制御用ＭＯＳトランジスタ１１はオン状態となる。
【００９９】
従って、機能回路４ａ０〜４ａｎと低電圧線３は制御用ＭＯＳトランジスタ１１を介して電気的に接続されるとともに、制御用ＭＯＳトランジスタ１１のゲートとバックゲートの間に定抵抗であるＢＧ制御ＭＯＳトランジスタ１２のソース／ドレインが接続されている。この場合、バックゲートにＨレベルの電圧を印可しない場合に比べて、制御用ＭＯＳトランジスタ１１の閾値電圧は下がり、そのソース・ドレイン間の抵抗が低下する。
【０１００】
表４において、ＰＧオンは、温度モニタ回路１６、周波数モニタ回路１７のデータ出力に基づいて電力供給ドメイン８を制御できる状態であることを意味する。この場合、エンコーダ１４からの出力によってゲート電圧制御回路１３を制御し、予め定められた条件で、ユニット８ａ０〜８ａｎ内の制御用ＭＯＳトランジスタ１１をオン又はオフさせる。
【０１０１】
これにより、オン電圧が印加される制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、制御用ＭＯＳトランジスタ１１を介して機能回路４ａ０〜４ａｎと低電圧線３を電気的に接続する。オンされた制御用ＭＯＳトランジスタ１１のバックゲートには所定の電圧が印加され、バックゲートに電圧が印加されない場合に比べて閾値電圧が低く設定される。
【０１０２】
また、オフ電圧が印加される制御用ＭＯＳトランジスタ１１を有するユニット８ａ０〜８ａｎでは、機能回路４ａ０〜４ａｎと低電圧線３は電気的に遮断される。
【０１０３】
以上のように本実施形態によれば、制御用ＭＯＳトランジスタ１１のソース／ドレインの一方を機能回路４ａ０〜４ａｎに接続し、他方を低電圧線３に接続している。また、制御用ＭＯＳトランジスタ１１のゲートとそのバックゲートの間に定抵抗素子としてＢＧ制御用ＭＯＳトランジスタ１２のソース／ドレインを接続している。ＢＧ制御用ＭＯＳトランジスタ１２のゲートに印加される電圧は、エンコーダ１４及び電圧供給回路１５を介して温度センサ回路１６、周波数センサ回路１７等の検出値に依存して調整できるように設定されている。
【０１０４】
制御用ＭＯＳトランジスタ１１のオフ時（待機時）にはそのバックゲートには電圧が印加されないので、リーク電流は制御用ＭＯＳトランジスタ１１のソース／ドレイン間のチャネル領域の結晶性、不純物濃度、距離、コンダクタンス等に依存する。
【０１０５】
また、制御用ＭＯＳトランジスタ１１のオン時（駆動時）にはそのバックゲートには、ＢＧ制御用ＭＯＳトランジスタ１２を介してゲートと同じ極性の電圧が印加される。これにより、ゲート電圧と同じ極性のバックゲート電圧を印加しない場合に比べて、制御用ＭＯＳトランジスタ１１のソース／ドレイン間の抵抗が低くなり、閾値電圧が低くなる。この結果、制御用ＭＯＳトランジスタ１１のソース・ドレイン間電流が大きくなるので、低圧側スイッチング回路７ａ０〜７ａｎによる抵抗を低減することができ、機能回路４ａ０〜４ａｎと低電圧線３の間に生成されるバイアス電圧を低くすることができる。
【０１０６】
ところで、高電圧線２と機能回路４ａ１〜４ａｎの間に介在される高圧側スイッチング回路６ａ１〜６ａｎの電力供給ドメイン８内の複数のユニット８ａ０〜８ａｎに適用される制御用ＭＯＳトランジスタ１１は、ｐ型ＭＯＳトランジスタである。そのｐ型ＭＯＳトランジスタのソースは高電圧線２に接続され、また、ドレインは機能回路４ａ１〜４ａｎの高電圧供給ポート５ａに接続される。さらに、電圧発生回路１５としてチャージポンプではなく、入出力用電源からのレギュレータを用いてバックゲート電圧を生成する回路を使用する。なお、ｐ型ＭＯＳトランジスタのゲート電圧は例えば−ＶＤＤとなる。
【０１０７】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。
【０１０８】
次に、本発明の実施形態について特徴を付記する。
（付記１） 一対の電源線と、機能回路と、前記一対の電源線の少なくとも一方と前記機能回路の間に接続されるスイッチング回路とを有し、前記スイッチング回路は、ソース／ドレインの一方が前記機能回路に接続され、他方が前記電源線の一方に接続される第１のＭＯＳトランジスと、前記第１のＭＯＳトランジスタのゲートとバックゲートを接続する抵抗素子と、前記第１のＭＯＳトランジスタのゲートに接続されるゲート電圧制御回路と、を有する半導体装置。
（付記２） 前記抵抗素子は、ソース／ドレインの一方が前記第１のＭＯＳトランジスタの前記ゲートに接続され、他方が前記第１のＭＯＳトランジスタの前記バックゲートに接続される第２のＭＯＳトランジスタであることを特徴とする付記１に記載の半導体装置。（付記３） 前記第２のＭＯＳトランジスタのゲートは、出力電圧が可変の電圧発生回路の出力端に接続されることを特徴とする付記２に記載の半導体装置。
（付記４） 前記第２のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのバックゲートに接続されることを特徴とする付記２に記載の半導体装置。
（付記５） 前記第１のＭＯＳトランジスタの前記ゲートは、出力電圧が可変の電圧発生回路の出力端に接続されることを特徴とする付記１乃至付記４のいずれか１つに記載の半導体装置。
（付記６） 前記抵抗素子は、前記第１のＭＯＳトランジスタの前記ゲートと前記バックゲートの間に電気的に接続される可変抵抗であることを特徴とする付記１に記載の半導体装置。
（付記７） 前記可変抵抗の抵抗値を選択する抵抗選択回路を有することを特徴とする付記６に記載の半導体装置。
（付記８） 前記抵抗選択回路は、センサによる検出データに基づいて前記可変抵抗の抵抗値を変更させる制御信号を出力する制御回路の出力端に接続されることを特徴とする付記７に記載の半導体装置。
体装置。
（付記９） 前記第１のＭＯＳトランジスタは複数形成され、前記第１のＭＯＳトランジスタのそれぞれのゲートには、電圧制御回路からオン電圧、オフ電圧のいずれが印加されることを特徴とする付記１に記載の半導体装置。
【符号の説明】
【０１０９】
１ 半導体装置
２ 高電圧線
３ 低電圧線
４ａ０〜４ａｎ 機能回路
５ａ 高電圧供給ポート
５ｂ 低電圧供給ポート
６ａ０〜６ａｎ、７ａ０〜７ａｎ スイッチング回路
８ 電力供給ドメイン
８ａ０〜８ａｎ ユニット
９ 制御信号発生回路
１１ 制御用ＭＯＳトランジスタ
１２ バックゲート制御用ＭＯＳトランジスタ
１３ ゲート電圧制御回路
１４ エンコーダ
１５ 電圧発生器
１６ 温度センサ回路
１７ 周波数センサ回路
２１ 可変抵抗
２２ 抵抗選択回路
【特許請求の範囲】
【請求項１】
一対の電源線と、
機能回路と、
前記一対の電源線の少なくとも一方と前記機能回路の間に接続されるスイッチング回路とを有し、
前記スイッチング回路は、
ソース／ドレインの一方が前記機能回路に接続され、他方が前記電源線の一方に接続される第１のＭＯＳトランジスと、
前記第１のＭＯＳトランジスタのゲートとバックゲートを接続する抵抗素子と、
前記第１のＭＯＳトランジスタのゲートに接続されるゲート電圧制御回路と、
を有する半導体装置。
【請求項２】
前記抵抗素子は、ソース／ドレインのうちの一方が前記第１のＭＯＳトランジスタの前記ゲートに接続され、他方が前記第１のＭＯＳトランジスタの前記バックゲートに接続される第２のＭＯＳトランジスタであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２のＭＯＳトランジスタのゲートは、出力電圧が可変の電圧発生回路の出力端に接続されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第２のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのバックゲートに接続されることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記抵抗素子は、前記第１のＭＯＳトランジスタの前記ゲートと前記バックゲートの間に電気的に接続される可変抵抗であることを特徴とする請求項１に記載の半導体装置。
【請求項１】
一対の電源線と、
機能回路と、
前記一対の電源線の少なくとも一方と前記機能回路の間に接続されるスイッチング回路とを有し、
前記スイッチング回路は、
ソース／ドレインの一方が前記機能回路に接続され、他方が前記電源線の一方に接続される第１のＭＯＳトランジスと、
前記第１のＭＯＳトランジスタのゲートとバックゲートを接続する抵抗素子と、
前記第１のＭＯＳトランジスタのゲートに接続されるゲート電圧制御回路と、
を有する半導体装置。
【請求項２】
前記抵抗素子は、ソース／ドレインのうちの一方が前記第１のＭＯＳトランジスタの前記ゲートに接続され、他方が前記第１のＭＯＳトランジスタの前記バックゲートに接続される第２のＭＯＳトランジスタであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２のＭＯＳトランジスタのゲートは、出力電圧が可変の電圧発生回路の出力端に接続されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第２のＭＯＳトランジスタのゲートは、前記第１のＭＯＳトランジスタのバックゲートに接続されることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記抵抗素子は、前記第１のＭＯＳトランジスタの前記ゲートと前記バックゲートの間に電気的に接続される可変抵抗であることを特徴とする請求項１に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−８０８７８（Ｐ２０１３−８０８７８Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１１−２２１２０９（Ｐ２０１１−２２１２０９）
【出願日】平成２３年１０月５日（２０１１．１０．５）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２３年１０月５日（２０１１．１０．５）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]