【課題】修正前の特性値がその特性値の出現頻度分布における平均値±２×(標準偏差)の範囲に入る製造品に対するヒューズ溶断本数を少なくする。
【解決手段】素子アレイ１４には抵抗アレイを設け、特性値の分布の平均値を素子アレイ１４で得られる合成抵抗値の中央値に対応付け、トリミング情報生成回路１２における上記中央値より大きい合成抵抗値に対応するトリミング情報の配列を、１０進数で「１５」〜「８」の降順に、上記中央値以下の合成抵抗値に対応するトリミング情報の配列を、１０進数で「０」〜「７」の昇順に設定する。変換回路１３は、トリミング情報生成回路１２からのトリミング情報を変換して、素子アレイ１４の抵抗アレイから各合成抵抗値を得るためにオフする抵抗を選択する素子選択情報を生成する。こうして、上記分布における「平均値±２σ」の範囲内に対応付けられトリミング情報を生成する場合のヒューズ溶断数を大幅に削減する。 （もっと読む）

【課題】電磁適合性（ＥＭＣ）の問題を改善することができる半導体装置を提供する。
【解決手段】第１主面と第２主面とを有する半導体基板１０と、第１主面上に形成され、入射光を電気信号に変換するセンサ部３１と、第１主面上に形成されたロジック回路１２と、センサ部３１及びロジック回路１２上に形成され、電磁波を遮断するシールド層１４と、第２主面上に配置されたカラーフィルタ３７と、カラーフィルタ３７上に配置されたマイクロフィルタ３８とを有する。 （もっと読む）

【課題】チップサイズを増大することなく、キャパシタの容量を増やすことができる半導体集積回路を提供する。
【解決手段】半導体基板１０上にメインブロック１１と周辺ブロック１２とが混載された半導体集積回路において、半導体基板１０上のメインブロック１１に形成され、第１のトレンチキャパシタを有するメイン回路と、半導体基板１０上の周辺ブロック１２に形成され、第２のトレンチキャパシタを有するアナログ回路とを備える。 （もっと読む）

【課題】直流電源配線に電流が流れたか否かを検出可能な回路を備えた半導体装置を提供する。
【解決手段】半導体装置において、駆動回路ＢＬＤＵ，ＢＬＤＤ，ＢＬＢＤＵ，ＢＬＢＤＤは、電流磁界またはスピン注入によってトンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢを第１の磁化状態に初期設定するために、制御信号線ＢＬ，ＢＬＢに直流電流を流す。電源配線ＤＬは、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢに近接して設けられる。ここで、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢは、電源配線ＤＬに直流電流が流れるときに生じる電流磁界によって第２の磁化状態に変化する。センスアンプ１０は、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢが第１の磁化状態から第２の磁化状態に変化したか否かを判定するために、制御信号線ＢＬ，ＢＬＢを介してトンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢに流れる電流を検出する。 （もっと読む）

【課題】比較的簡単な構成でありながらも動的で高分解能の電圧制御可能な半導体集積回路、電子機器及びマルチチップ半導体パッケージを提供すること。
【解決手段】電子機器１００は、電源ＩＣ１１０と、電源ＩＣ１１０から出力される電源電圧Ｖｓｒｃで動作するＳｏＣ＃０〜２とを備える。ＳｏＣ＃０〜２は、三次元実装されたマルチチップ半導体パッケージに搭載される。ＳｏＣ＃０〜２は、第３の端子１２３から入力されるアナログ制御信号の電位と、内部配線１２４の電位とに基づいて、第２の端子１２２から出力するアナログ制御信号を生成する電位制御回路１２５と、電源フィードバック（ＦＢ）電圧入力端子である第２の端子１２２及び第３の端子１２３と、を備える。ＳｏＣ＃０〜２は、ＦＢ出力端子ＦＢ_out／ＦＢ入力端子ＦＢ_inをカスケード接続し、最終段のＳｏＣ＃０のＦＢ出力を電源ＩＣ１１０に接続している。 （もっと読む）

【課題】過電圧がＬＳＩの電源端子に印加されたことを確認できるようにする。
【解決手段】半導体集積回路装置（１０）は、内部回路（１１）と、上記内部回路に電源電圧を供給するための電源端子（１５，１６）とを含む。このとき、上記内部回路の電源電圧として想定されるレベルを越える電圧（過電圧）が上記電源端子に印加された事実を記録するための過電圧印加情報記録回路（１２）を設ける。過電圧印加情報記録回路には、過電圧が上記電源端子に印加された事実が記録されているため、それに基づいて、過電圧がＬＳＩの電源端子に印加されたことを確認することができる。 （もっと読む）

【課題】低フラックスを用いている間のノイズレベルを減少することを可能にするような検出回路を提供する。
【解決手段】ソースフォロワ検出器型の検出回路は、結合ノードＮに接続されたフォトダイオード１を備える。バイアス回路３は、逆バイアスである第１の状態とフローティングである第２の状態との間にフォトダイオード１をバイアスすることを可能にする。読み出し回路４は、結合ノードＮに接続され、フォトダイオード１により測定された現状を示す信号を生成する。金属シールド５は結合ノードＮの周りに配置される。金属シールド５は、読み出し回路４の出力に接続され、結合ノードＮの電位と同じ方向に変動する電位を持つように構成される。 （もっと読む）

【課題】半導体装置において、消費電力を低減する。また、スタンバイ回路を少ない素子で構成し、半導体装置の回路面積の増大を防ぐ。
【解決手段】半導体装置に備えるスタンバイ回路をトランジスタ一つのみで構成し、該トランジスタに供給する電圧を切り替えることで、半導体装置の出力電流を制御する。これにより、スタンバイ状態での半導体装置の出力電流をほぼゼロにすることができるため、消費電力の低減が可能になる。なお、トランジスタの半導体層に酸化物半導体を用いることで、リーク電流を極小に抑えることができる。 （もっと読む）

【課題】半導体チップに部分的に大きな電流が流れるのを抑制する技術を提供することを目的とする。
【解決手段】半導体装置は、ゲート電極５を有する半導体チップ１と、半導体チップ１の表面に設けられ、当該表面にかかる応力を検出する応力検出用素子７とを備える。そして、半導体装置は、応力検出用素子７で検出された応力に基づいて、ゲート電極５に印加される制御信号を制御する。また、平面視において半導体チップ１の中央部にかかる応力を検出する応力検出用素子７が、第１応力検出用素子７−１として設けられ、平面視において半導体チップ１の外周部にかかる応力を検出する応力検出用素子７が、第２応力検出用素子７−２として設けられることが好ましい。 （もっと読む）

【課題】周囲温度が変化した場合でも、ペルチェ素子等の電気的な冷却素子を使用することなく、熱型赤外線センサーの出力電圧のＤＣレベル変化を小さくする。
【解決手段】電源ＶｄｄとグランドＧＮＤの間にセンサーＭＯＳＦＥＴ３と電流源ＭＯＳＦＥＴ５が直列に接続されている。センサーＭＯＳＦＥＴ３は断熱構造体１上に配置され、電流源ＭＯＳＦＥＴ５は断熱構造体１の外部に配置されている。センサーＭＯＳＦＥＴ３及び電流源ＭＯＳＦＥＴ５は同じ導電型のＭＯＳＦＥＴからなり、かつサブスレッショルド領域で動作される。センサーＭＯＳＦＥＴ３と電流源ＭＯＳＦＥＴ５の間の端子がセンサー出力端子Ｖｏｕｔを構成する。センサーＭＯＳＦＥＴ３及び電流源ＭＯＳＦＥＴ５は周囲温度変化に対して特性がほぼ等しく変化する。 （もっと読む）

【課題】多層配線層の層間における剥離の有無を簡便な手法で検出できるようにする。
【解決手段】第１電極４１２は多層配線層２０に形成されている。第２電極４２２は、絶縁膜２２の一部を介して第１電極４１２と対向している。第１電極パッド４３０は第１電極４１２に接続している。第２電極パッド４３２は第２電極４２２に接続している。そして少なくとも２層以上の絶縁膜２２のそれぞれが、第１電極４１２及び第２電極４２２に挟まれている。そして第１電極４１２及び第２電極４２２により、センサ４０の少なくとも一部が形成されている。センサ４０は、多層配線層２０の層間における剥離の有無を検出するために用いられる。 （もっと読む）

【課題】デジタル回路からアナログ回路へのノイズの混入を十分に抑圧する半導体集積回路装置を提供することを目的とする。
【解決手段】デジタル回路を形成するデジタル回路領域１３と、アナログ回路を形成するアナログ回路領域１２とに分離し、アナログ回路領域を、アナログ回路の能動素子を形成する能動素子領域１２ａと、アナログ回路の受動素子を形成する受動素子領域１２ｂ，１２ｃとに分離し、受動素子領域１２ｂ，１２ｃをデジタル回路領域１３と隣り合う領域に配置し、能動素子領域１２ａをデジタル回路領域１３から離れた領域に配置した半導体集積回路装置において、受動素子領域１２ｂ，１２ｃの半導体基板２０に半導体基板の導電型と異なる第１導電型の第１ウェル２１を形成し、第１ウェル２１内に第１ウェルの第１導電型と異なる第２導電型の第２ウェル２２を形成し、第２ウェル２２上に素子分離膜２３を介在させて受動素子を配設した。 （もっと読む）

【課題】集積回路自体の構成を変更することなく、回路動作を容易に変更することができる集積回路を提供する。
【解決手段】本発明の集積回路は、外部センサ２００からの信号を処理する集積回路であって、互いに異なる入力端子部１０１，１０３に入力された信号を処理して互いに異なる出力端子部１０２，１０４に出力する複数の処理回路１１０，１２０を有し、前記集積回路に選択的に接続される外部センサ２００の種類に応じて前記入力端子部と前記出力端子部との間の外部接続状況を変更することによって、前記複数の処理回路のうちで、前記外部センサからの信号を初めに受信する初段の処理回路と次段以降の処理回路との順番を切り替える。 （もっと読む）

【課題】出力電圧の温度依存性を示す曲線の曲率が小さく、レイアウト面積が小さな温度センサを提供する。
【解決手段】この温度センサは、アノードがノードＮ１に接続されたダイオードＤ０と、アノードが抵抗素子８を介してノードＮ２に接続されたダイオードＤ１〜Ｄｎと、ノードＮ１，Ｎ２の電圧を一致させる演算増幅器１と、抵抗素子９，１０を介してノードＮ１，Ｎ２に接続され、抵抗素子９，１０に流れる電流を調整し、温度センサの出力電圧ＶＯの温度依存性を示す曲線の曲率を小さくする電圧調整回路１２を備える。したがって、２つのサブ温度センサを設ける従来に比べ、レイアウト面積が小さくて済む。 （もっと読む）

【課題】外付け機器用に別途端子を設けたりテスト端子を別途設けたりすることなく、マイクロコンピュータおよび周辺素子がパッケージに内蔵され互いに電気的に接続されたとしてもデバッグツールを外部接続することができ外部からデバッグできるようにする。
【解決手段】代替パルス発生制御部７ｅはデバッグするときにパルス発生素子３のパルス信号に代えて代替パルス信号を発生し、切替部８はパルス発生素子３のパルス信号と代替パルス発生制御部７ｅの代替パルス信号とを切替え、デバッグするときに代替パルス信号に切替えて出力し、各機能部４〜６が代替パルス信号に応じて動作し、外部接続されたデバッグツール９によってデバッグできる。 （もっと読む）

【課題】半導体装置の小型化を図ることを課題とする。
【解決手段】炭化珪素基体１と、炭化珪素基体１上に形成された第１導電型のドリフト領域２と、ドリフト領域２の主面に接するようにドリフト領域２内に形成された第２導電型のウェル領域３と、ドリフト領域２の主面に接するようにウェル領域３内に形成された第１導電型のソース領域４と、ドリフト領域２とソース領域４に挟まれたウェル領域３上にゲート絶縁膜５を介して形成されたゲート電極６と、ウェル領域３とソース領域４に接続されたソース電極７と、炭化珪素基体１に接続されたドレイン電極９とを備えたトランジスタと、ドリフト領域２に形成された第２導電型の拡散領域１０からなるアノードと、第２導電型の拡散領域１０内に形成された第１導電型の拡散領域１１からなるカソードとを備え、カソードはゲート電極６に接続されて構成されたダイオード１２とを有することを特徴とする。 （もっと読む）

【課題】 センサチップを所定のピッチで配列しても仮想画素が生じない高密度対応のイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサを提供する。
【解決手段】 対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に配置され、半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置した受光素子１０ａと、直線的に配置された受光素子１０ａと一組の対辺とで成す角度が広角となる領域側の一組の対辺一端部又は両端部に設けられ、直線的に配置された受光素子１０ａと傾斜角度があると共に直線的に配置された受光素子１０ａの外側に光を受光する補間素子１０ｂとを備えるようにした。 （もっと読む）

【課題】意図的に誤動作を生じさせるための局所的な光照射を検出するための構成を小さなチップ占有面積で実現し、検出感度を高くする。
【解決手段】ロジック回路（６）が形成された領域に分散され初段の入力が一定論理値にされて直列的に接続された複数個の検出インバータ（１００）を検出素子として採用し、単数又は複数のインバータに光が照射されて各々に出力が反転することによって直列的に接続された複数個の検出インバータの最終出力が判定され、これにより局所的な光照射を検出することができる。 （もっと読む）

【課題】 パッケージに封止される半導体素子は、使用環境によって湿度の影響を受けて、半導体素子の劣化が起こることがある。パッケージに実装することが容易で、半導体素子周囲の湿度・水分量を測定・記録できる湿度センサを得る。
【解決手段】 半導体基板２上に形成した絶縁膜７の上に、水溶性金属の薄膜８を用いた湿度センサ６を形成し、水溶性金属の薄膜８の抵抗を測定する。水溶性金属とは、電位−ｐＨ図において、電位がゼロ、ｐＨが７付近で腐食域にある金属を意味する。 （もっと読む）

【課題】高性能なフレキシブル半導体装置を提供すること。
【解決手段】可撓性を有するフレキシブル半導体装置であって、絶縁膜と、かかる絶縁膜の下面に位置する金属箔をエッチングすることによって形成されたソース電極およびドレイン電極と、絶縁膜の上面の一部に形成された半導体層と、ソース電極およびドレイン電極のそれぞれと、前記半導体層とを電気的に接続する取出し電極パターンと、取出し電極パターンおよび半導体層を封止する封止樹脂層と、封止樹脂層の面のうちソース電極およびドレイン電極が形成された面とは反対側の面に形成されたゲート電極とを備えたフレキシブル半導体装置。 （もっと読む）