イメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサ
【課題】 センサチップを所定のピッチで配列しても仮想画素が生じない高密度対応のイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサを提供する。
【解決手段】 対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に配置され、半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置した受光素子１０ａと、直線的に配置された受光素子１０ａと一組の対辺とで成す角度が広角となる領域側の一組の対辺一端部又は両端部に設けられ、直線的に配置された受光素子１０ａと傾斜角度があると共に直線的に配置された受光素子１０ａの外側に光を受光する補間素子１０ｂとを備えるようにした。
【解決手段】 対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に配置され、半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置した受光素子１０ａと、直線的に配置された受光素子１０ａと一組の対辺とで成す角度が広角となる領域側の一組の対辺一端部又は両端部に設けられ、直線的に配置された受光素子１０ａと傾斜角度があると共に直線的に配置された受光素子１０ａの外側に光を受光する補間素子１０ｂとを備えるようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ファクシミリ、複写機、スキャナ等の原稿読取部に使用されるマルチチップ搭載型のイメージセンサに使用するイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサに関するものである。
【背景技術】
【０００２】
複数個のセンサチップを直線状に並べて１次元走査型のイメージセンサを構成するマルチチップ搭載型の密着型イメージセンサが普及している。マルチチップ型のセンサチップを適用する場合には、製造上の観点から原理的にセンサチップ間の間隙を必要とする。一方密着型イメージセンサの高密度化に伴い、センサチップ間の間隙による仮想画素の扱いが問題になる。
【０００３】
例えば、特開平１１−３３１４９２号公報図３（特許文献１参照）には、基板９上に受光部面１０ａの高いＩＣチップ１０と、受光部面１１ａの低いＩＣチップ１１とを交互に配列し、ＩＣチップ１０の端面は切欠部としての傾斜面１０ｃを形成し逆台形状とした、マルチチップ型のイメージセンサが開示されている。
【０００４】
特開平７−５２４５１号公報図９（特許文献２参照）には、ＬＥＤ素子３３が台形形状をしており、正逆交互に横一列に配列することでＬＥＤ素子の充填密度を高くしたＬＥＤアレイが開示されている。
【０００５】
特開平６−２１８９８５号公報図４（特許文献３参照）には、回転ブレードの剛性を高め、回転ブレードを傾斜させながらダイシングを行い、光学素子チップ１の表面側の縁３ａを突出させ、裏面側の縁３ｂを退避させるようにした読み取り装置が開示されている。
【０００６】
また他の欠落画素の対策手段として、例えば特開平２−８７８６９（特許文献４参照）では、ＩＣイメージセンサチップ３を千鳥型に配列して隣接するＩＣイメージセンサチップ３の受光画素部の連続性が保てるようにしたマルチチップ型イメージセンサが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−３３１４９２号公報（第３図）
【特許文献２】特開平７−５２４５１号公報（第９図）
【特許文献３】特開平６−２１８９８５号公報（第４図）
【特許文献４】特開平２−８７８６９号公報(第１図)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載のものは、受光部面１０ａの高いＩＣチップ１０と、受光部面１１ａの低いＩＣチップ１１とを交互に配列するため、２種類のＩＣチップを使用せざるを得ないという課題があった。
【０００９】
特許文献２に記載のものは、台形形状のＬＥＤ素子３３とすることでＬＥＤ素子３３の充填密度を高くできるものの隣接するＬＥＤ素子３３間の隙間に関しては記載が無い。
【００１０】
特許文献３に記載のものは、ダイボンダなどによる自動実装時においては、実装精度に起因するチップ同士の衝突（接触）を考慮するためチップ間をあらかじめ隔離して実装する必要がある。また精度良く実装できても下部に位置する銀ペースト８などの接着剤の上に機械実装するため、実装後の位置変化があるという課題があった。
【００１１】
特許文献４に記載のものは、イメージセンサチップ３を千鳥配列させているために、画素の副走査方向位置が隣接するイメージセンサチップ３毎に異なるため、イメージセンサチップ３毎に多数の画素が異なる違和感のある画像となり、画像品質の悪化を招くという課題があった。
【００１２】
この発明は上記のような課題を解消するためになされたものであり、センサチップを所定のピッチで配列しても仮想画素が生じない高密度対応のイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサを提供することを目的とする。
【課題を解決するための手段】
【００１３】
請求項１に係る発明のイメージセンサ用ＩＣは、対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に配置され、前記半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置した受光素子と、直線的に配置された前記受光素子と前記一組の対辺とで成す角度が広角となる領域側の前記一組の対辺一端部又は両端部に設けられ、直線的に配置された前記受光素子と傾斜角度があると共に直線的に配置された前記受光素子の外側に光を受光する補間素子とを備えたものである。
【００１４】
請求項２に係る発明のイメージセンサ用ＩＣは、前記受光素子及び前記補間素子を駆動する駆動回路が、直線的に配置された前記受光素子を境にして前記半導体基板の両側に振り分けられている請求項１に記載のものである。
【００１５】
請求項３に係る発明のイメージセンサ用ＩＣは、前記半導体基板を等ピッチで並べ、前記受光素子及び前記補間素子を直線状に延在させた請求項１に記載のものである。
【００１６】
請求項４に係る発明のイメージセンサ用ＩＣは、個々の前記受光素子及び個々の前記補間素子の受光面には、光を透過又は遮光する光学波長の異なる複数のフィルタが塗布又は蒸着されている請求項１に記載のものである。
【００１７】
請求項５に係る発明のイメージセンサ用ＩＣは、前記受光素子及び前記補間素子の受光面には、光を透過又は遮光する光学波長の異なるフィルタが塗布又は蒸着されており、前記受光素子及び前記補間素子は異なる光学波長毎に搬送方向又は逆搬送方向に隔離される請求項１に記載のものである。
【００１８】
請求項６に係る発明の密着型イメージセンサは、対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に配置され、前記半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置した受光素子、直線的に配置された前記受光素子と前記一組の対辺とで成す角度が広角となる領域側の前記一組の対辺一端部又は両端部に設けられ、直線的に配置された前記受光素子と傾斜角度があると共に直線的に配置された前記受光素子の外側に光を受光する補間素子を有するイメージセンサ用ＩＣと、このイメージセンサ用ＩＣの前記受光素子に沿って配置され、搬送方向に搬送される被照射体で反射した光を収束し、前記イメージセンサ用ＩＣに光を受光させるレンズ体と、前記イメージセンサ用ＩＣを載置するセンサ基板とを備えたものである。
【００１９】
請求項７に係る発明の密着型イメージセンサは、前記受光素子及び前記補間素子を駆動する駆動回路が、直線的に配置された前記受光素子を境にして前記半導体基板の両側に振り分けられている請求項６に記載のものである。
【００２０】
請求項８に係る発明の密着型イメージセンサは、前記半導体基板を等ピッチで並べ、前記受光素子及び前記補間素子を直線状に延在させた請求項６に記載のものである。
【００２１】
請求項９に係る発明の密着型イメージセンサは、個々の前記受光素子及び個々の前記補間素子の受光面には、光を透過又は遮光する光学波長の異なる複数のフィルタが塗布又は蒸着されている請求項６に記載のものである。
【００２２】
請求項１０に係る発明の密着型イメージセンサは、前記受光素子及び前記補間素子の受光面には、光を透過又は遮光する光学波長の異なるフィルタが塗布又は蒸着されており、前記受光素子及び前記補間素子は異なる光学波長毎に搬送方向又は逆搬送方向に直線状に平行して配置される請求項６に記載のものである。
【発明の効果】
【００２３】
この発明に係るイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサによれば、センサＩＣを所定のピッチで配列しても仮想画素が生じない高密度対応のイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサを得る効果がある。
【図面の簡単な説明】
【００２４】
【図１】この発明の実施の形態１による密着型イメージセンサの組み立て展開図である。
【図２】この発明の形態１によるイメージセンサ用ＩＣとレンズ体との位置関係を説明する図である。
【図３】この発明の実施の形態１によるイメージセンサ用ＩＣの部分拡大平面図である。
【図４】この発明の実施の形態１によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。
【図５】この発明の実施の形態１によるイメージセンサ用ＩＣを搭載した密着型イメージセンサの駆動回路を説明する図である。
【図６】この発明の実施の形態１によるイメージセンサ用ＩＣの光電変換部を含む駆動回路を説明する図である。
【図７】この発明の実施の形態１によるイメージセンサ用ＩＣの端子位置を説明する図である。
【図８】この発明の実施の形態１によるイメージセンサ用ＩＣの内部回路図である。
【図９】この発明の実施の形態１によるイメージセンサ用ＩＣを搭載した密着型イメージセンサの駆動回路を説明する別実施例の図である。
【図１０】この発明の実施の形態１によるイメージセンサ用ＩＣの光電変換部を含む駆動回路を説明する別実施例の図である。
【図１１】この発明の実施の形態１によるイメージセンサ用ＩＣの端子位置を説明する別実施例の図である。
【図１２】この発明の実施の形態１によるイメージセンサ用ＩＣの別実施例による内部回路図である。
【図１３】この発明の実施の形態１によるイメージセンサ用ＩＣの別実施例による平面図である。
【図１４】この発明の実施の形態１によるイメージセンサ用ＩＣの別実施例による平面図である。
【図１５】この発明の実施の形態２によるイメージセンサ用ＩＣの部分拡大平面図である。
【図１６】この発明の実施の形態２によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。
【図１７】この発明の実施の形態２によるイメージセンサ用ＩＣの内部回路図である。
【図１８】この発明の実施の形態２によるイメージセンサ用ＩＣの画像データの並べ替えを説明する図であり、図１８（ａ）はシフトレジスタのセル番地、図１８（ｂ）は並べ換え順序、図１８（ｃ）は補間画素の入れ替え、図１８（ｄ）は選択信号による補間画素の選択を説明する図である。
【図１９】この発明の実施の形態２によるイメージセンサ用ＩＣの別実施例による平面図である。
【図２０】この発明の実施の形態２によるイメージセンサ用ＩＣの別実施例による平面図である。
【図２１】この発明の実施の形態３によるイメージセンサ用ＩＣの部分拡大平面図である。
【図２２】この発明の実施の形態３によるイメージセンサ用ＩＣの内部回路図である。
【図２３】この発明の実施の形態３によるイメージセンサ用ＩＣを搭載した密着型イメージセンサの駆動回路を説明する図である。
【図２４】この発明の実施の形態３によるイメージセンサ用ＩＣの別実施例による部分拡大平面図である。
【図２５】この発明の実施の形態１〜３によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。
【図２６】この発明の実施の形態１〜３によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。
【図２７】この発明の実施の形態１〜３によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。
【図２８】台形形状のセンサＩＣの並びを説明する図である。
【発明を実施するための形態】
【００２５】
実施の形態１．
以下、この発明の実施の形態１について図１を用いて説明する。図１は、この発明の実施の形態１による密着型イメージセンサの組み立て展開図である。図１において、１は光源であり、例えばＬＥＤチップや汎用のモール型ＬＥＤなどの発光体である。２は光源１を搭載した基板、３は基板２に貼り付けられ、光源１に電源を供給するフレキシブル基板である。
【００２６】
４は原稿や紙幣などであり、相対的に搬送される被照射体、５はガラス材やアクリル樹脂などの透明部材によって構成された導光体、５ａは導光体５に接触して設けた光散乱層（光反射層）、６は内部に空洞部を有するホルダであり、この空洞内の一端側に光源１が配置され、他端側は導光体５の端部を嵌め合わせて固定する。７は光源１及び導光体５などを収納又は保持する筐体である。
【００２７】
８はガラス材やアクリルなどの透明部材で構成され、密着型イメージセンサ（ＣＩＳ）の内部を保護する透過体、８ａは透過体８上の主走査方向（読み取り幅方向）の読み取り位置を示し、物理的な構成要素ではない。９はロッドレンズアレイなどを用いたレンズ体であり、被照射体４からの散乱光を入射し、その散乱光を収束し結像させるものである。１０はセンサ用ＩＣとも呼び、レンズ体９の光軸上に配置し、レンズ体９で収束された光を受光するセンサＩＣである。センサＩＣ１０は、半導体基板の表面に形成された受光部（光電変換部）を含み、受光部を駆動するシフトレジスタ、ラッチ回路及びスイッチなどからなる駆動回路からなる。１１はセンサＩＣ１０を載置し、センサＩＣ１０の受光部で受光した光電変換出力を信号処理するセンサ基板であり、外部コネクタや電子部品、信号処理回路などを搭載している。図中、同一符号は、同一又は相当部分を示す。
【００２８】
次に動作について説明する。図１において、ホルダ６内に配置された光源１から照射された光は導光体５の端部入射領域を照射する。導光体５には、光を散乱反射させる光散乱層５ａが白色のシルク印刷などで主走査方向に形成され、均一な光を出射する。
【００２９】
導光体５から出射した光は透過体８上の読み取り位置８ａにある被照射体４を照射し、被照射体４からの反射光（散乱反射光）は透過体８を透過して、レンズ体９で収束され、半導体基板で構成されたセンサＩＣ１０の受光部（受光面）で結像される。センサ基板１１には、センサＩＣ１０の受光面の反対側に設けられ、センサＩＣ１０や光源１を駆動する電源回路、信号処理回路であるＡＳＩＣ１２（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの電子部品が搭載されている。
【００３０】
センサＩＣ１０はセンサ基板１１に複数個並べて搭載され、スタート信号（ＳＩ）とクロック信号（ＣＬＫ）とを受けて駆動する。センサＩＣ１０上の受光面で光電変換された各画素の信号出力は、シフトレジスタからのシフト信号でスイッチ群を順次開閉し、出力信号として外部に画像信号を送出する。また、被照射体４に対する各ライン毎の出力をクロック信号（ＣＬＫ）に同期した読み出し信号に基づいて順次、又は同時にアナログ信号として信号処理回路１２に送出する。
【００３１】
図２は、この発明の形態１によるイメージセンサ用ＩＣとレンズ体９との位置関係を説明する図である。１０ａはセンサＩＣ１０の受光部（受光面）であり、受光素子（光電変換部）と呼ぶ。センサＩＣ１０は、平面形状が四角形である。すなわち、平面が矩形、平行四辺形又は菱形形状をしている。受光素子１０ａは、センサＩＣ１０に直線的に配置され、センサＩＣ１０の少なくとも１組の対辺（端面）に対して傾斜して設置される。
【００３２】
正確には、対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に受光素子１０ａが配置される。受光素子１０ａは、半導体基板の対向する一方の辺の所定位置（読み取り位置）から他方の辺の所定位置（読み取り位置）まで少なくとも一組の対辺に対して傾斜させて設置する。
【００３３】
また、受光素子１０ａはレンズ体９に沿って読み取り幅に亘って配置される。図中、図１と同一符号は、同一又は相当部分を示す。
【００３４】
図３は、この発明の実施の形態１によるイメージセンサ用ＩＣの部分拡大平面図である。図３において、１０ｂはセンサＩＣ１０端部に設けた補間素子（補間画素）である。ところで、図３では、互いに隣接するセンサＩＣ１０の隙間（Ｄ）が０．０１ｍｍ〜０．０５ｍｍ、受光素子１０ａの画素密度が約６００ＤＰＩである場合、４２μｍの同一ピッチで直線状に受光素子１０ａを配列すると仮想画素（ＩＣの隙間領域に位置し、物理的に形成できない受光素子）が発生する。したがって、直線状に配列された受光素子１０ａに直交する方向のセンサＩＣ１０の端部位置に補間画素１０ｂを形成する。そして補間画素１０ｂは仮想画素を補間するための画素として用いる。
【００３５】
正確には、補間画素１０ｂは、直線的に配置された受光素子１０ａと一組の対辺とで成す角度が広角となる領域側の一組の対辺一端部又は両端部に設けられる。また、補間画素１０ｂは、直線的に配置された受光素子１０と傾斜角度があると共に直線的に配置された受光素子１０ａの外側に設置される。すなわち、補間画素１０ｂは、受光素子１０ａの並びと対辺との成す傾斜角度が９０度以上ある半導体基板端部の形成可能領域の受光素子１０ａの並びの外側に配置される。図中、図２と同一符号は、同一又は相当部分を示す。
【００３６】
図４は、この発明の実施の形態１によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。センサＩＣ１０は、一定のピッチで配列され、受光素子１０ａはセンサＩＣ１０の一方のコーナー端部から対向する他方のコーナー端部に配置される。センサＩＣ１０は、同一サイズの半導体基板であり、半導体ウェファから切り出して直接、センサ基板１１にダイボンディングされる。
【００３７】
センサＩＣ１０のコーナー端部には、仮想画素を補うように補間画素１０ｂが形成されている。図４では、補間画素１０ｂは、センサＩＣ１０の主走査方向（読み取り幅方向）の読み出し順序の所定位置である開始画素１０ａ１から始まり最終画素１０ａｍで終わる最終画素１０ａｍ側のさらに端部に設けられている。しかし、逆に補間画素１０ｂは、センサＩＣ１０の読み出し順序の所定位置である開始画素１０ａ１側のさらに端部に設けても良い。また、隣接して配置されるセンサＩＣ１０間の最も短い距離で隣接する受光素子１０ａ同士の中心位置に補間画素１０ｂを設けることが好ましい。図中、図２と同一符号は、同一又は相当部分を示す。
【００３８】
なお、並べてセンサ基板１１にセンサＩＣ１０を載置して密着型イメージセンサとして使用する場合には、主走査方向に直線的にセンサＩＣ１０をｎ個並べるので総画素数は補間素子１０ｂを含めてｍ×ｎ＋ｎとなる。
【００３９】
図５は、この発明の実施の形態１によるイメージセンサ用ＩＣを搭載した密着型イメージセンサの駆動回路を説明する図である。図５において、１３はクロック信号（ＣＬＫ）にスタート信号（ＳＩ）を同期させ、センサＩＣ１０の受光素子１０ａに蓄積された光電変換信号を順次、読み出し方向にアナログ信号（Ｓｏｕｔ）を出力させるセンサＩＣ制御部、１４はアナログ信号をデジタル変換するＡ／Ｄ変換部、１５はデジタル変換されたアナログ信号を信号処理する出力データ制御部（データ制御部）であり、各色補正回路、各色データ並べ替え回路、及びＣＰＵなどを含み、ＣＰＵから補間画素１０ｂのデータを一時保存するラインメモリ１６に指示を与える。センサＩＣ制御部１３、Ａ／Ｄ変換部１４及びデータ制御部１５及びラインメモリ１６は、ＡＳＩＣ１２に一体化回路として構成されている。図中、図１と同一符号は、同一又は相当部分を示す。
【００４０】
次に回路動作について説明する。読み取られた補間画素１０ｂの画像データは、同期間中に読み取られるその他の受光素子１０ａの画像データとは主走査方向と直交する方向（副走査方向、原稿搬送方向）に対して設置位置が異なるためデータ補正が必要になる。したがって、Ａ／Ｄ変換部１４で出力されたデジタル画像データのうち、同時に出力された補間画素１０ｂは、データ制御部１５のＣＰＵで一旦、ラインメモリ１６にデータ保存し、後から読み出す。
【００４１】
その後、原稿４が搬送されて、保存された補間画素１０ｂと同じ副走査位置のライン上の受光素子１０ａの出力に相当する位置で、データ制御部１５は、ラインメモリ１６に一時保存していた補間画素１０ｂの画像データをラインメモリ１６から読み出す。すなわち、データ制御部１５は、数ライン前に読み取られた補間画素１０ｂと当該ライン（現行ライン）で読み取られた補間画素１０ｂとのデータの入れ替えを行ってから最終画像データ（ＳＩＧ）としてからＡＳＩＣ１２から出力する。
【００４２】
例えば、補間画素１０ｂが原稿搬送方向にその他の受光画素１０ａと８４μｍ離間されている場合には、原稿４の搬送速度が２８０ｍｍ／ｓｅｃ、密着型イメージセンサの１区間読み取り速度が０．１５ｍｓ／ラインのとき、補間画素１０ｂのデータは２ライン後に補正されたデータに変換され、その後出力される。このようにして、現ラインにおける１ライン分の画像データを補正し、補間画素１０ｂとライン上のその他の受光素子１０ａとの副走査方向における位置ずれに対して、ずれが無い最終画像データ（ＳＩＧ）を出力する。
【００４３】
図６は、この発明の実施の形態１によるイメージセンサ用ＩＣの光電変換部を含む駆動回路を説明する図である。１０ｃは多数の受光素子１０ａを順次スイッチングして蓄積電荷を共通線に送出するアナログスイッチを含むラッチ（ＬＡＴＣＨ）回路領域、１０ｄはラッチ回路領域１０ｃに順次スタート信号（ＳＩ）をシフトさせ、アナログスイッチを順次開閉させるシフトレジスタ（ＳＨＩＦＴ・ＲＥＧＩＳＴＥＲ）回路領域である。図中、図１と同一符号は、同一又は相当部分を示す。
【００４４】
図７は、この発明の実施の形態１によるイメージセンサ用ＩＣの端子位置を説明する図である。ＳＩはスタート信号入力端子、ＣＬＫはクロック信号入力端子、ＣＮＴはカラー・モノクロ切替用入力端子、ＯＥは解像度切替用入力端子、ＶｒｅｆはＧＮＤ電位又は基準レベルモニタ出力端子、ＳＯは隣接するセンサＩＣ１０に継続してスタート信号（ＳＩ）を出力するスタート信号出力端子、ＳｏｕｔはＲＧＢなど光学波長の異なる読み取り出力をそれぞれ出力する画像出力端子であり、カラー・モノクロ切替用入力端子（ＣＮＴ）が論理Ｌの場合には、モノクロ信号としていずれか又は全部の出力端子から画像信号を送出する。ＶＤＤ及びＧＮＤは電源端子を示す。各入出力端子はラッチ回路領域１０ｃ及びシフトレジスタ回路領域１０ｄを除くセンサＩＣ１０の端部に配置され、各パッドはワイヤボンディング接続してセンサ基板１１の所定のパターン位置で接続される。
【００４５】
入力端子のうち、スタート信号入力端子（ＳＩ）を除き、その他の入力端子は、各センサＩＣ１０の対応するその他の入力端子とそれぞれ共通接続される。出力端子のうち、スタート信号出力端子（ＳＯ）を除き、その他の出力端子は、各センサ１Ｃ１０の対応するその他の出力端子とそれぞれ共通接続される。
【００４６】
図８は、この発明の実施の形態１によるイメージセンサ用ＩＣの内部回路図である。クロック信号（ＣＬＫ）に同期して、入力されたスタート信号（ＳＩ）は、Ｄ・ＦＦ（Ｄ・フリップフロップ）回路で構成されたシフトレジスタ回路１０ｄ内をシフトし、前ラインで蓄積されたフォトダイオード（Ｐ）などで構成された受光素子１０ａの電荷をラッチ回路１０ｃに接続されたアナログスイッチ（ＡＳ）を順次開閉する。そして、画像出力は共通線に接続された光電変換電流又は電圧を画像出力端子（Ｓｏｕｔ）から順次アナログ信号として取り出される。この回路は、補間画素１０ｂを１個を付加するのでｍ＋１ビットのシフトレジスタ回路１０ｄ、ラッチ回路１０ｃ及び対応するアナログスイッチ群を１系統保持している。
【００４７】
図８では、カラー・モノクロ切替用端子（ＣＮＴ）は、論理Ｌとし、モノクロ読み取りの場合を示している。したがって、アナログ信号出力は、Ｓｏｕｔ（Ｇ）から出力を取り出すので、その他のＳｏｕｔ（Ｒ）、ＳＯｕｔ（Ｂ）の信号は不要である。同時に出力される場合は、Ｓｏｕｔ（Ｇ）のみを選択して信号処理回路１２で信号処理される。したがって、図８では、信号を取り出す回路は、モノクロ読み取りを説明するため、回路は１系統としているが、Ｓｏｕｔ（Ｇ）を含む３系統の駆動回路がセンサＩＣ１０に内臓されている。
【００４８】
なお、図８では、センサＩＣ１０単体の駆動について説明しているが、初段のセンサＩＣ１０のスタート信号入力端子（ＳＩ）に入力されたスタートパルスはシフトレジスタ回路１０ｄ内をシフトし、センサＩＣ１０のスタート信号出力端子（ＳＯ）から次段のセンサＩＣ１０のＳＩ端子に順次入力される。したがって、Ｓｏｕｔ（Ｇ）は、主走査方向に直線的にセンサＩＣ１０をｎ個並べるので総画素数は補間素子１０ｂを含めてｍ×ｎ＋ｎとなり、この総画素数に対して１ラインの順次出力を得るが、センサＩＣ１０単体をそれぞれ独立して駆動する、すなわち分割駆動させることにより、１ラインの読み取り速度はｎ倍となる。
【００４９】
図９は、この発明の実施の形態１によるイメージセンサ用ＩＣを搭載した密着型イメージセンサの駆動回路を説明する別実施例の図である。図９において、１３はクロック信号（ＣＬＫ）にスタート信号（ＳＩ）を同期させ、センサＩＣ１０の受光素子１０ａに蓄積された光電変換信号を順次、読み出し方向にアナログ信号（Ｓｏｕｔ１、２）を出力させるセンサＩＣ制御部、１４はアナログ信号（Ｓｏｕｔ１、２）をデジタル変換するＡ／Ｄ変換部、１５はデジタル変換されたアナログ信号を信号処理する出力データ制御部であり、各色補正回路、各色データ並べ替え回路、及びＣＰＵなどを含み、ＣＰＵから補間画素１０ｂのデータを一時保存するラインメモリ１６に指示を与える。センサＩＣ制御部１３、Ａ／Ｄ変換部１４及び出力データ制御部１５及びラインメモリ１６は、ＡＳＩＣ１２に一体化回路として構成されている。図中、図５と同一符号は、同一又は相当部分を示す。
【００５０】
次に回路動作について説明する。読み取られた補間画素１０ｂの画像データは、同期間中に読み取られるその他の受光素子１０ａの画像データとは主走査方向と直交する方向（副走査方向、原稿搬送方向）に対して設置位置が異なるため補正が必要になる。したがって、Ａ／Ｄ変換部１４で出力されたデジタル画像データのうち、同時に出力された補間画素１０ｂは、データ制御部１５のＣＰＵで一旦、ラインメモリ１６にデータ保存し、後から読み出す。
【００５１】
その後、原稿４が搬送されて、保存された補間画素１０ｂと同じ副走査位置のライン上の受光素子１０ａの出力に相当する位置で、データ制御部１５は、ラインメモリ１６に一時保存していた補間画素１０ｂの画像データをラインメモリ１６から読み出す。すなわち、データ制御部１５は、数ライン前に読み取られた補間画素１０ｂと当該ライン（現行ライン）で読み取られた補間画素１０ｂとのデータの入れ替えを行ってから最終画像データ（ＳＩＧ）としてからＡＳＩＣ１２から出力する。
【００５２】
図５に示すものは、受光素子１０ａのラインを介して一方の方向のみに集中してセンサＩＣ１０の駆動回路を配置したが、図９では、センサＩＣ１０の受光素子１０ａのラインを跨いで（境にして）両側にセンサＩＣ１０の駆動回路を配置する。すなわち、センサＩＣ１０のｍビットの受光素子１０ａを奇数画素と偶数画素とに振り分けている。
【００５３】
図１０は、この発明の実施の形態１によるイメージセンサ用ＩＣの光電変換部を含む駆動回路を説明する別実施例の図である。１０ｃは多数の受光素子１０ａを順次スイッチングして蓄積電荷を共通線に送出するアナログスイッチを含むラッチ（ＬＡＴＣＨ）回路領域、１０ｄはラッチ回路領域１０ｃに順次スタート信号（ＳＩ）をシフトさせ、アナログスイッチを順次開閉させるシフトレジスタ（ＳＨＩＦＴ・ＲＥＧＩＳＴＥＲ）回路領域である。
【００５４】
図１１は、この発明の実施の形態１によるイメージセンサ用ＩＣの端子位置を説明する別実施例の図である。ＳＩはスタート信号入力端子、ＣＬＫはクロック信号入力端子、ＣＮＴはカラー・モノクロ切替用入力端子、ＯＥは解像度切替用入力端子、ＶｒｅｆはＧＮＤ電位又は基準レベルモニタ出力端子、ＳＯは隣接するセンサＩＣ１０に継続してスタート信号（ＳＩ）を出力するスタート信号出力端子、Ｓｏｕｔ１、２は、ＲＧＢなど光学波長の異なる読み取り出力をそれぞれ出力する画像出力端子であり、カラー・モノクロ切替用入力端子（ＣＮＴ）が論理Ｌの場合には、モノクロ信号としていずれか又は全部の出力端子から画像信号を送出する。ＶＤＤ及びＧＮＤは電源入力端子を示す。各入出力端子はラッチ回路領域１０ｃ及びシフトレジスタ回路領域１０ｄを除くセンサＩＣ１０の端部に配置され、各接続パッドはワイヤボンディング接続してセンサ基板１１の所定のパターン位置で接続される。
【００５５】
入力端子のうち、スタート信号入力端子（ＳＩ）を除き、その他の入力端子は、各センサＩＣ１０の対応するその他の入力端子とそれぞれ共通接続される。出力端子のうち、スタート信号出力端子（ＳＯ）を除き、その他の出力端子は、各センサ１Ｃ１０の対応するその他の出力端子とそれぞれ共通接続される。
【００５６】
図１２は、この発明の実施の形態１によるイメージセンサ用ＩＣの別実施例による内部回路図である。クロック信号（ＣＬＫ）に同期して、入力されたスタート信号（ＳＩ）は、Ｄ・ＦＦ（Ｄ・フリップフロップ）回路で構成されたシフトレジスタ回路１０ｄ内をシフトし、前ラインで蓄積されたフォトダイオード（Ｐ）などで構成された受光素子１０ａの電荷をラッチ回路１０ｃに接続されたアナログスイッチ（ＡＳ）を順次開閉する。そして、画像出力は共通線に接続された光電変換電流又は電圧を画像出力端子（Ｓｏｕｔ１、２）から順次アナログ信号として取り出される。この回路は、補間画素１０ｂを１個を付加するのでｍ／２＋１ビットのシフトレジスタ回路１０ｄ、ラッチ回路１０ｃ及びアナログスイッチ群を２系統保持している。
【００５７】
図１２では、カラー・モノクロ切替用端子（ＣＮＴ）は、論理Ｌとし、モノクロ読み取りの場合を示している。したがって、アナログ信号出力は、Ｓｏｕｔ１（Ｇ）及びＳｏｕｔ２（Ｇ）から出力を取り出すので、その他のＳｏｕｔ１、２（Ｒ）、Ｓｏｕｔ１、２（Ｂ）の信号は不要である。同時に出力される場合は、Ｓｏｕｔ１、２（Ｇ）のみを選択して信号処理回路１２で信号処理される。したがって、図１２では、信号を取り出す回路は、モノクロ読み取りを説明するため、ＲＧＢ回路は１系統としているが、駆動回路はＳｏｕｔ１、２（Ｇ）を含む３系統の駆動回路をセンサＩＣ１０に内臓している。
【００５８】
奇数画素と偶数画素とに振り分けた画像データは、データ制御部１５のシフトレジスタなどから交互に出力される並べ替え回路を用いてデータ位置変換を行う。
【００５９】
なお、図１２では、受光素子１０ａの奇数番側に補間素子１０ｂを設け、受光素子１０ａの偶数番側は補間素子１０ｂに対応するダミービット（補間画素に接続されないビット）とし、スタート信号（ＳＩ）のシフトパルスを共通化したが、スタート信号（ＳＩ）及びクロック信号（ＣＬＫ）を奇数番側と偶数番側とで独立させて駆動させる場合には、ダミービットは不要である。
【００６０】
アナログ画像データを、奇数画素と偶数画素とに振り分けることで、シフトレジスタ回路１０ｄやラッチ回路１０ｃは、センサＩＣ１０の両側に配置され、画素密度が高くてもセンサＩＣ１０内の駆動回路としての配置が容易になる。
【００６１】
実施の形態１では、四角形の受光素子１０ａ及び補間素子１０ｂは４辺ともセンサＩＣ１０のエッジ（一方の対辺）に対して角度を持たせて配置したが、受光素子１０ａ、補間素子１０ｂはいずれかの辺が図１３に示すようにセンサＩＣ１０のエッジに沿って略平行に配置しても良く、この場合は、センサＩＣ１０のエッジと受光素子１０ａ、補間素子１０ｂとの離間距離を確保できるので、ダイシング時のセンサチップの欠けによる不都合に対処することができる。
【００６２】
また、図１４に示すように搬送方向（副走査方向）の受光面積とエッジとの距離とを考慮して受光素子１０ａ、補間素子１０ｂは平面が６角形状やその他の多角形状で構成しても良い。
【００６３】
以上から、この発明の実施の形態１によれば、センサＩＣ１０を所定のピッチで配列しても仮想画素が生じない高密度対応のイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサを得る効果がある。
【００６４】
実施の形態２．
実施の形態１では、補間素子１０ｂは読み出し方向端部（終端部）に設けたが、実施の形態２では、読み出し方向開始端部にも設け、隣接するセンサＩＣ１０同士の端部において、直線的に配置された受光素子１０ａの隙間の搬送方向両側に補間素子１０ｂを設ける場合について説明する。
【００６５】
図１５は、この発明の実施の形態２によるイメージセンサ用ＩＣの部分拡大平面図である。図１５において、１０ｂ１はセンサＩＣ１０の読み出し方向終端部に設けた補間素子（補間画素）、１０ｂ２はセンサＩＣ１０の読み出し方向開始端部に設けた補間素子（補間画素）である。図１５において、その他の位置関係については、実施の形態１で説明したものと同一であるので説明を省略する。図中、図２と同一符号は、同一又は相当部分を示す。
【００６６】
図１６は、この発明の実施の形態２によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。センサＩＣ１０は、一定のピッチで配列され、受光素子１０ａはセンサＩＣ１０の一方のコーナー端部から対向する他方のコーナー端部に配置される。センサＩＣ１０は、同一サイズの半導体基板であり、半導体ウェファから切り出して直接、センサ基板１１にダイボンディングされる。
【００６７】
センサＩＣ１０のコーナー端部には、仮想画素を補うように補間画素１０ｂ１、１０ｂ２が形成されている。図１６では、補間画素１０ｂ１はセンサＩＣ１０の主走査方向（読み取り幅方向）の所定位置である開始画素１０ａ１から始まり最終画素１０ａｍで終わる最終画素１０ａｍ側の端部に設けられている。補間画素１０ｂ２はセンサＩＣ１０の主走査方向（読み取り幅方向）の所定位置である開始画素１０ａ１から始まり最終画素１０ａｍで終わる開始画素１０ａ１の端部に設けている。図中、図２と同一符号は、同一又は相当部分を示す。
【００６８】
したがって、センサ基板１１にセンサＩＣ１０を載置して密着型イメージセンサとして使用する場合には、主走査方向に直線的にセンサＩＣ１０をｎ個並べるので総画素数は、副走査方向に対向した一方側の補間素子１０ｂを含めてｍ×ｎ＋ｎとなる。
【００６９】
図１７は、この発明の実施の形態２によるイメージセンサ用ＩＣの内部回路図である。クロック信号（ＣＬＫ）に同期して、入力されたスタート信号（ＳＩ）は、Ｄ・ＦＦ（Ｄ・フリップフロップ）回路で構成されたシフトレジスタ回路１０ｄ内をシフトし、前ラインで蓄積されたフォトダイオード（Ｐ）などで構成された受光素子１０ａの電荷をラッチ回路１０ｃに接続されたアナログスイッチ（ＡＳ）を順次開閉する。そして、画像出力は共通線に接続された光電変換電流又は電圧を画像出力端子（Ｓｏｕｔ１、２）から順次アナログ信号として取り出される。この回路は、センサＩＣ１０の受光素子１０ａを介して一方の側の端部と他方の側の端部に補間画素１０ｂ１、１０ｂ２をそれぞれ付加するのでｍ／２＋１ビットのシフトレジスタ回路１０ｄ、ラッチ回路１０ｃ及びアナログスイッチ群を２系統保持している。
【００７０】
図１７では、カラー・モノクロ切替用端子（ＣＮＴ）は、論理Ｌとし、モノクロ読み取りの場合を示している。したがって、アナログ信号出力は、Ｓｏｕｔ１（Ｇ）及びＳｏｕｔ２（Ｇ）から出力を取り出すので、その他のＳｏｕｔ１、２（Ｒ）、Ｓｏｕｔ１、２（Ｂ）の信号は不要である。同時に出力される場合は、Ｓｏｕｔ１、２（Ｇ）のみを選択して信号処理回路１２で信号処理される。したがって、図１７では、信号を取り出す回路は、モノクロ読み取りを説明するため、ＲＧＢ回路は１系統としているが、駆動回路はＳｏｕｔ１、２（Ｇ）を含む３系統の駆動回路をセンサＩＣ１０に内臓している。
【００７１】
アナログ画像データを、奇数画素と偶数画素とに振り分けることで、シフトレジスタ１０ｄやラッチ回路１０ｃは、センサＩＣ１０の両側に配置され、画素密度が高くても配置が容易となる。奇数画素と偶数画素とに振り分けた画像データは、データ制御部１５に同時に入力され、奇数偶数データを交互に出力する並べ替え回路を介してデータ位置変換を行ってからラインメモリ１６に収納される。同時に補間画素１０ｂ１、１０ｂ２のデータ入れ替えを行う。
【００７２】
なお、図１７では、受光素子１０ａの奇数番側に補間素子１０ｂ１を設け、受光素子１０ａの偶数番側に補間素子１０ｂ２を設けているので選択信号でいずれか一方のデータは削除される。すなわち、受光素子１０ａの奇数番側最終画素のさらに外側に補間画素１０ｂ１を設け、受光素子１０ａの偶数番側開始画素のさらに外側に補間画素１０ｂ２を設けているので、この場合には、２個の補間画素１０ｂ１、１０ｂ２に対してあらかじめラインメモリ１６に収納する補間画素１０ｂ１、１０ｂ２のデータを原稿４に対して正逆の搬送方向信号(選択信号)で選択切替する。
【００７３】
図１８は、この発明の実施の形態２によるイメージセンサ用ＩＣの画像データの並べ替えを説明する図であり、図１８（ａ）はシフトレジスタ１０ｄのセル番地、図１８（ｂ）は並べ換え順序、図１８（ｃ）は補間画素の入れ替え、図１８（ｄ）は選択信号による補間画素の選択を、それぞれ示している。
【００７４】
図１８では、奇数画素（ａ１〜ａ２８７）の１４４個の画素と１個の補間画素（ｂ１）、及び偶数画素（ａ２〜ａ２８８）の１４４個の画素と１個の補間画素（ｂ２）をアナログ・デジタル変換部（Ａ／Ｄ変換部）１４でデジタル変換した後、セルｂ２、ａ１、ａ２、ａ３、・・・ａ２８４、ａ２８５、ａ２８６、ａ２８７、ａ２８８、ｂ１の順に２９０画素データを並び替え、その後、セルｂ１、ｂ２の数ライン前のデータと置き換えて、その後、選択信号でいずれか一方のセルデータを削除し、仮想画素の補間としてのデータ補間を行い、２８９ビットの画像データを送出する。
【００７５】
したがって、センサ基板１１にセンサＩＣ１０を載置して密着型イメージセンサとして使用する場合には、主走査方向に直線的にセンサＩＣ１０をｎ個並べるので総画素数は補間素子１０ｂを含めて２８９×ｎ個となる。
【００７６】
なお、実施の形態２では、補間画素１０ｂは、受光素子１０ａと同一形状としたが、図１９に示すように補間画素１０ｂと受光素子１０ａのサイズを異なるようにようにしても良く、図２０に示すように受光素子１０ａは千鳥配置し、千鳥配置した受光素子１０ａを補うように補間画素１０ｂを適宜設置しても良い。
【００７７】
以上から、この発明の実施の形態２によれば、受光素子１０ａや補間素子１０ｂなどを駆動する駆動回路を直線状に配列した受光素子１０ａを境にして半導体基板の両側に振り分けたので、センサＩＣ１０を所定のピッチで配列しても仮想画素が生じない高密度対応のイメージセンサＩＣ及びそれを用いた密着型イメージセンサを得る効果があると共に補間素子１０ｂは受光素子１０ａの両側にあるので、原稿４の搬送方向に正逆の変化があっても仮想画素に対する補間を容易に行うことができる。
【００７８】
実施の形態３．
実施の形態１〜２では、ＣＮＴ信号は”Ｌ”とし、主としてモノクロの読み取りについて説明したが、実施の形態３では、カラー読み取りを行う場合について説明する。
【００７９】
図２１は、この発明の実施の形態３によるイメージセンサ用ＩＣの部分拡大平面図である。図２１において、１００は受光面を有するセンサＩＣ、１００ａｇは受光面に光学波長が約５２５ｎｍの光を吸収又は反射させ、光を透過又は遮光させることにより選択的に光を受光する緑色フィルタを塗布又は蒸着した受光素子、１００ａｂは受光面に光学波長が約４７５ｎｍの光を吸収又は反射させ、光を透過又は遮光させることにより選択的に光を受光する青色フィルタを塗布又は蒸着した受光素子、１００ａｒは受光面に光学波長が約６４０ｎｍの光を吸収又は反射させ、光を透過又は遮光させることにより選択的に光を受光する赤色フィルタを塗布又は蒸着した受光素子である。いずれもセンサＩＣ１００の受光部に相当する。
【００８０】
１００ｂｇは受光面に光学波長が約５２５ｎｍの光を吸収又は反射させ、光を透過又は遮光させることにより選択的に光を受光する緑色フィルタを塗布又は蒸着した補間素子、１００ｂｂは受光面に光学波長が約４７５ｎｍの光を吸収又は反射させ、光を透過又は遮光させることにより選択的に光を受光する青色フィルタを塗布又は蒸着した補間素子、１００ｂｒは受光面に光学波長が約６４０ｎｍの光を吸収又は反射させ、光を透過又は遮光させることにより選択的に光を受光する赤色フィルタを塗布又は蒸着した補間素子である。いずれもセンサＩＣ１００の受光部に相当する。
【００８１】
センサＩＣ１００は、平面が矩形、平行四辺形又は菱形形状をしており、受光素子１００ａｇ、１００ａｂ、１００ａｒは、センサＩＣ１００に直線状に配置されるが、センサＩＣ１００の端面に対して傾斜して設置される。補間素子１００ｂｇ、１００ｂｂ、１００ｂｒはセンサＩＣ１００端部に設けられる。
図２１では、互いに隣接するセンサＩＣ１００の隙間（Ｄ）が０．０１ｍｍ〜０．０５ｍｍ、受光素子１００ａｇ、１００ａｂ、１００ａｒのそれぞれの画素密度が約６００ＤＰＩである場合について説明する。４２μｍの同一ピッチで直線状に受光素子１００ａｇ、１００ａｂ、１００ａｒを配列すると仮想画素（ＩＣの隙間領域に位置し、物理的に形成できない受光素子）が発生する。したがって、直線状に配列された受光素子１００ａｇ、１００ａｂ、１００ａｒに直交するセンサＩＣ１００の端部位置に補間素子１００ｂｇ、１００ｂｂ、１００ｂｒを形成することにより、仮想画素に対する補間画素としている。
【００８２】
センサＩＣ１００は、一定のピッチで配列され、受光素子１００ａｇ、１００ａｂ、１００ａｒはセンサＩＣ１００の一方のコーナー端部から対向する他方のコーナー端部まで配置される。センサＩＣ１００は、同一サイズの半導体基板であり、半導体ウェファから切り出して直接、センサ基板１１にダイボンディングされる。その他の構成については実施の形態１に準ずるので説明を省略する。
【００８３】
図２２は、この発明の実施の形態３によるイメージセンサ用ＩＣの内部回路図である。
クロック信号（ＣＬＫ）に同期して、入力されたスタート信号（ＳＩ）は、Ｄ・ＦＦ（Ｄ・フリップフロップ）回路で構成されたシフトレジスタ回路１００ｄ内をシフトし、前ラインで蓄積されたフォトダイオード（Ｐ）などで構成された受光素子１００ａｇ、１００ａｂ、１００ａｒの電荷をラッチ回路１００ｃに接続されたアナログスイッチ（ＡＳ）を順次開閉する。そして、画像出力は共通線に接続された光電変換電流又は電圧を３系統の画像出力端子（Ｓｏｕｔ）から順次アナログ信号として取り出される。この回路は、補間画素を１個を付加するのでｍ＋１ビットのシフトレジスタ１００ｄ、ラッチ回路１００ｃ及びアナログスイッチ群を保持している。
【００８４】
図２２では、カラー・モノクロ切替用端子（ＣＮＴ）は、論理Ｈとし、カラー画像読み取りの場合を示している。したがって、アナログ信号出力は、Ｓｏｕｔ（Ｇ）、Ｓｏｕｔ（Ｂ）及びＳＯｕｔ（Ｒ）のそれぞれから出力を取り出す。したがって、センサＩＣ１００には、ＲＧＢ信号をそれぞれ取り出す３系統の駆動回路があり、共通して入力されるクロック信号（ＣＬＫ）、スタート信号（ＳＩ）により、３系統は同期して同時に出力される。図中、図２１と同一符号は、同一又は相当部分を示す。
【００８５】
なお、図２２では、センサＩＣ１００単体の駆動について説明しているが、初段のセンサＩＣ１００のスタート信号入力端子（ＳＩ）に入力されたスタートパルスはシフトレジスタ回路１００ｄ内をシフトし、センサＩＣ１００のスタート信号出力端子（ＳＯ）から次段のセンサＩＣ１００のＳＩ端子に順次入力される。
【００８６】
したがって、Ｓｏｕｔ（Ｒ）、Ｓｏｕｔ（Ｇ）、Ｓｏｕｔ（Ｂ）は、主走査方向に直線的にセンサＩＣ１００をｎ個並べるので総画素数は補間素子１００ｂｇ、１００ｂｂ、１００ｂｒを含めて単色あたりｍ×ｎ＋ｎとなり、この総画素数に対して１ラインの順次出力を得るが、センサＩＣ１０単体をそれぞれ独立して駆動する、すなわち、分割駆動させることにより、１ラインの読み取り速度はｎ倍となる。
【００８７】
図２３は、この発明の実施の形態３によるイメージセンサ用ＩＣを搭載した密着型イメージセンサの駆動回路を説明する図である。なお、構成は実施の形態１で説明したものと同一である。図２３では、センサＩＣ１００から出力されるＳｏｕｔ（Ｒ）（Ｇ）（Ｂ）は３系統あることを表示し、それぞれの系統で偶数モードと偶数数モードとの２系統があることを表示している。図中、図２１と同一符号は、同一又は相当部分を示す。
【００８８】
次に回路動作について説明する。読み取られた補間画素１００ｂｇ、１００ｂｂ、１００ｂｒの３系統の画像データは、同期間中に読み取られるその他の受光素子１００ａｇ、１００ａｂ、１００ａｒの３系統の画像データとは主走査方向と直交する方向（副走査方向、原稿搬送方向）に対して設置位置が異なるため補正が必要になる。したがって、Ａ／Ｄ変換部１４で出力されたデジタル画像データのうち、同時に出力された補間画素１００ｂｇ、１００ｂｂ、１００ｂｒは、データ制御部１５のＣＰＵの指示で一旦、ラインメモリ１６にデータを保存し、後から読み出す。
【００８９】
その後、原稿４が搬送されて、保存された補間画素１００ｂｇ、１００ｂｂ、１００ｂｒと同じ副走査位置のライン上の受光素子１００ａｇ、１００ａｂ、１００ａｒの出力に相当する読み取り位置で、データ制御部１５はラインメモリ１６に一時保存していた補間画素１００ｂｇ、１００ｂｂ、１００ｂｒの画像データをラインメモリ１６から読み出す。すなわち、データ制御部１５は、数ライン前に読み取られた補間画素１００ｂｇ、１００ｂｂ、１００ｂｒと当該ライン（現行ライン）で読み取られた補間画素１００ｂｇ、１００ｂｂ、１００ｂｒとのデータの入れ替えを行ってから最終画像データ（ＳＩＧ）としてからＡＳＩＣ１２から出力する。
【００９０】
例えば、補間画素補間画素１００ｂｇ、１００ｂｂ、１００ｂｒが図２１に示す原稿搬送方向にその他の受光画素１０ａと距離（Ｌ）が８４μｍ離間されている場合には、原稿４の搬送速度が２８０ｍｍ／ｓｅｃ、密着型イメージセンサの１区間読み取り速度が０．１５ｍｓ／ラインのとき、補間画素１０ｂのデータは２ライン後に補正されたデータに変換され、出力される。このようにして、現ラインにおける１ライン分の画像データを補正し、補間画素１００ｂｇ、１００ｂｂ、１００ｂｒとライン上のその他の受光素子１００ａｇ、１００ａｂ、１００ａｒとの副走査方向における位置ずれに対して、ずれが無い最終画像データ（ＳＩＧ）を出力する。
【００９１】
次に図２１では、センサＩＣ１００の１個の受光部画素(セル)内に光学波長の異なる３個のフィルタを設けたが、それぞれの受光部画素にフィルタ毎を１個だけ設けた場合について説明する。図２４は、この発明の実施の形態３によるイメージセンサ用ＩＣの別実施例による部分拡大平面図である。図中、図２１と同一符号は、同一又は相当部分を示す。図２４では、受光素子１００ａｇ、１００ａｂ、１００ａｒは光学波長毎（各色毎）に搬送方向側に分かれてそれぞれが主走査方向側に直線的に平行して配置される。補間素子１００ｂｇ、１００ｂｂ、１００ｂｒは光学波長毎（各色毎）に受光素子１００ａｇ、１００ａｂ、１００ａｒと一定の距離（Ｌｇ、Ｌｂ、Ｌｒ）離間して搬送方向側に隔離して配置される。すなわち、受光素子１００ａｇ、１００ａｂ、１００ａｒ及び補間素子１００ｂｇ、１００ｂｂ、１００ｂｒは異なる光学波長毎に搬送方向又は逆搬送方向に隔離される。
【００９２】
以上から、この発明の実施の形態３によれば、センサＩＣ１００を所定のピッチで配列しても仮想画素が生じない高密度対応のイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサを得る効果があると共にカラー画像の読み取りに対しても対応することができる。
【００９３】
実施の形態１〜３では、対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に受光素子を配置し、受光素子は、半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置するようにしたが、図２５に示すように一方の辺の所定位置から始まる受光素子を一方の辺の中心付近に配置し、受光素子の終端となる所定位置を他方の辺のコーナー付近に配置し、センサＩＣを並べて受光素子が直線状になるようにしても良い。
【００９４】
実施の形態１〜３では、対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に受光素子を配置し、受光素子は、半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置するようにしたが、図２６に示すように一方の辺の所定位置から始まる受光素子を一方の辺のコーナー付近に配置し、受光素子の終端となる所定位置を他方の辺のコーナー付近に配置し、センサＩＣを並べて受光素子が直線状になるようにしても良い。
【００９５】
実施の形態１〜３では、対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に受光素子を配置し、受光素子は、半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置するようにしたが、図２７に示すように一方の対辺の所定位置から始まる受光素子を一方の辺の中心付近に配置し、受光素子の終端となる所定位置を他方の辺の中心付近に配置し、センサＩＣを並べて受光素子が直線状になるようにしても良い。すなわち、少なくとも一方の一組の対辺が受光素子と傾斜していても良い。
【００９６】
なお、図２７に示す平行四辺形形状のセンサＩＣを分割し、台形形状のセンサＩＣにしたものでは、同一のセンサＩＣを用いた場合には、センサＩＣ毎にデータを交互に並べ替える必要があり、補間素子の配置方法が複雑になると共に直線的に配置した受光素子に対して両側にセンサＩＣの駆動回路を配置することが困難となり、高解像度に対応するセンサＩＣに対する適用が困難である。
【００９７】
次にウェハから切り出した半導体基板上にパターン形成したセンサＩＣ１０、１００の製造方法について説明する。半導体基板は厚みが０．１５ｍｍのシリコンウェハを裏面研磨し、約０．１〜０．１３ｍｍの厚みとしたものを使用する。
【００９８】
まず、半導体基板の表面に光を受光するフォトダイオード（Ｐ）パターンと、フォトダイオード（Ｐ）パターンに蓄積した電荷を取り出すスイッチング回路を形成するアナログスイッチ（ＡＳ）と、アナログスイッチを順次開閉させるシフトレジスタ回路１０ｄパターンと、シフトレジスタ回路１０ｄパターンで形成されたシフトレジスタ回路１０ｄ、１００ｄの出力信号を一時保持するラッチ回路１０ｃ、１００ｃパターン、それらパターンを保護する保護膜パターンなどを含み、半導体基板に形成するパターンを露光マスクと露光装置を用いてパターン形成する（パターン形成工程）。
【００９９】
次に、半導体基板表面に形成されたセンサＩＣ１０、１００の特性試験後、ウェハに形成された多数のセンサＩＣ１０、１００をパターン形成工程時にあらかじめ隣接するセンサＩＣ１０、１００同士の隙間に設けたスクライブラインに沿ってダイサーでカッティングする。ダイサーの刃幅は３０μｍ〜３５μｍとするのでスクライブ幅は３５μｍ〜４５μｍとなる。矩形形状のスクライブラインに対しては、直交するＸＹ方向にフルカットする。平行四辺形形状のスクライブラインでは、一方の対辺側はフルカットし、他方の対辺側はハーフカットする。菱形形状のスクライブラインでは、両方の対辺側ともハーフカットする。（ダイシング工程）。
【０１００】
次に、センサＩＣ１０、１００が離散しないように半導体ウェハ裏面全面にはＵＶテープがあらかじめ貼り付けてあるのでＵＶ露光を行い、ウェハとＵＶテープとの接着力を低下させる。（ＵＶ露光工程）。
【０１０１】
次に、ダイシング工程でハーフカットされたウェハを用いたセンサＩＣ１０，１００については、ハーフカットライン方向に対してエキスパンドする。
【０１０２】
次に、切り出したセンサＩＣ１０、１００を特性試験の結果に基づいて光量ランク毎にチップトレイなどに収納し、その後、ダイボンディングする。次にセンサＩＣ１０、１００の各端子（パッド）とセンサ基板１１の所定パターンとを電気接続する。光量ランクが比較的一定している場合には切り出したセンサＩＣ１０、１００を直接、ダイボンダでセンサ基板１１に載置しても良い。
【０１０３】
なお、レーザ照射でシリコンの電子を剥ぎ取るようなフェムト秒レーザーでは、スクライブラインに発生する熱による変性がほとんど無い状態でシリコン単結晶がアモルファス化するのでダメージなくダイシングすることができるのでダイシング工程におけるフルカット、ハーフカットの区別を行わなくても良い。
【０１０４】
また、イメージセンサ用ＩＣの場合、センサＩＣ１０、１００の表面層にのみパターンを形成するので、表面側からスクライブすることで裏面側に向かって傾斜や軽度の端部チップの欠けがあっても使用可能である。
【０１０５】
以上、実施の形態１〜３による製造方法を含むイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサは、はそれぞれの形態及びそれぞれの実施例を互いに組み合わせて実施できる。
【符号の説明】
【０１０６】
１・・光源 ２・・基板 ３・・フレキシブル基板
４・・原稿（被照射体） ５・・導光体 ５ａ・・光散乱層 ６・・ホルダ
７・・筐体 ８・・透過体 ８ａ・・読み取り位置
９・・レンズ体（ロッドレンズアレイ）
１０・・センサＩＣ
１０ａ・・受光素子（受光部）
１０ａ１・・センサＩＣの所定位置にある受光素子の開始画素
１０ａｍ・・センサＩＣの所定位置にある受光素子の最終画素
１０ｂ・・補間素子（補間画素）
１０ｂ１・・読み出し方向終端部に設けた補間素子
１０ｂ２・・読み出し方向開始端部に設けた補間素子
１０ｃ・・ラッチ回路（ラッチ回路領域）
１０ｄ・・シフトレジスタ回路（シフトレジスタ回路領域）
１１・・センサ基板 １２・・信号処理回路（ＡＳＩＣ）
１３・・センサＩＣ制御部 １４・・Ａ／Ｄ変換部
１５・・出力データ制御部 １６・・ラインメモリ
１００・・センサＩＣ １００ａ・・受光素子
１００ａｇ・・緑色フィルタを付加した受光素子
１００ａｂ・・青色フィルタを付加した受光素子
１００ａｒ・・赤色フィルタを付加した受光素子
１００ｂｇ・・緑色フィルタを付加した補間素子
１００ｂｂ・・青色フィルタを付加した補間素子
１００ｂｒ・・赤色フィルタを付加した補間素子
【技術分野】
【０００１】
この発明は、ファクシミリ、複写機、スキャナ等の原稿読取部に使用されるマルチチップ搭載型のイメージセンサに使用するイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサに関するものである。
【背景技術】
【０００２】
複数個のセンサチップを直線状に並べて１次元走査型のイメージセンサを構成するマルチチップ搭載型の密着型イメージセンサが普及している。マルチチップ型のセンサチップを適用する場合には、製造上の観点から原理的にセンサチップ間の間隙を必要とする。一方密着型イメージセンサの高密度化に伴い、センサチップ間の間隙による仮想画素の扱いが問題になる。
【０００３】
例えば、特開平１１−３３１４９２号公報図３（特許文献１参照）には、基板９上に受光部面１０ａの高いＩＣチップ１０と、受光部面１１ａの低いＩＣチップ１１とを交互に配列し、ＩＣチップ１０の端面は切欠部としての傾斜面１０ｃを形成し逆台形状とした、マルチチップ型のイメージセンサが開示されている。
【０００４】
特開平７−５２４５１号公報図９（特許文献２参照）には、ＬＥＤ素子３３が台形形状をしており、正逆交互に横一列に配列することでＬＥＤ素子の充填密度を高くしたＬＥＤアレイが開示されている。
【０００５】
特開平６−２１８９８５号公報図４（特許文献３参照）には、回転ブレードの剛性を高め、回転ブレードを傾斜させながらダイシングを行い、光学素子チップ１の表面側の縁３ａを突出させ、裏面側の縁３ｂを退避させるようにした読み取り装置が開示されている。
【０００６】
また他の欠落画素の対策手段として、例えば特開平２−８７８６９（特許文献４参照）では、ＩＣイメージセンサチップ３を千鳥型に配列して隣接するＩＣイメージセンサチップ３の受光画素部の連続性が保てるようにしたマルチチップ型イメージセンサが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−３３１４９２号公報（第３図）
【特許文献２】特開平７−５２４５１号公報（第９図）
【特許文献３】特開平６−２１８９８５号公報（第４図）
【特許文献４】特開平２−８７８６９号公報(第１図)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載のものは、受光部面１０ａの高いＩＣチップ１０と、受光部面１１ａの低いＩＣチップ１１とを交互に配列するため、２種類のＩＣチップを使用せざるを得ないという課題があった。
【０００９】
特許文献２に記載のものは、台形形状のＬＥＤ素子３３とすることでＬＥＤ素子３３の充填密度を高くできるものの隣接するＬＥＤ素子３３間の隙間に関しては記載が無い。
【００１０】
特許文献３に記載のものは、ダイボンダなどによる自動実装時においては、実装精度に起因するチップ同士の衝突（接触）を考慮するためチップ間をあらかじめ隔離して実装する必要がある。また精度良く実装できても下部に位置する銀ペースト８などの接着剤の上に機械実装するため、実装後の位置変化があるという課題があった。
【００１１】
特許文献４に記載のものは、イメージセンサチップ３を千鳥配列させているために、画素の副走査方向位置が隣接するイメージセンサチップ３毎に異なるため、イメージセンサチップ３毎に多数の画素が異なる違和感のある画像となり、画像品質の悪化を招くという課題があった。
【００１２】
この発明は上記のような課題を解消するためになされたものであり、センサチップを所定のピッチで配列しても仮想画素が生じない高密度対応のイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサを提供することを目的とする。
【課題を解決するための手段】
【００１３】
請求項１に係る発明のイメージセンサ用ＩＣは、対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に配置され、前記半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置した受光素子と、直線的に配置された前記受光素子と前記一組の対辺とで成す角度が広角となる領域側の前記一組の対辺一端部又は両端部に設けられ、直線的に配置された前記受光素子と傾斜角度があると共に直線的に配置された前記受光素子の外側に光を受光する補間素子とを備えたものである。
【００１４】
請求項２に係る発明のイメージセンサ用ＩＣは、前記受光素子及び前記補間素子を駆動する駆動回路が、直線的に配置された前記受光素子を境にして前記半導体基板の両側に振り分けられている請求項１に記載のものである。
【００１５】
請求項３に係る発明のイメージセンサ用ＩＣは、前記半導体基板を等ピッチで並べ、前記受光素子及び前記補間素子を直線状に延在させた請求項１に記載のものである。
【００１６】
請求項４に係る発明のイメージセンサ用ＩＣは、個々の前記受光素子及び個々の前記補間素子の受光面には、光を透過又は遮光する光学波長の異なる複数のフィルタが塗布又は蒸着されている請求項１に記載のものである。
【００１７】
請求項５に係る発明のイメージセンサ用ＩＣは、前記受光素子及び前記補間素子の受光面には、光を透過又は遮光する光学波長の異なるフィルタが塗布又は蒸着されており、前記受光素子及び前記補間素子は異なる光学波長毎に搬送方向又は逆搬送方向に隔離される請求項１に記載のものである。
【００１８】
請求項６に係る発明の密着型イメージセンサは、対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に配置され、前記半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置した受光素子、直線的に配置された前記受光素子と前記一組の対辺とで成す角度が広角となる領域側の前記一組の対辺一端部又は両端部に設けられ、直線的に配置された前記受光素子と傾斜角度があると共に直線的に配置された前記受光素子の外側に光を受光する補間素子を有するイメージセンサ用ＩＣと、このイメージセンサ用ＩＣの前記受光素子に沿って配置され、搬送方向に搬送される被照射体で反射した光を収束し、前記イメージセンサ用ＩＣに光を受光させるレンズ体と、前記イメージセンサ用ＩＣを載置するセンサ基板とを備えたものである。
【００１９】
請求項７に係る発明の密着型イメージセンサは、前記受光素子及び前記補間素子を駆動する駆動回路が、直線的に配置された前記受光素子を境にして前記半導体基板の両側に振り分けられている請求項６に記載のものである。
【００２０】
請求項８に係る発明の密着型イメージセンサは、前記半導体基板を等ピッチで並べ、前記受光素子及び前記補間素子を直線状に延在させた請求項６に記載のものである。
【００２１】
請求項９に係る発明の密着型イメージセンサは、個々の前記受光素子及び個々の前記補間素子の受光面には、光を透過又は遮光する光学波長の異なる複数のフィルタが塗布又は蒸着されている請求項６に記載のものである。
【００２２】
請求項１０に係る発明の密着型イメージセンサは、前記受光素子及び前記補間素子の受光面には、光を透過又は遮光する光学波長の異なるフィルタが塗布又は蒸着されており、前記受光素子及び前記補間素子は異なる光学波長毎に搬送方向又は逆搬送方向に直線状に平行して配置される請求項６に記載のものである。
【発明の効果】
【００２３】
この発明に係るイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサによれば、センサＩＣを所定のピッチで配列しても仮想画素が生じない高密度対応のイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサを得る効果がある。
【図面の簡単な説明】
【００２４】
【図１】この発明の実施の形態１による密着型イメージセンサの組み立て展開図である。
【図２】この発明の形態１によるイメージセンサ用ＩＣとレンズ体との位置関係を説明する図である。
【図３】この発明の実施の形態１によるイメージセンサ用ＩＣの部分拡大平面図である。
【図４】この発明の実施の形態１によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。
【図５】この発明の実施の形態１によるイメージセンサ用ＩＣを搭載した密着型イメージセンサの駆動回路を説明する図である。
【図６】この発明の実施の形態１によるイメージセンサ用ＩＣの光電変換部を含む駆動回路を説明する図である。
【図７】この発明の実施の形態１によるイメージセンサ用ＩＣの端子位置を説明する図である。
【図８】この発明の実施の形態１によるイメージセンサ用ＩＣの内部回路図である。
【図９】この発明の実施の形態１によるイメージセンサ用ＩＣを搭載した密着型イメージセンサの駆動回路を説明する別実施例の図である。
【図１０】この発明の実施の形態１によるイメージセンサ用ＩＣの光電変換部を含む駆動回路を説明する別実施例の図である。
【図１１】この発明の実施の形態１によるイメージセンサ用ＩＣの端子位置を説明する別実施例の図である。
【図１２】この発明の実施の形態１によるイメージセンサ用ＩＣの別実施例による内部回路図である。
【図１３】この発明の実施の形態１によるイメージセンサ用ＩＣの別実施例による平面図である。
【図１４】この発明の実施の形態１によるイメージセンサ用ＩＣの別実施例による平面図である。
【図１５】この発明の実施の形態２によるイメージセンサ用ＩＣの部分拡大平面図である。
【図１６】この発明の実施の形態２によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。
【図１７】この発明の実施の形態２によるイメージセンサ用ＩＣの内部回路図である。
【図１８】この発明の実施の形態２によるイメージセンサ用ＩＣの画像データの並べ替えを説明する図であり、図１８（ａ）はシフトレジスタのセル番地、図１８（ｂ）は並べ換え順序、図１８（ｃ）は補間画素の入れ替え、図１８（ｄ）は選択信号による補間画素の選択を説明する図である。
【図１９】この発明の実施の形態２によるイメージセンサ用ＩＣの別実施例による平面図である。
【図２０】この発明の実施の形態２によるイメージセンサ用ＩＣの別実施例による平面図である。
【図２１】この発明の実施の形態３によるイメージセンサ用ＩＣの部分拡大平面図である。
【図２２】この発明の実施の形態３によるイメージセンサ用ＩＣの内部回路図である。
【図２３】この発明の実施の形態３によるイメージセンサ用ＩＣを搭載した密着型イメージセンサの駆動回路を説明する図である。
【図２４】この発明の実施の形態３によるイメージセンサ用ＩＣの別実施例による部分拡大平面図である。
【図２５】この発明の実施の形態１〜３によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。
【図２６】この発明の実施の形態１〜３によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。
【図２７】この発明の実施の形態１〜３によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。
【図２８】台形形状のセンサＩＣの並びを説明する図である。
【発明を実施するための形態】
【００２５】
実施の形態１．
以下、この発明の実施の形態１について図１を用いて説明する。図１は、この発明の実施の形態１による密着型イメージセンサの組み立て展開図である。図１において、１は光源であり、例えばＬＥＤチップや汎用のモール型ＬＥＤなどの発光体である。２は光源１を搭載した基板、３は基板２に貼り付けられ、光源１に電源を供給するフレキシブル基板である。
【００２６】
４は原稿や紙幣などであり、相対的に搬送される被照射体、５はガラス材やアクリル樹脂などの透明部材によって構成された導光体、５ａは導光体５に接触して設けた光散乱層（光反射層）、６は内部に空洞部を有するホルダであり、この空洞内の一端側に光源１が配置され、他端側は導光体５の端部を嵌め合わせて固定する。７は光源１及び導光体５などを収納又は保持する筐体である。
【００２７】
８はガラス材やアクリルなどの透明部材で構成され、密着型イメージセンサ（ＣＩＳ）の内部を保護する透過体、８ａは透過体８上の主走査方向（読み取り幅方向）の読み取り位置を示し、物理的な構成要素ではない。９はロッドレンズアレイなどを用いたレンズ体であり、被照射体４からの散乱光を入射し、その散乱光を収束し結像させるものである。１０はセンサ用ＩＣとも呼び、レンズ体９の光軸上に配置し、レンズ体９で収束された光を受光するセンサＩＣである。センサＩＣ１０は、半導体基板の表面に形成された受光部（光電変換部）を含み、受光部を駆動するシフトレジスタ、ラッチ回路及びスイッチなどからなる駆動回路からなる。１１はセンサＩＣ１０を載置し、センサＩＣ１０の受光部で受光した光電変換出力を信号処理するセンサ基板であり、外部コネクタや電子部品、信号処理回路などを搭載している。図中、同一符号は、同一又は相当部分を示す。
【００２８】
次に動作について説明する。図１において、ホルダ６内に配置された光源１から照射された光は導光体５の端部入射領域を照射する。導光体５には、光を散乱反射させる光散乱層５ａが白色のシルク印刷などで主走査方向に形成され、均一な光を出射する。
【００２９】
導光体５から出射した光は透過体８上の読み取り位置８ａにある被照射体４を照射し、被照射体４からの反射光（散乱反射光）は透過体８を透過して、レンズ体９で収束され、半導体基板で構成されたセンサＩＣ１０の受光部（受光面）で結像される。センサ基板１１には、センサＩＣ１０の受光面の反対側に設けられ、センサＩＣ１０や光源１を駆動する電源回路、信号処理回路であるＡＳＩＣ１２（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの電子部品が搭載されている。
【００３０】
センサＩＣ１０はセンサ基板１１に複数個並べて搭載され、スタート信号（ＳＩ）とクロック信号（ＣＬＫ）とを受けて駆動する。センサＩＣ１０上の受光面で光電変換された各画素の信号出力は、シフトレジスタからのシフト信号でスイッチ群を順次開閉し、出力信号として外部に画像信号を送出する。また、被照射体４に対する各ライン毎の出力をクロック信号（ＣＬＫ）に同期した読み出し信号に基づいて順次、又は同時にアナログ信号として信号処理回路１２に送出する。
【００３１】
図２は、この発明の形態１によるイメージセンサ用ＩＣとレンズ体９との位置関係を説明する図である。１０ａはセンサＩＣ１０の受光部（受光面）であり、受光素子（光電変換部）と呼ぶ。センサＩＣ１０は、平面形状が四角形である。すなわち、平面が矩形、平行四辺形又は菱形形状をしている。受光素子１０ａは、センサＩＣ１０に直線的に配置され、センサＩＣ１０の少なくとも１組の対辺（端面）に対して傾斜して設置される。
【００３２】
正確には、対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に受光素子１０ａが配置される。受光素子１０ａは、半導体基板の対向する一方の辺の所定位置（読み取り位置）から他方の辺の所定位置（読み取り位置）まで少なくとも一組の対辺に対して傾斜させて設置する。
【００３３】
また、受光素子１０ａはレンズ体９に沿って読み取り幅に亘って配置される。図中、図１と同一符号は、同一又は相当部分を示す。
【００３４】
図３は、この発明の実施の形態１によるイメージセンサ用ＩＣの部分拡大平面図である。図３において、１０ｂはセンサＩＣ１０端部に設けた補間素子（補間画素）である。ところで、図３では、互いに隣接するセンサＩＣ１０の隙間（Ｄ）が０．０１ｍｍ〜０．０５ｍｍ、受光素子１０ａの画素密度が約６００ＤＰＩである場合、４２μｍの同一ピッチで直線状に受光素子１０ａを配列すると仮想画素（ＩＣの隙間領域に位置し、物理的に形成できない受光素子）が発生する。したがって、直線状に配列された受光素子１０ａに直交する方向のセンサＩＣ１０の端部位置に補間画素１０ｂを形成する。そして補間画素１０ｂは仮想画素を補間するための画素として用いる。
【００３５】
正確には、補間画素１０ｂは、直線的に配置された受光素子１０ａと一組の対辺とで成す角度が広角となる領域側の一組の対辺一端部又は両端部に設けられる。また、補間画素１０ｂは、直線的に配置された受光素子１０と傾斜角度があると共に直線的に配置された受光素子１０ａの外側に設置される。すなわち、補間画素１０ｂは、受光素子１０ａの並びと対辺との成す傾斜角度が９０度以上ある半導体基板端部の形成可能領域の受光素子１０ａの並びの外側に配置される。図中、図２と同一符号は、同一又は相当部分を示す。
【００３６】
図４は、この発明の実施の形態１によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。センサＩＣ１０は、一定のピッチで配列され、受光素子１０ａはセンサＩＣ１０の一方のコーナー端部から対向する他方のコーナー端部に配置される。センサＩＣ１０は、同一サイズの半導体基板であり、半導体ウェファから切り出して直接、センサ基板１１にダイボンディングされる。
【００３７】
センサＩＣ１０のコーナー端部には、仮想画素を補うように補間画素１０ｂが形成されている。図４では、補間画素１０ｂは、センサＩＣ１０の主走査方向（読み取り幅方向）の読み出し順序の所定位置である開始画素１０ａ１から始まり最終画素１０ａｍで終わる最終画素１０ａｍ側のさらに端部に設けられている。しかし、逆に補間画素１０ｂは、センサＩＣ１０の読み出し順序の所定位置である開始画素１０ａ１側のさらに端部に設けても良い。また、隣接して配置されるセンサＩＣ１０間の最も短い距離で隣接する受光素子１０ａ同士の中心位置に補間画素１０ｂを設けることが好ましい。図中、図２と同一符号は、同一又は相当部分を示す。
【００３８】
なお、並べてセンサ基板１１にセンサＩＣ１０を載置して密着型イメージセンサとして使用する場合には、主走査方向に直線的にセンサＩＣ１０をｎ個並べるので総画素数は補間素子１０ｂを含めてｍ×ｎ＋ｎとなる。
【００３９】
図５は、この発明の実施の形態１によるイメージセンサ用ＩＣを搭載した密着型イメージセンサの駆動回路を説明する図である。図５において、１３はクロック信号（ＣＬＫ）にスタート信号（ＳＩ）を同期させ、センサＩＣ１０の受光素子１０ａに蓄積された光電変換信号を順次、読み出し方向にアナログ信号（Ｓｏｕｔ）を出力させるセンサＩＣ制御部、１４はアナログ信号をデジタル変換するＡ／Ｄ変換部、１５はデジタル変換されたアナログ信号を信号処理する出力データ制御部（データ制御部）であり、各色補正回路、各色データ並べ替え回路、及びＣＰＵなどを含み、ＣＰＵから補間画素１０ｂのデータを一時保存するラインメモリ１６に指示を与える。センサＩＣ制御部１３、Ａ／Ｄ変換部１４及びデータ制御部１５及びラインメモリ１６は、ＡＳＩＣ１２に一体化回路として構成されている。図中、図１と同一符号は、同一又は相当部分を示す。
【００４０】
次に回路動作について説明する。読み取られた補間画素１０ｂの画像データは、同期間中に読み取られるその他の受光素子１０ａの画像データとは主走査方向と直交する方向（副走査方向、原稿搬送方向）に対して設置位置が異なるためデータ補正が必要になる。したがって、Ａ／Ｄ変換部１４で出力されたデジタル画像データのうち、同時に出力された補間画素１０ｂは、データ制御部１５のＣＰＵで一旦、ラインメモリ１６にデータ保存し、後から読み出す。
【００４１】
その後、原稿４が搬送されて、保存された補間画素１０ｂと同じ副走査位置のライン上の受光素子１０ａの出力に相当する位置で、データ制御部１５は、ラインメモリ１６に一時保存していた補間画素１０ｂの画像データをラインメモリ１６から読み出す。すなわち、データ制御部１５は、数ライン前に読み取られた補間画素１０ｂと当該ライン（現行ライン）で読み取られた補間画素１０ｂとのデータの入れ替えを行ってから最終画像データ（ＳＩＧ）としてからＡＳＩＣ１２から出力する。
【００４２】
例えば、補間画素１０ｂが原稿搬送方向にその他の受光画素１０ａと８４μｍ離間されている場合には、原稿４の搬送速度が２８０ｍｍ／ｓｅｃ、密着型イメージセンサの１区間読み取り速度が０．１５ｍｓ／ラインのとき、補間画素１０ｂのデータは２ライン後に補正されたデータに変換され、その後出力される。このようにして、現ラインにおける１ライン分の画像データを補正し、補間画素１０ｂとライン上のその他の受光素子１０ａとの副走査方向における位置ずれに対して、ずれが無い最終画像データ（ＳＩＧ）を出力する。
【００４３】
図６は、この発明の実施の形態１によるイメージセンサ用ＩＣの光電変換部を含む駆動回路を説明する図である。１０ｃは多数の受光素子１０ａを順次スイッチングして蓄積電荷を共通線に送出するアナログスイッチを含むラッチ（ＬＡＴＣＨ）回路領域、１０ｄはラッチ回路領域１０ｃに順次スタート信号（ＳＩ）をシフトさせ、アナログスイッチを順次開閉させるシフトレジスタ（ＳＨＩＦＴ・ＲＥＧＩＳＴＥＲ）回路領域である。図中、図１と同一符号は、同一又は相当部分を示す。
【００４４】
図７は、この発明の実施の形態１によるイメージセンサ用ＩＣの端子位置を説明する図である。ＳＩはスタート信号入力端子、ＣＬＫはクロック信号入力端子、ＣＮＴはカラー・モノクロ切替用入力端子、ＯＥは解像度切替用入力端子、ＶｒｅｆはＧＮＤ電位又は基準レベルモニタ出力端子、ＳＯは隣接するセンサＩＣ１０に継続してスタート信号（ＳＩ）を出力するスタート信号出力端子、ＳｏｕｔはＲＧＢなど光学波長の異なる読み取り出力をそれぞれ出力する画像出力端子であり、カラー・モノクロ切替用入力端子（ＣＮＴ）が論理Ｌの場合には、モノクロ信号としていずれか又は全部の出力端子から画像信号を送出する。ＶＤＤ及びＧＮＤは電源端子を示す。各入出力端子はラッチ回路領域１０ｃ及びシフトレジスタ回路領域１０ｄを除くセンサＩＣ１０の端部に配置され、各パッドはワイヤボンディング接続してセンサ基板１１の所定のパターン位置で接続される。
【００４５】
入力端子のうち、スタート信号入力端子（ＳＩ）を除き、その他の入力端子は、各センサＩＣ１０の対応するその他の入力端子とそれぞれ共通接続される。出力端子のうち、スタート信号出力端子（ＳＯ）を除き、その他の出力端子は、各センサ１Ｃ１０の対応するその他の出力端子とそれぞれ共通接続される。
【００４６】
図８は、この発明の実施の形態１によるイメージセンサ用ＩＣの内部回路図である。クロック信号（ＣＬＫ）に同期して、入力されたスタート信号（ＳＩ）は、Ｄ・ＦＦ（Ｄ・フリップフロップ）回路で構成されたシフトレジスタ回路１０ｄ内をシフトし、前ラインで蓄積されたフォトダイオード（Ｐ）などで構成された受光素子１０ａの電荷をラッチ回路１０ｃに接続されたアナログスイッチ（ＡＳ）を順次開閉する。そして、画像出力は共通線に接続された光電変換電流又は電圧を画像出力端子（Ｓｏｕｔ）から順次アナログ信号として取り出される。この回路は、補間画素１０ｂを１個を付加するのでｍ＋１ビットのシフトレジスタ回路１０ｄ、ラッチ回路１０ｃ及び対応するアナログスイッチ群を１系統保持している。
【００４７】
図８では、カラー・モノクロ切替用端子（ＣＮＴ）は、論理Ｌとし、モノクロ読み取りの場合を示している。したがって、アナログ信号出力は、Ｓｏｕｔ（Ｇ）から出力を取り出すので、その他のＳｏｕｔ（Ｒ）、ＳＯｕｔ（Ｂ）の信号は不要である。同時に出力される場合は、Ｓｏｕｔ（Ｇ）のみを選択して信号処理回路１２で信号処理される。したがって、図８では、信号を取り出す回路は、モノクロ読み取りを説明するため、回路は１系統としているが、Ｓｏｕｔ（Ｇ）を含む３系統の駆動回路がセンサＩＣ１０に内臓されている。
【００４８】
なお、図８では、センサＩＣ１０単体の駆動について説明しているが、初段のセンサＩＣ１０のスタート信号入力端子（ＳＩ）に入力されたスタートパルスはシフトレジスタ回路１０ｄ内をシフトし、センサＩＣ１０のスタート信号出力端子（ＳＯ）から次段のセンサＩＣ１０のＳＩ端子に順次入力される。したがって、Ｓｏｕｔ（Ｇ）は、主走査方向に直線的にセンサＩＣ１０をｎ個並べるので総画素数は補間素子１０ｂを含めてｍ×ｎ＋ｎとなり、この総画素数に対して１ラインの順次出力を得るが、センサＩＣ１０単体をそれぞれ独立して駆動する、すなわち分割駆動させることにより、１ラインの読み取り速度はｎ倍となる。
【００４９】
図９は、この発明の実施の形態１によるイメージセンサ用ＩＣを搭載した密着型イメージセンサの駆動回路を説明する別実施例の図である。図９において、１３はクロック信号（ＣＬＫ）にスタート信号（ＳＩ）を同期させ、センサＩＣ１０の受光素子１０ａに蓄積された光電変換信号を順次、読み出し方向にアナログ信号（Ｓｏｕｔ１、２）を出力させるセンサＩＣ制御部、１４はアナログ信号（Ｓｏｕｔ１、２）をデジタル変換するＡ／Ｄ変換部、１５はデジタル変換されたアナログ信号を信号処理する出力データ制御部であり、各色補正回路、各色データ並べ替え回路、及びＣＰＵなどを含み、ＣＰＵから補間画素１０ｂのデータを一時保存するラインメモリ１６に指示を与える。センサＩＣ制御部１３、Ａ／Ｄ変換部１４及び出力データ制御部１５及びラインメモリ１６は、ＡＳＩＣ１２に一体化回路として構成されている。図中、図５と同一符号は、同一又は相当部分を示す。
【００５０】
次に回路動作について説明する。読み取られた補間画素１０ｂの画像データは、同期間中に読み取られるその他の受光素子１０ａの画像データとは主走査方向と直交する方向（副走査方向、原稿搬送方向）に対して設置位置が異なるため補正が必要になる。したがって、Ａ／Ｄ変換部１４で出力されたデジタル画像データのうち、同時に出力された補間画素１０ｂは、データ制御部１５のＣＰＵで一旦、ラインメモリ１６にデータ保存し、後から読み出す。
【００５１】
その後、原稿４が搬送されて、保存された補間画素１０ｂと同じ副走査位置のライン上の受光素子１０ａの出力に相当する位置で、データ制御部１５は、ラインメモリ１６に一時保存していた補間画素１０ｂの画像データをラインメモリ１６から読み出す。すなわち、データ制御部１５は、数ライン前に読み取られた補間画素１０ｂと当該ライン（現行ライン）で読み取られた補間画素１０ｂとのデータの入れ替えを行ってから最終画像データ（ＳＩＧ）としてからＡＳＩＣ１２から出力する。
【００５２】
図５に示すものは、受光素子１０ａのラインを介して一方の方向のみに集中してセンサＩＣ１０の駆動回路を配置したが、図９では、センサＩＣ１０の受光素子１０ａのラインを跨いで（境にして）両側にセンサＩＣ１０の駆動回路を配置する。すなわち、センサＩＣ１０のｍビットの受光素子１０ａを奇数画素と偶数画素とに振り分けている。
【００５３】
図１０は、この発明の実施の形態１によるイメージセンサ用ＩＣの光電変換部を含む駆動回路を説明する別実施例の図である。１０ｃは多数の受光素子１０ａを順次スイッチングして蓄積電荷を共通線に送出するアナログスイッチを含むラッチ（ＬＡＴＣＨ）回路領域、１０ｄはラッチ回路領域１０ｃに順次スタート信号（ＳＩ）をシフトさせ、アナログスイッチを順次開閉させるシフトレジスタ（ＳＨＩＦＴ・ＲＥＧＩＳＴＥＲ）回路領域である。
【００５４】
図１１は、この発明の実施の形態１によるイメージセンサ用ＩＣの端子位置を説明する別実施例の図である。ＳＩはスタート信号入力端子、ＣＬＫはクロック信号入力端子、ＣＮＴはカラー・モノクロ切替用入力端子、ＯＥは解像度切替用入力端子、ＶｒｅｆはＧＮＤ電位又は基準レベルモニタ出力端子、ＳＯは隣接するセンサＩＣ１０に継続してスタート信号（ＳＩ）を出力するスタート信号出力端子、Ｓｏｕｔ１、２は、ＲＧＢなど光学波長の異なる読み取り出力をそれぞれ出力する画像出力端子であり、カラー・モノクロ切替用入力端子（ＣＮＴ）が論理Ｌの場合には、モノクロ信号としていずれか又は全部の出力端子から画像信号を送出する。ＶＤＤ及びＧＮＤは電源入力端子を示す。各入出力端子はラッチ回路領域１０ｃ及びシフトレジスタ回路領域１０ｄを除くセンサＩＣ１０の端部に配置され、各接続パッドはワイヤボンディング接続してセンサ基板１１の所定のパターン位置で接続される。
【００５５】
入力端子のうち、スタート信号入力端子（ＳＩ）を除き、その他の入力端子は、各センサＩＣ１０の対応するその他の入力端子とそれぞれ共通接続される。出力端子のうち、スタート信号出力端子（ＳＯ）を除き、その他の出力端子は、各センサ１Ｃ１０の対応するその他の出力端子とそれぞれ共通接続される。
【００５６】
図１２は、この発明の実施の形態１によるイメージセンサ用ＩＣの別実施例による内部回路図である。クロック信号（ＣＬＫ）に同期して、入力されたスタート信号（ＳＩ）は、Ｄ・ＦＦ（Ｄ・フリップフロップ）回路で構成されたシフトレジスタ回路１０ｄ内をシフトし、前ラインで蓄積されたフォトダイオード（Ｐ）などで構成された受光素子１０ａの電荷をラッチ回路１０ｃに接続されたアナログスイッチ（ＡＳ）を順次開閉する。そして、画像出力は共通線に接続された光電変換電流又は電圧を画像出力端子（Ｓｏｕｔ１、２）から順次アナログ信号として取り出される。この回路は、補間画素１０ｂを１個を付加するのでｍ／２＋１ビットのシフトレジスタ回路１０ｄ、ラッチ回路１０ｃ及びアナログスイッチ群を２系統保持している。
【００５７】
図１２では、カラー・モノクロ切替用端子（ＣＮＴ）は、論理Ｌとし、モノクロ読み取りの場合を示している。したがって、アナログ信号出力は、Ｓｏｕｔ１（Ｇ）及びＳｏｕｔ２（Ｇ）から出力を取り出すので、その他のＳｏｕｔ１、２（Ｒ）、Ｓｏｕｔ１、２（Ｂ）の信号は不要である。同時に出力される場合は、Ｓｏｕｔ１、２（Ｇ）のみを選択して信号処理回路１２で信号処理される。したがって、図１２では、信号を取り出す回路は、モノクロ読み取りを説明するため、ＲＧＢ回路は１系統としているが、駆動回路はＳｏｕｔ１、２（Ｇ）を含む３系統の駆動回路をセンサＩＣ１０に内臓している。
【００５８】
奇数画素と偶数画素とに振り分けた画像データは、データ制御部１５のシフトレジスタなどから交互に出力される並べ替え回路を用いてデータ位置変換を行う。
【００５９】
なお、図１２では、受光素子１０ａの奇数番側に補間素子１０ｂを設け、受光素子１０ａの偶数番側は補間素子１０ｂに対応するダミービット（補間画素に接続されないビット）とし、スタート信号（ＳＩ）のシフトパルスを共通化したが、スタート信号（ＳＩ）及びクロック信号（ＣＬＫ）を奇数番側と偶数番側とで独立させて駆動させる場合には、ダミービットは不要である。
【００６０】
アナログ画像データを、奇数画素と偶数画素とに振り分けることで、シフトレジスタ回路１０ｄやラッチ回路１０ｃは、センサＩＣ１０の両側に配置され、画素密度が高くてもセンサＩＣ１０内の駆動回路としての配置が容易になる。
【００６１】
実施の形態１では、四角形の受光素子１０ａ及び補間素子１０ｂは４辺ともセンサＩＣ１０のエッジ（一方の対辺）に対して角度を持たせて配置したが、受光素子１０ａ、補間素子１０ｂはいずれかの辺が図１３に示すようにセンサＩＣ１０のエッジに沿って略平行に配置しても良く、この場合は、センサＩＣ１０のエッジと受光素子１０ａ、補間素子１０ｂとの離間距離を確保できるので、ダイシング時のセンサチップの欠けによる不都合に対処することができる。
【００６２】
また、図１４に示すように搬送方向（副走査方向）の受光面積とエッジとの距離とを考慮して受光素子１０ａ、補間素子１０ｂは平面が６角形状やその他の多角形状で構成しても良い。
【００６３】
以上から、この発明の実施の形態１によれば、センサＩＣ１０を所定のピッチで配列しても仮想画素が生じない高密度対応のイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサを得る効果がある。
【００６４】
実施の形態２．
実施の形態１では、補間素子１０ｂは読み出し方向端部（終端部）に設けたが、実施の形態２では、読み出し方向開始端部にも設け、隣接するセンサＩＣ１０同士の端部において、直線的に配置された受光素子１０ａの隙間の搬送方向両側に補間素子１０ｂを設ける場合について説明する。
【００６５】
図１５は、この発明の実施の形態２によるイメージセンサ用ＩＣの部分拡大平面図である。図１５において、１０ｂ１はセンサＩＣ１０の読み出し方向終端部に設けた補間素子（補間画素）、１０ｂ２はセンサＩＣ１０の読み出し方向開始端部に設けた補間素子（補間画素）である。図１５において、その他の位置関係については、実施の形態１で説明したものと同一であるので説明を省略する。図中、図２と同一符号は、同一又は相当部分を示す。
【００６６】
図１６は、この発明の実施の形態２によるイメージセンサ用ＩＣのセンサＩＣの並びを説明する図である。センサＩＣ１０は、一定のピッチで配列され、受光素子１０ａはセンサＩＣ１０の一方のコーナー端部から対向する他方のコーナー端部に配置される。センサＩＣ１０は、同一サイズの半導体基板であり、半導体ウェファから切り出して直接、センサ基板１１にダイボンディングされる。
【００６７】
センサＩＣ１０のコーナー端部には、仮想画素を補うように補間画素１０ｂ１、１０ｂ２が形成されている。図１６では、補間画素１０ｂ１はセンサＩＣ１０の主走査方向（読み取り幅方向）の所定位置である開始画素１０ａ１から始まり最終画素１０ａｍで終わる最終画素１０ａｍ側の端部に設けられている。補間画素１０ｂ２はセンサＩＣ１０の主走査方向（読み取り幅方向）の所定位置である開始画素１０ａ１から始まり最終画素１０ａｍで終わる開始画素１０ａ１の端部に設けている。図中、図２と同一符号は、同一又は相当部分を示す。
【００６８】
したがって、センサ基板１１にセンサＩＣ１０を載置して密着型イメージセンサとして使用する場合には、主走査方向に直線的にセンサＩＣ１０をｎ個並べるので総画素数は、副走査方向に対向した一方側の補間素子１０ｂを含めてｍ×ｎ＋ｎとなる。
【００６９】
図１７は、この発明の実施の形態２によるイメージセンサ用ＩＣの内部回路図である。クロック信号（ＣＬＫ）に同期して、入力されたスタート信号（ＳＩ）は、Ｄ・ＦＦ（Ｄ・フリップフロップ）回路で構成されたシフトレジスタ回路１０ｄ内をシフトし、前ラインで蓄積されたフォトダイオード（Ｐ）などで構成された受光素子１０ａの電荷をラッチ回路１０ｃに接続されたアナログスイッチ（ＡＳ）を順次開閉する。そして、画像出力は共通線に接続された光電変換電流又は電圧を画像出力端子（Ｓｏｕｔ１、２）から順次アナログ信号として取り出される。この回路は、センサＩＣ１０の受光素子１０ａを介して一方の側の端部と他方の側の端部に補間画素１０ｂ１、１０ｂ２をそれぞれ付加するのでｍ／２＋１ビットのシフトレジスタ回路１０ｄ、ラッチ回路１０ｃ及びアナログスイッチ群を２系統保持している。
【００７０】
図１７では、カラー・モノクロ切替用端子（ＣＮＴ）は、論理Ｌとし、モノクロ読み取りの場合を示している。したがって、アナログ信号出力は、Ｓｏｕｔ１（Ｇ）及びＳｏｕｔ２（Ｇ）から出力を取り出すので、その他のＳｏｕｔ１、２（Ｒ）、Ｓｏｕｔ１、２（Ｂ）の信号は不要である。同時に出力される場合は、Ｓｏｕｔ１、２（Ｇ）のみを選択して信号処理回路１２で信号処理される。したがって、図１７では、信号を取り出す回路は、モノクロ読み取りを説明するため、ＲＧＢ回路は１系統としているが、駆動回路はＳｏｕｔ１、２（Ｇ）を含む３系統の駆動回路をセンサＩＣ１０に内臓している。
【００７１】
アナログ画像データを、奇数画素と偶数画素とに振り分けることで、シフトレジスタ１０ｄやラッチ回路１０ｃは、センサＩＣ１０の両側に配置され、画素密度が高くても配置が容易となる。奇数画素と偶数画素とに振り分けた画像データは、データ制御部１５に同時に入力され、奇数偶数データを交互に出力する並べ替え回路を介してデータ位置変換を行ってからラインメモリ１６に収納される。同時に補間画素１０ｂ１、１０ｂ２のデータ入れ替えを行う。
【００７２】
なお、図１７では、受光素子１０ａの奇数番側に補間素子１０ｂ１を設け、受光素子１０ａの偶数番側に補間素子１０ｂ２を設けているので選択信号でいずれか一方のデータは削除される。すなわち、受光素子１０ａの奇数番側最終画素のさらに外側に補間画素１０ｂ１を設け、受光素子１０ａの偶数番側開始画素のさらに外側に補間画素１０ｂ２を設けているので、この場合には、２個の補間画素１０ｂ１、１０ｂ２に対してあらかじめラインメモリ１６に収納する補間画素１０ｂ１、１０ｂ２のデータを原稿４に対して正逆の搬送方向信号(選択信号)で選択切替する。
【００７３】
図１８は、この発明の実施の形態２によるイメージセンサ用ＩＣの画像データの並べ替えを説明する図であり、図１８（ａ）はシフトレジスタ１０ｄのセル番地、図１８（ｂ）は並べ換え順序、図１８（ｃ）は補間画素の入れ替え、図１８（ｄ）は選択信号による補間画素の選択を、それぞれ示している。
【００７４】
図１８では、奇数画素（ａ１〜ａ２８７）の１４４個の画素と１個の補間画素（ｂ１）、及び偶数画素（ａ２〜ａ２８８）の１４４個の画素と１個の補間画素（ｂ２）をアナログ・デジタル変換部（Ａ／Ｄ変換部）１４でデジタル変換した後、セルｂ２、ａ１、ａ２、ａ３、・・・ａ２８４、ａ２８５、ａ２８６、ａ２８７、ａ２８８、ｂ１の順に２９０画素データを並び替え、その後、セルｂ１、ｂ２の数ライン前のデータと置き換えて、その後、選択信号でいずれか一方のセルデータを削除し、仮想画素の補間としてのデータ補間を行い、２８９ビットの画像データを送出する。
【００７５】
したがって、センサ基板１１にセンサＩＣ１０を載置して密着型イメージセンサとして使用する場合には、主走査方向に直線的にセンサＩＣ１０をｎ個並べるので総画素数は補間素子１０ｂを含めて２８９×ｎ個となる。
【００７６】
なお、実施の形態２では、補間画素１０ｂは、受光素子１０ａと同一形状としたが、図１９に示すように補間画素１０ｂと受光素子１０ａのサイズを異なるようにようにしても良く、図２０に示すように受光素子１０ａは千鳥配置し、千鳥配置した受光素子１０ａを補うように補間画素１０ｂを適宜設置しても良い。
【００７７】
以上から、この発明の実施の形態２によれば、受光素子１０ａや補間素子１０ｂなどを駆動する駆動回路を直線状に配列した受光素子１０ａを境にして半導体基板の両側に振り分けたので、センサＩＣ１０を所定のピッチで配列しても仮想画素が生じない高密度対応のイメージセンサＩＣ及びそれを用いた密着型イメージセンサを得る効果があると共に補間素子１０ｂは受光素子１０ａの両側にあるので、原稿４の搬送方向に正逆の変化があっても仮想画素に対する補間を容易に行うことができる。
【００７８】
実施の形態３．
実施の形態１〜２では、ＣＮＴ信号は”Ｌ”とし、主としてモノクロの読み取りについて説明したが、実施の形態３では、カラー読み取りを行う場合について説明する。
【００７９】
図２１は、この発明の実施の形態３によるイメージセンサ用ＩＣの部分拡大平面図である。図２１において、１００は受光面を有するセンサＩＣ、１００ａｇは受光面に光学波長が約５２５ｎｍの光を吸収又は反射させ、光を透過又は遮光させることにより選択的に光を受光する緑色フィルタを塗布又は蒸着した受光素子、１００ａｂは受光面に光学波長が約４７５ｎｍの光を吸収又は反射させ、光を透過又は遮光させることにより選択的に光を受光する青色フィルタを塗布又は蒸着した受光素子、１００ａｒは受光面に光学波長が約６４０ｎｍの光を吸収又は反射させ、光を透過又は遮光させることにより選択的に光を受光する赤色フィルタを塗布又は蒸着した受光素子である。いずれもセンサＩＣ１００の受光部に相当する。
【００８０】
１００ｂｇは受光面に光学波長が約５２５ｎｍの光を吸収又は反射させ、光を透過又は遮光させることにより選択的に光を受光する緑色フィルタを塗布又は蒸着した補間素子、１００ｂｂは受光面に光学波長が約４７５ｎｍの光を吸収又は反射させ、光を透過又は遮光させることにより選択的に光を受光する青色フィルタを塗布又は蒸着した補間素子、１００ｂｒは受光面に光学波長が約６４０ｎｍの光を吸収又は反射させ、光を透過又は遮光させることにより選択的に光を受光する赤色フィルタを塗布又は蒸着した補間素子である。いずれもセンサＩＣ１００の受光部に相当する。
【００８１】
センサＩＣ１００は、平面が矩形、平行四辺形又は菱形形状をしており、受光素子１００ａｇ、１００ａｂ、１００ａｒは、センサＩＣ１００に直線状に配置されるが、センサＩＣ１００の端面に対して傾斜して設置される。補間素子１００ｂｇ、１００ｂｂ、１００ｂｒはセンサＩＣ１００端部に設けられる。
図２１では、互いに隣接するセンサＩＣ１００の隙間（Ｄ）が０．０１ｍｍ〜０．０５ｍｍ、受光素子１００ａｇ、１００ａｂ、１００ａｒのそれぞれの画素密度が約６００ＤＰＩである場合について説明する。４２μｍの同一ピッチで直線状に受光素子１００ａｇ、１００ａｂ、１００ａｒを配列すると仮想画素（ＩＣの隙間領域に位置し、物理的に形成できない受光素子）が発生する。したがって、直線状に配列された受光素子１００ａｇ、１００ａｂ、１００ａｒに直交するセンサＩＣ１００の端部位置に補間素子１００ｂｇ、１００ｂｂ、１００ｂｒを形成することにより、仮想画素に対する補間画素としている。
【００８２】
センサＩＣ１００は、一定のピッチで配列され、受光素子１００ａｇ、１００ａｂ、１００ａｒはセンサＩＣ１００の一方のコーナー端部から対向する他方のコーナー端部まで配置される。センサＩＣ１００は、同一サイズの半導体基板であり、半導体ウェファから切り出して直接、センサ基板１１にダイボンディングされる。その他の構成については実施の形態１に準ずるので説明を省略する。
【００８３】
図２２は、この発明の実施の形態３によるイメージセンサ用ＩＣの内部回路図である。
クロック信号（ＣＬＫ）に同期して、入力されたスタート信号（ＳＩ）は、Ｄ・ＦＦ（Ｄ・フリップフロップ）回路で構成されたシフトレジスタ回路１００ｄ内をシフトし、前ラインで蓄積されたフォトダイオード（Ｐ）などで構成された受光素子１００ａｇ、１００ａｂ、１００ａｒの電荷をラッチ回路１００ｃに接続されたアナログスイッチ（ＡＳ）を順次開閉する。そして、画像出力は共通線に接続された光電変換電流又は電圧を３系統の画像出力端子（Ｓｏｕｔ）から順次アナログ信号として取り出される。この回路は、補間画素を１個を付加するのでｍ＋１ビットのシフトレジスタ１００ｄ、ラッチ回路１００ｃ及びアナログスイッチ群を保持している。
【００８４】
図２２では、カラー・モノクロ切替用端子（ＣＮＴ）は、論理Ｈとし、カラー画像読み取りの場合を示している。したがって、アナログ信号出力は、Ｓｏｕｔ（Ｇ）、Ｓｏｕｔ（Ｂ）及びＳＯｕｔ（Ｒ）のそれぞれから出力を取り出す。したがって、センサＩＣ１００には、ＲＧＢ信号をそれぞれ取り出す３系統の駆動回路があり、共通して入力されるクロック信号（ＣＬＫ）、スタート信号（ＳＩ）により、３系統は同期して同時に出力される。図中、図２１と同一符号は、同一又は相当部分を示す。
【００８５】
なお、図２２では、センサＩＣ１００単体の駆動について説明しているが、初段のセンサＩＣ１００のスタート信号入力端子（ＳＩ）に入力されたスタートパルスはシフトレジスタ回路１００ｄ内をシフトし、センサＩＣ１００のスタート信号出力端子（ＳＯ）から次段のセンサＩＣ１００のＳＩ端子に順次入力される。
【００８６】
したがって、Ｓｏｕｔ（Ｒ）、Ｓｏｕｔ（Ｇ）、Ｓｏｕｔ（Ｂ）は、主走査方向に直線的にセンサＩＣ１００をｎ個並べるので総画素数は補間素子１００ｂｇ、１００ｂｂ、１００ｂｒを含めて単色あたりｍ×ｎ＋ｎとなり、この総画素数に対して１ラインの順次出力を得るが、センサＩＣ１０単体をそれぞれ独立して駆動する、すなわち、分割駆動させることにより、１ラインの読み取り速度はｎ倍となる。
【００８７】
図２３は、この発明の実施の形態３によるイメージセンサ用ＩＣを搭載した密着型イメージセンサの駆動回路を説明する図である。なお、構成は実施の形態１で説明したものと同一である。図２３では、センサＩＣ１００から出力されるＳｏｕｔ（Ｒ）（Ｇ）（Ｂ）は３系統あることを表示し、それぞれの系統で偶数モードと偶数数モードとの２系統があることを表示している。図中、図２１と同一符号は、同一又は相当部分を示す。
【００８８】
次に回路動作について説明する。読み取られた補間画素１００ｂｇ、１００ｂｂ、１００ｂｒの３系統の画像データは、同期間中に読み取られるその他の受光素子１００ａｇ、１００ａｂ、１００ａｒの３系統の画像データとは主走査方向と直交する方向（副走査方向、原稿搬送方向）に対して設置位置が異なるため補正が必要になる。したがって、Ａ／Ｄ変換部１４で出力されたデジタル画像データのうち、同時に出力された補間画素１００ｂｇ、１００ｂｂ、１００ｂｒは、データ制御部１５のＣＰＵの指示で一旦、ラインメモリ１６にデータを保存し、後から読み出す。
【００８９】
その後、原稿４が搬送されて、保存された補間画素１００ｂｇ、１００ｂｂ、１００ｂｒと同じ副走査位置のライン上の受光素子１００ａｇ、１００ａｂ、１００ａｒの出力に相当する読み取り位置で、データ制御部１５はラインメモリ１６に一時保存していた補間画素１００ｂｇ、１００ｂｂ、１００ｂｒの画像データをラインメモリ１６から読み出す。すなわち、データ制御部１５は、数ライン前に読み取られた補間画素１００ｂｇ、１００ｂｂ、１００ｂｒと当該ライン（現行ライン）で読み取られた補間画素１００ｂｇ、１００ｂｂ、１００ｂｒとのデータの入れ替えを行ってから最終画像データ（ＳＩＧ）としてからＡＳＩＣ１２から出力する。
【００９０】
例えば、補間画素補間画素１００ｂｇ、１００ｂｂ、１００ｂｒが図２１に示す原稿搬送方向にその他の受光画素１０ａと距離（Ｌ）が８４μｍ離間されている場合には、原稿４の搬送速度が２８０ｍｍ／ｓｅｃ、密着型イメージセンサの１区間読み取り速度が０．１５ｍｓ／ラインのとき、補間画素１０ｂのデータは２ライン後に補正されたデータに変換され、出力される。このようにして、現ラインにおける１ライン分の画像データを補正し、補間画素１００ｂｇ、１００ｂｂ、１００ｂｒとライン上のその他の受光素子１００ａｇ、１００ａｂ、１００ａｒとの副走査方向における位置ずれに対して、ずれが無い最終画像データ（ＳＩＧ）を出力する。
【００９１】
次に図２１では、センサＩＣ１００の１個の受光部画素(セル)内に光学波長の異なる３個のフィルタを設けたが、それぞれの受光部画素にフィルタ毎を１個だけ設けた場合について説明する。図２４は、この発明の実施の形態３によるイメージセンサ用ＩＣの別実施例による部分拡大平面図である。図中、図２１と同一符号は、同一又は相当部分を示す。図２４では、受光素子１００ａｇ、１００ａｂ、１００ａｒは光学波長毎（各色毎）に搬送方向側に分かれてそれぞれが主走査方向側に直線的に平行して配置される。補間素子１００ｂｇ、１００ｂｂ、１００ｂｒは光学波長毎（各色毎）に受光素子１００ａｇ、１００ａｂ、１００ａｒと一定の距離（Ｌｇ、Ｌｂ、Ｌｒ）離間して搬送方向側に隔離して配置される。すなわち、受光素子１００ａｇ、１００ａｂ、１００ａｒ及び補間素子１００ｂｇ、１００ｂｂ、１００ｂｒは異なる光学波長毎に搬送方向又は逆搬送方向に隔離される。
【００９２】
以上から、この発明の実施の形態３によれば、センサＩＣ１００を所定のピッチで配列しても仮想画素が生じない高密度対応のイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサを得る効果があると共にカラー画像の読み取りに対しても対応することができる。
【００９３】
実施の形態１〜３では、対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に受光素子を配置し、受光素子は、半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置するようにしたが、図２５に示すように一方の辺の所定位置から始まる受光素子を一方の辺の中心付近に配置し、受光素子の終端となる所定位置を他方の辺のコーナー付近に配置し、センサＩＣを並べて受光素子が直線状になるようにしても良い。
【００９４】
実施の形態１〜３では、対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に受光素子を配置し、受光素子は、半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置するようにしたが、図２６に示すように一方の辺の所定位置から始まる受光素子を一方の辺のコーナー付近に配置し、受光素子の終端となる所定位置を他方の辺のコーナー付近に配置し、センサＩＣを並べて受光素子が直線状になるようにしても良い。
【００９５】
実施の形態１〜３では、対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に受光素子を配置し、受光素子は、半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置するようにしたが、図２７に示すように一方の対辺の所定位置から始まる受光素子を一方の辺の中心付近に配置し、受光素子の終端となる所定位置を他方の辺の中心付近に配置し、センサＩＣを並べて受光素子が直線状になるようにしても良い。すなわち、少なくとも一方の一組の対辺が受光素子と傾斜していても良い。
【００９６】
なお、図２７に示す平行四辺形形状のセンサＩＣを分割し、台形形状のセンサＩＣにしたものでは、同一のセンサＩＣを用いた場合には、センサＩＣ毎にデータを交互に並べ替える必要があり、補間素子の配置方法が複雑になると共に直線的に配置した受光素子に対して両側にセンサＩＣの駆動回路を配置することが困難となり、高解像度に対応するセンサＩＣに対する適用が困難である。
【００９７】
次にウェハから切り出した半導体基板上にパターン形成したセンサＩＣ１０、１００の製造方法について説明する。半導体基板は厚みが０．１５ｍｍのシリコンウェハを裏面研磨し、約０．１〜０．１３ｍｍの厚みとしたものを使用する。
【００９８】
まず、半導体基板の表面に光を受光するフォトダイオード（Ｐ）パターンと、フォトダイオード（Ｐ）パターンに蓄積した電荷を取り出すスイッチング回路を形成するアナログスイッチ（ＡＳ）と、アナログスイッチを順次開閉させるシフトレジスタ回路１０ｄパターンと、シフトレジスタ回路１０ｄパターンで形成されたシフトレジスタ回路１０ｄ、１００ｄの出力信号を一時保持するラッチ回路１０ｃ、１００ｃパターン、それらパターンを保護する保護膜パターンなどを含み、半導体基板に形成するパターンを露光マスクと露光装置を用いてパターン形成する（パターン形成工程）。
【００９９】
次に、半導体基板表面に形成されたセンサＩＣ１０、１００の特性試験後、ウェハに形成された多数のセンサＩＣ１０、１００をパターン形成工程時にあらかじめ隣接するセンサＩＣ１０、１００同士の隙間に設けたスクライブラインに沿ってダイサーでカッティングする。ダイサーの刃幅は３０μｍ〜３５μｍとするのでスクライブ幅は３５μｍ〜４５μｍとなる。矩形形状のスクライブラインに対しては、直交するＸＹ方向にフルカットする。平行四辺形形状のスクライブラインでは、一方の対辺側はフルカットし、他方の対辺側はハーフカットする。菱形形状のスクライブラインでは、両方の対辺側ともハーフカットする。（ダイシング工程）。
【０１００】
次に、センサＩＣ１０、１００が離散しないように半導体ウェハ裏面全面にはＵＶテープがあらかじめ貼り付けてあるのでＵＶ露光を行い、ウェハとＵＶテープとの接着力を低下させる。（ＵＶ露光工程）。
【０１０１】
次に、ダイシング工程でハーフカットされたウェハを用いたセンサＩＣ１０，１００については、ハーフカットライン方向に対してエキスパンドする。
【０１０２】
次に、切り出したセンサＩＣ１０、１００を特性試験の結果に基づいて光量ランク毎にチップトレイなどに収納し、その後、ダイボンディングする。次にセンサＩＣ１０、１００の各端子（パッド）とセンサ基板１１の所定パターンとを電気接続する。光量ランクが比較的一定している場合には切り出したセンサＩＣ１０、１００を直接、ダイボンダでセンサ基板１１に載置しても良い。
【０１０３】
なお、レーザ照射でシリコンの電子を剥ぎ取るようなフェムト秒レーザーでは、スクライブラインに発生する熱による変性がほとんど無い状態でシリコン単結晶がアモルファス化するのでダメージなくダイシングすることができるのでダイシング工程におけるフルカット、ハーフカットの区別を行わなくても良い。
【０１０４】
また、イメージセンサ用ＩＣの場合、センサＩＣ１０、１００の表面層にのみパターンを形成するので、表面側からスクライブすることで裏面側に向かって傾斜や軽度の端部チップの欠けがあっても使用可能である。
【０１０５】
以上、実施の形態１〜３による製造方法を含むイメージセンサ用ＩＣ及びそれを用いた密着型イメージセンサは、はそれぞれの形態及びそれぞれの実施例を互いに組み合わせて実施できる。
【符号の説明】
【０１０６】
１・・光源 ２・・基板 ３・・フレキシブル基板
４・・原稿（被照射体） ５・・導光体 ５ａ・・光散乱層 ６・・ホルダ
７・・筐体 ８・・透過体 ８ａ・・読み取り位置
９・・レンズ体（ロッドレンズアレイ）
１０・・センサＩＣ
１０ａ・・受光素子（受光部）
１０ａ１・・センサＩＣの所定位置にある受光素子の開始画素
１０ａｍ・・センサＩＣの所定位置にある受光素子の最終画素
１０ｂ・・補間素子（補間画素）
１０ｂ１・・読み出し方向終端部に設けた補間素子
１０ｂ２・・読み出し方向開始端部に設けた補間素子
１０ｃ・・ラッチ回路（ラッチ回路領域）
１０ｄ・・シフトレジスタ回路（シフトレジスタ回路領域）
１１・・センサ基板 １２・・信号処理回路（ＡＳＩＣ）
１３・・センサＩＣ制御部 １４・・Ａ／Ｄ変換部
１５・・出力データ制御部 １６・・ラインメモリ
１００・・センサＩＣ １００ａ・・受光素子
１００ａｇ・・緑色フィルタを付加した受光素子
１００ａｂ・・青色フィルタを付加した受光素子
１００ａｒ・・赤色フィルタを付加した受光素子
１００ｂｇ・・緑色フィルタを付加した補間素子
１００ｂｂ・・青色フィルタを付加した補間素子
１００ｂｒ・・赤色フィルタを付加した補間素子
【特許請求の範囲】
【請求項１】
対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に配置され、前記半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置した受光素子と、直線的に配置された前記受光素子と前記一組の対辺とで成す角度が広角となる領域側の前記一組の対辺一端部又は両端部に設けられ、直線的に配置された前記受光素子と傾斜角度があると共に直線的に配置された前記受光素子の外側に光を受光する補間素子とを備えたイメージセンサ用ＩＣ。
【請求項２】
前記受光素子及び前記補間素子を駆動する駆動回路が、直線的に配置された前記受光素子を境にして前記半導体基板の両側に振り分けられている請求項１に記載のイメージセンサ用ＩＣ。
【請求項３】
前記半導体基板を等ピッチで並べ、前記受光素子及び前記補間素子を直線状に延在させた請求項１に記載のイメージセンサ用ＩＣ。
【請求項４】
個々の前記受光素子及び個々の前記補間素子の受光面には、光を透過又は遮光する光学波長の異なる複数のフィルタが塗布又は蒸着されている請求項１に記載のイメージセンサ用ＩＣ。
【請求項５】
前記受光素子及び前記補間素子の受光面には、光を透過又は遮光する光学波長の異なるフィルタが塗布又は蒸着されており、前記受光素子及び前記補間素子は異なる光学波長毎に搬送方向又は逆搬送方向に隔離される請求項１に記載のイメージセンサ用ＩＣ。
【請求項６】
対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に配置され、前記半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置した受光素子、直線的に配置された前記受光素子と前記一組の対辺とで成す角度が広角となる領域側の前記一組の対辺一端部又は両端部に設けられ、直線的に配置された前記受光素子と傾斜角度があると共に直線的に配置された前記受光素子の外側に光を受光する補間素子を有するイメージセンサ用ＩＣと、このイメージセンサ用ＩＣの前記受光素子に沿って配置され、搬送方向に搬送される被照射体で反射した光を収束し、前記イメージセンサ用ＩＣに光を受光させるレンズ体と、前記イメージセンサ用ＩＣを載置するセンサ基板とを備えた密着型イメージセンサ。
【請求項７】
前記受光素子及び前記補間素子を駆動する駆動回路が、直線的に配置された前記受光素子を境にして前記半導体基板の両側に振り分けられている請求項６に記載の密着型イメージセンサ。
【請求項８】
前記半導体基板を等ピッチで並べ、前記受光素子及び前記補間素子を直線状に延在させた請求項６に記載の密着型イメージセンサ。
【請求項９】
個々の前記受光素子及び個々の前記補間素子の受光面には、光を透過又は遮光する光学波長の異なる複数のフィルタが塗布又は蒸着されている請求項６に記載の密着型イメージセンサ。
【請求項１０】
前記受光素子及び前記補間素子の受光面には、光を透過又は遮光する光学波長の異なるフィルタが塗布又は蒸着されており、前記受光素子及び前記補間素子は異なる光学波長毎に搬送方向又は逆搬送方向に直線状に平行して配置される請求項６に記載の密着型イメージセンサ。
【請求項１】
対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に配置され、前記半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置した受光素子と、直線的に配置された前記受光素子と前記一組の対辺とで成す角度が広角となる領域側の前記一組の対辺一端部又は両端部に設けられ、直線的に配置された前記受光素子と傾斜角度があると共に直線的に配置された前記受光素子の外側に光を受光する補間素子とを備えたイメージセンサ用ＩＣ。
【請求項２】
前記受光素子及び前記補間素子を駆動する駆動回路が、直線的に配置された前記受光素子を境にして前記半導体基板の両側に振り分けられている請求項１に記載のイメージセンサ用ＩＣ。
【請求項３】
前記半導体基板を等ピッチで並べ、前記受光素子及び前記補間素子を直線状に延在させた請求項１に記載のイメージセンサ用ＩＣ。
【請求項４】
個々の前記受光素子及び個々の前記補間素子の受光面には、光を透過又は遮光する光学波長の異なる複数のフィルタが塗布又は蒸着されている請求項１に記載のイメージセンサ用ＩＣ。
【請求項５】
前記受光素子及び前記補間素子の受光面には、光を透過又は遮光する光学波長の異なるフィルタが塗布又は蒸着されており、前記受光素子及び前記補間素子は異なる光学波長毎に搬送方向又は逆搬送方向に隔離される請求項１に記載のイメージセンサ用ＩＣ。
【請求項６】
対辺が平行な四角形の半導体基板の表面に互いに隣接して直線的に配置され、前記半導体基板の対向する一方の辺の所定位置から他方の辺の所定位置まで少なくとも一組の対辺に対して傾斜させて設置した受光素子、直線的に配置された前記受光素子と前記一組の対辺とで成す角度が広角となる領域側の前記一組の対辺一端部又は両端部に設けられ、直線的に配置された前記受光素子と傾斜角度があると共に直線的に配置された前記受光素子の外側に光を受光する補間素子を有するイメージセンサ用ＩＣと、このイメージセンサ用ＩＣの前記受光素子に沿って配置され、搬送方向に搬送される被照射体で反射した光を収束し、前記イメージセンサ用ＩＣに光を受光させるレンズ体と、前記イメージセンサ用ＩＣを載置するセンサ基板とを備えた密着型イメージセンサ。
【請求項７】
前記受光素子及び前記補間素子を駆動する駆動回路が、直線的に配置された前記受光素子を境にして前記半導体基板の両側に振り分けられている請求項６に記載の密着型イメージセンサ。
【請求項８】
前記半導体基板を等ピッチで並べ、前記受光素子及び前記補間素子を直線状に延在させた請求項６に記載の密着型イメージセンサ。
【請求項９】
個々の前記受光素子及び個々の前記補間素子の受光面には、光を透過又は遮光する光学波長の異なる複数のフィルタが塗布又は蒸着されている請求項６に記載の密着型イメージセンサ。
【請求項１０】
前記受光素子及び前記補間素子の受光面には、光を透過又は遮光する光学波長の異なるフィルタが塗布又は蒸着されており、前記受光素子及び前記補間素子は異なる光学波長毎に搬送方向又は逆搬送方向に直線状に平行して配置される請求項６に記載の密着型イメージセンサ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【公開番号】特開２０１１−１７６５６７（Ｐ２０１１−１７６５６７Ａ）
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願番号】特願２０１０−３８６４４（Ｐ２０１０−３８６４４）
【出願日】平成２２年２月２４日（２０１０．２．２４）
【特許番号】特許第４６９７４９４号（Ｐ４６９７４９４）
【特許公報発行日】平成２３年６月８日（２０１１．６．８）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願日】平成２２年２月２４日（２０１０．２．２４）
【特許番号】特許第４６９７４９４号（Ｐ４６９７４９４）
【特許公報発行日】平成２３年６月８日（２０１１．６．８）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]