【課題】マッチ検出にもとづく条件分岐と、論理比較にもとづく条件判定を動的に制御可能な試験装置を提供する。
【解決手段】マッチ制御回路ＭＣは、マッチフラグがアサートされたとき、ピンの値と期待値と比較結果を示すマッチ信号を生成する。フェイルスタックレジスタ１０は、論理比較器ＤＣの出力値を保持する。フラッシュホールドレジスタ１４は、過去にフェイルが発生していないときにアサートされるスタックパス信号と、マッチ信号とを受け、パターンプログラムに記述される第１制御命令の実行サイクルにおいて生成される第１パターン制御信号に応じた一方を保持し、ホールドマッチ信号として出力する。マッチホールドセレクタ１６は、マッチ信号とホールドマッチ信号とを受け、パターンプログラムに記述される第２制御命令の実行サイクルにおいて生成される第２パターン制御信号に応じた一方をピンマッチ信号として出力する。 （もっと読む）

【課題】複数の被試験デバイスを同時測定する際に、電源電圧を安定化する。
【解決手段】試験装置２ａは、それぞれが電源端子Ｐ１および入出力端子Ｐ３を有する複数のＤＵＴ１を同時に試験する。メイン電源１０は、複数のＤＵＴ１のＩ／Ｏ端子Ｐ３に電力を供給する。パターン発生器ＰＧは、複数のＤＵＴ１の各入出力端子Ｐ３に供給すべき試験信号Ｓ_ＴＥＳＴを記述するテストパターンＳ_ＰＴＮを生成する。パターン発生器ＰＧは、複数のＤＵＴ１ごとに、テストパターンＳ_ＰＴＮの順序を独立にスケジューリングする。たとえばパターン発生器ＰＧは、複数のＤＵＴ１に流れる動作電流Ｉ_ＯＰの合計の変動が小さくなるように、複数のＤＵＴ１ごとのテストパターンの順序をスケジューリングする。 （もっと読む）

【課題】複数の被試験デバイスを同時測定する際に、電源電圧を安定化する。
【解決手段】試験装置２ａは、複数のＤＵＴ１を同時に試験する。共通のメイン電源１０は、複数のＤＵＴ１の電源端子Ｐ１に電力を供給する。電源補償回路２０は、制御信号Ｓ_ＣＮＴに応じて制御されるスイッチ素子を含み、補償パルス電流Ｉ_ＣＭＰを複数のＤＵＴ１の電源端子Ｐ１に注入し、および／または補償パルス電流Ｉ_ＣＭＰを複数のＤＵＴ１とは別経路に引きこむ。たとえばパターン発生器ＰＧは、複数のＤＵＴ１に対して共通のテストパターンＳ_ＰＴＮを生成する。パターン発生器ＰＧは、動作中のＤＵＴ１の個数に比例した量の補償パルス電流Ｉ_ＣＭＰが生成されるように、個数に応じて制御パターンＳ_{ＰＴＮ＿ＣＭＰ}を変更する。 （もっと読む）

【課題】パターンデータのビット数を増加させずに、データレートが増加したデバイスを試験する。
【解決手段】被試験デバイスの複数の端子に対するパターンデータを記憶するパターン記憶部と、複数の端子のそれぞれに対してパターンデータ中の異なるビットを割り当てるか、複数の端子のうち２以上の端子に対して共通してパターンデータ中の同じビットを割り当てるかを切り替える分配部と、複数の端子に対応して設けられ、それぞれが分配部により割り当てられたパターンデータに基づき被試験デバイスの対応する端子との間で信号を入力または出力する複数の信号入出力部と、を備える試験装置を提供する。 （もっと読む）

【課題】簡便な構成により電源電圧を一定に保つことが可能な試験装置を提供する。
【解決手段】半導体デバイスに電源電圧を供給する電源装置が提供される。メイン電源１０は、半導体デバイスの電源端子Ｐ１に電力を供給する。電源補償回路１２のソーススイッチ１２ｂは、電源端子Ｐ１と接地端子の間に設けられる。電源補償回路１２は、ソーススイッチ１２ｂをノーマリオンとして電流Ｉ_ＤＣを発生させ、スイッチングによってソーススイッチ１２ｂをオフしたときの電流の変化量を、ソース補償電流Ｉ_ＳＲＣとして半導体デバイスの電源端子Ｐ１に注入する。 （もっと読む）

【課題】電源の評価方法を提供する。
【解決手段】電源１０ａを評価する電源評価装置５００が提供される。電流源５０２は、電源１０ａの出力ノード１１からステップ電流Ｉｐを引き抜き、または電源１０ａの出力ノード１１にステップ電流Ｉｐを供給する。電圧測定部２０は、ステップ電流Ｉｐを電源１０ａに作用させた結果生ずる電源電圧の波形Ｖ_ＤＤ（ｔ）を測定する。アナライザ４０は、測定された電源電圧の波形Ｖ_ＤＤ（ｔ）から、電源１０ａの出力電流の波形Ｉ_ＤＤ（ｔ）を導出する。そしてアナライザ４０は、導出された出力電流の波形Ｉ_ＤＤ（ｔ）を微分することにより出力電流のインパルス応答波形Ｉ_ＤＤＩＲ（ｔ）を導出する。 （もっと読む）

【課題】プローブ検査においても、理想の電源環境を提供する。
【解決手段】試験装置は、ウエハ上に形成されたＤＵＴ１を試験する。電源補償回路２０は、制御信号Ｓ_ＣＮＴ１、Ｓ_ＣＮＴ２に応じて制御されるソーススイッチＳＷ１、シンクスイッチＳＷ２を含み、それぞれがオンした状態において補償パルス電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを生成し、補償パルス電流Ｉ_ＳＲＣをメイン電源とは別経路からＤＵＴ１の電源端子Ｐ１に注入し、またはメイン電源からＤＵＴ１へ流れる電源電流から、補償パルス電流Ｉ_ＳＩＮＫをＤＵＴ１とは別経路に引きこむ。電源補償回路２０のうち、ソーススイッチＳＷ１、シンクスイッチＳＷ２を含む一部は、ウエハＷ上に形成される。ウエハには、ウエハ上に形成される電源補償回路２０の一部に信号を印加するためのパッドＰ５〜Ｐ７が設けられる。 （もっと読む）

【課題】安定的な振幅を有し、かつ高速にスイッチングする補償電流を生成可能な回路を提供する。
【解決手段】シンク補償回路１２ｃは、補償パルス電流Ｉ_ＳＩＮＫを生成し、この補償パルス電流をＤＵＴ１とは別経路に引きこむ。電流Ｄ／Ａコンバータ１４は、デジタル設定信号Ｄ_ＳＥＴに応じた基準電流Ｉ_ＲＥＦを生成する。第１トランジスタＭ１、第２トランジスタＭ２は、ＭＯＳＦＥＴであり、カレントミラー回路を構成する。スイッチ素子ＳＷ１は、第１トランジスタＭ１のゲートと、第２トランジスタＭ２のゲートの間に設けられる。 （もっと読む）

【課題】電源電圧変動を補償可能な試験装置を提供する。
【解決手段】電源補償回路１２は、スイッチ素子１２ｂ、１２ｃがオンした状態において補償パルス電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを生成する。パターン発生器ＡＬＰＧは、ドライバＤＲ_１〜ＤＲ_４が出力すべき試験信号Ｓ_ＴＥＳＴを記述するテストパターンＳ_ＰＴＮ１〜Ｓ_ＰＴＮ４を生成する。特徴点検出部６は、パターン発生器ＡＬＰＧが発生するテストパターンＳ_ＰＴＮ１〜Ｓ_ＰＴＮ４を参照し、電源端子Ｐ１の電源電圧Ｖ_ＤＤに変動を発生させるイベントを検出する。そしてスイッチ素子（１２ｂ、１２ｃ）に割り当てられたドライバ（ＤＲ６、ＤＲ５）が出力すべき制御信号Ｓ_ＣＮＴを記述する制御パターンＳ_{ＰＴＮ＿ＣＭＰ}を出力する。制御パターンＳ_{ＰＴＮ＿ＣＭＰ}は、各イベントに応じてあらかじめ定められている。 （もっと読む）

【課題】直交変調器または直交復調器を備える被測定デバイスの特性（例えばＥＶＭ）を簡易に測定する。
【解決手段】直交変調器または直交復調器を備える被測定デバイスの特性（例えばＥＶＭ）を測定する測定装置であって、被測定デバイスのＩＱ間誤差の周波数特性を測定するＩＱ間誤差測定部と、ＩＱ間誤差の周波数特性に基づき、被測定デバイスに予め定められた信号を供給した場合における誤差量を算出する誤差量算出部と、を備える測定装置を提供する。 （もっと読む）