【課題】感度上昇と蓄積容量の増大が可能なフォトダイオードを有する半導体装置、上記のフォトダイオードをアレイ状に配置してなる固体撮像装置、及びその製造方法を提供する。
【解決手段】第１導電型の半導体基板１０の主面に第２導電型の第１半導体領域１１が形成され、隣接するフォトダイオードＰＤの領域を分離するように第１半導体領域１１を貫通して第１導電型の画素分離領域１４が形成され、半導体基板１０と第１半導体領域１１の接合面から離間して、接合面より深い位置において半導体基板１０中に、余剰電荷排出領域となる第２導電型の第２半導体領域１５が形成された構成とする。 （もっと読む）

【課題】広ダイナミックレンジ化した固体撮像装置においてＳ₁信号の線形性を高め、飽和レベルを向上できる固体撮像装置とこれに適用する電界効果トランジスタを提供する。
【解決手段】チャネル形成領域を有する第１導電型の第１半導体層１１のチャネル形成領域上において、ゲート絶縁膜５０を介してゲート電極６０が形成され、ゲート電極６０の両側部における第１半導体層１１の表層部に第２導電型の１対の第２半導体層（４０，４１）が形成され、チャネル形成領域の下方の所定の深さにおける第１半導体層１１中に、一方の第２半導体層４０に接続して第２導電型の第３半導体層４３が形成された構成の電界効果トランジスタとし、また、これを増幅トランジスタに適用した固体撮像装置とする。 （もっと読む）

【課題】広ダイナミックレンジ化した固体撮像装置において、フォトダイオードから溢れた分の光電子に対する暗電流を抑制できる固体撮像装置およびその駆動方法を提供する。
【解決手段】画素が半導体基板にアレイ状に複数個集積されており、各画素は、フォトダイオード（Ｃ_ＰＤ）、転送トランジスタ（φ_Ｔ）、フローティングディフュージョン（Ｃ_ＦＤ）、蓄積容量素子（Ｃ_Ｓ）、蓄積トランジスタ（φ_Ｓ）、リセットトランジスタを有し、光電荷の蓄積期間を通して、転送トランジスタ、蓄積トランジスタ及びリセットトランジスタの少なくとも１つのゲート電極に、トランジスタのｏｆｆレベル電圧として半導体基板に印加される電圧を越える電圧または前記半導体基板に印加される電圧に対して−０．６Ｖ以下の電圧（α）が印加される構成とする。 （もっと読む）

【課題】フォトダイオードから溢れた分の光電子に対する暗電流成分を抑制できる固体撮像装置およびその製造方法を提供する。
【解決手段】フォトダイオード、転送トランジスタ、フローティングディフュージョン、蓄積容量素子、蓄積トランジスタを有して、蓄積トランジスタを構成するソース・ドレイン領域の少なくともいずれか一方において、半導体基板の活性領域に素子分離絶縁膜４０で区分された第１導電型の第１半導体層１１ａが形成され、素子分離絶縁膜の少なくとも側面を覆うように第１半導体層中に第１導電型の第２半導体層４２が形成され、第２半導体層と接合面が形成されるように、第１半導体層の表層部に第２導電型の第３半導体層１５が形成された構成となっており、固体撮像装置の駆動時に前記接合面から延伸する空乏層が素子分離絶縁膜の側面に到達しないように形成されている構成とする。 （もっと読む）

【課題】半導体装置においてシリサイドの低抵抗化を阻害することなくゲート電極を狭幅化できるようにする半導体装置の製造方法を提供する。
【解決手段】シリコン半導体基板１の表面領域の全面にポリシリコン膜４を形成し、このポリシリコン膜４をパターニングして、フィールド酸化膜２におけるポリシリコン膜４'の線幅が素子形成領域におけるポリシリコン膜４の線幅よりも大きくなるようにする。次いで、ＭＯＳＦＥＴのゲート幅を規定する１層目のポリシリコン膜４，４'の上、及び、側壁ＳｉＮ膜６の上にＳｉＯ2膜８を介して、ポリシリコン膜４，４'よりも幅広の２層目のポリシリコン膜を形成し、その２層目のポリシリコン膜をシリサイド化して、チタンシリサイド層１２を形成する。 （もっと読む）

【課題】データ保持用の消費電流および待機時の消費電流を大幅に節減して低電力化を実現すること。
【解決手段】このメモリセルでは、ラッチ回路１０と出力回路３２とに別系統の電源電圧ＶＲＥＴ，ＶＤＤがそれぞれ供給される。ラッチ回路１０は、選択用のトランスファゲート２２，３０とは別に設けられたスイッチ回路用のＮＭＯＳトランジスタ２０とトランスミッションゲート２４とによって周辺の回路と分離可能となっている。ラッチ回路１０を構成するＭＯＳトランジスタ２０，２６，２８は、出力回路３２を含む周辺の回路を構成するＭＯＳトランジスタよりもリーク電流の格段に小さい低リーク型ＭＯＳトランジスタからなる。 （もっと読む）

【課題】 モールド成型時に半導体チップが静電破壊されるのを防止することを目的とする。
【解決手段】 半導体装置の製造方法は、表面に複数の半導体チップ４１０と複数の半導体チップに供給された液状樹脂４３４とを含む基板４００を、電気的に絶縁されるように下部金型２００により支持させる。複数の型形成部（キャビティ）１１２が形成された上部金型１１０を可撓性リリースフィルム３００を介して下部金型２００に対して押圧し、基板上の液状樹脂４３４をモールドする。 （もっと読む）

【課題】 重みレベル発生器を提供する。
【解決手段】 重みレベル発生器Ｗは、複数の重み発生器５−１〜５−ｊを備え、これら複数の重み発生器のうちの少なくとも１つを、少なくとも２つの異なった時間レートで使用する。また、このような重み発生器を用いたデジタル−アナログ変換器（ＤＡＣ）は、デジタル信号ソースと、重みコントローラと重み発生器部とを備える。 （もっと読む）

【課題】 改良したダイナミック・エレメント・マッチング（ＤＥＭ）装置を提供する。
【解決手段】 ＤＥＭ装置は、デジタル入力に対し、このデジタル入力の第１の時間レートとは異なる第２の時間レートでダイナミック・エレメント・マッチング処理を行う。１実施形態においては、ＤＥＭ装置は、エンコーダ１０とフィードバック回路１２とで構成されている。エンコーダ１０は、２つの入力と１つの出力とを備え、そして２つの入力の内の一方にＤＥＭ処理の対象であるデジタル入力を受け、他方の入力にフィードバック回路１２の出力を受け、そして出力に、エンコードした結果のデジタル出力を発生する。フィードバック回路１２は、ＤＥＭ処理対象のデジタル入力の時間レートとは異なった時間レートでＤＥＭ処理を実行するため、サンプリングレート・コンバータ１２０とループ・フィルタ１２２とを備えている。 （もっと読む）

【課題】ゾルーゲル法において、強誘電体膜の結晶配向性を制御し、優れた電気的特性を示し、クラックがなく、厚膜化が容易な強誘電体膜を提供する。
【解決手段】強誘電体膜の構成金属元素の有機金属化合物とアルカノールアミン及びβ−ジケトンの一方又は双方を含有する安定剤と溶剤とを含む原料溶液をシリコン基板上に塗布し、上記塗布された原料溶液を上記溶剤の沸点よりも高く上記安定剤の沸点よりも低い温度で乾燥させて乾燥ゲル膜を形成し、上記乾燥ゲル膜を焼結してペロブスカイト結晶を含む１０００Å以下の膜厚の強誘電体膜を形成する。 （もっと読む）