状態マシン回路を使用して、多重入力クロック信号のそれぞれのクロック信号を選択し、そのような入力クロック信号に応答して、合成クロック信号を生成するクロック合成回路へ供給する、多重化回路を制御することができる。
状態マシン回路の構成は、例えば、合成クロック信号が、スペクトル拡散クロック信号、および／または入力クロック信号のそれぞれの名目周波数よりも大きい名目周波数を有するクロック信号、となるようにすることができる。
（もっと読む）

ビデオシーケンスにおける場面変化検出のためのシステム及び方法であって、ランダムサブサンプリングパティション投票（RSPV）アルゴリズムを利用したものが提供される。ビデオシーケンスにおいて、現在フレームが複数のパティションに分割される。それぞれのパティションはランダムにサブサンプリングされ、ピクセルの強度値のヒストグラムが、現在パティションがレファレンスフレームの対応するパティションから変化したかどうかを判定するために作成される。現在フレームのパティションとレファレンスフレームの同位置のパティションとのビン毎絶対ヒストグラム変化量が計算される。このヒストグラム変化量が、適応閾値と比較される。調べられたパティションの過半数が大きな変化を示せば、場面変化が検出される。RSPVアルゴリズムは運動不感応でありメモリアクセスコストと計算コストの目覚しい節約に特徴がある。
（もっと読む）

予測誘導間引き探索動き推定アルゴリズムを使用する方法および装置が提供される。予測誘導間引き探索動き推定アルゴリズムは、ビデオシーケンスからのフレーム内のマクロブロックを符号化するのに使用される動きベクトルを生成する。アルゴリズムは、フルピクセルシードベクトルを生成すること、生成されたシードベクトルのまわりにフルピクセル探索を実行することを含み、これに分数ピクセル探索が続く。生成されたフルピクセルシードベクトルは、予測動きベクトルおよび階層化動きベクトルである。分数ピクセル探索は、フルピクセル探索によって生成された最終動きベクトルのまわりに実施してもよく、２分の１ピクセル探索および４分の１ピクセル探索を含めてもよい。予測誘導間引き探索動き推定アルゴリズムは、ソフトウエアおよびハードウエアの両方において実装することができる。アルゴリズムは、効率向上、スケーラビリティ、および複雑度低下を特徴とする。
（もっと読む）

中央値単一エッジベース線平均フィールド補間アルゴリズム（median single edge based line average field interpolation algorithm）を用いた、インターレースビデオのインターレース解除のための方法が提供される。前記アルゴリズムは、メディアンフィルターを用いて、インターレースフレームの１つのフィールドを走査する間に動きが生じたかどうかを決定し、得られた結果に基づき、表示フレームの中間線を再構成する。前記メディアンフィルターは、中央値を計算した後に標的画素値が計算された中央値と等しいかどうかを決定することによるのではなく、標的画素値が中央値であるかどうかを決定することにより、中央値の計算を行う。
（もっと読む）

アナログ・ディジタル変換器が提供され、該変換器は、入力をサンプリングするためのキャパシタのアレイであって、各キャパシタは該キャパシタの端末を第１基準電圧または第２基準電圧に制御可能に接続するための少なくとも１つの関連スイッチを有する、前記キャパシタのアレイ；およびビットのシーケンスを発生するためのシーケンス発生器を含み、ここでキャパシタのアレイへの入力のサンプリング中に、シーケンス発生器の出力を第１群のキャパシタのスイッチに供給して、第１群の中の所定のキャパシタをその関連するスイッチにより第１基準電圧または第２基準電圧に接続するかどうかを制御するものである。
（もっと読む）

最下位ビットＬＳＢを決定した時に、通常のＳＡＲ変換は終了する。これは第１試行を表わす。本発明においては、Ｎ個の追加ビットもまた決定する。各追加ビットは補正試行を表わす。通常（第１）ビット試行の最後のビット後の変換結果に各追加補正ビット試行を加えたものを、有効結果とみなす。最終結果は、（Ｎ＋１）の結果を合わせて加えることにより達成される。（Ｎ＋１）の結果は異なるインスタンスにおいて決定するため、比較器のノイズが低減される。この方法のさらなる利点は、高い分解能が得られることである。例えば、１６ビット変換器とそれに続く３回の追加＋／−０．５ビットの補正ビット試行は、４つの結果を合わせて加えた場合、１８ビット変換結果をもたらす。
（もっと読む）

アナログ‐ディジタル変換器（８０）の特性評価を行う装置であって、第１次正弦曲線成分を有する入力信号を、アナログ‐ディジタル変換器に供給する信号発生器（５０）と、アナログ‐ディジタル変換器からの複数の出力値を受け取って記憶する取得装置（８２）、およびビット重み誤差による不一致を特定してビット重みまたはビット重み誤差の推定値を計算するために、出力値を調べるように配設されたデータプロセッサ（８６）を含む、前記装置が提示される。ビット重み（誤差）の特定は、行列方程式ｂ＝Ａｘの解を見いだすことを含み、ここで、列ベクトルｘはビット重み（誤差）を表わし、ＡＤＣの出力値は行列Ａに格納され、入力信号の離散表現は列ベクトルｂに格納される。
（もっと読む）

【課題】無線システム時間ベースを有する無線システム内で無線端末を動作させるためのタイミング信号を生成する方法が提供される。
【解決手段】方法は、較正低速クロックを生成するステップと、較正低速クロックを計数することによって絶対時間値を生成して統一時間ベースを提供するステップと、無線システム時間ベースとは独立に、統一時間ベースの絶対時間値に基づいて、無線システム内の事象のタイミングをとるステップとを含む。較正クロックを生成する方法として、自走式高速クロックを受け取るステップと、自走式低速クロックを受け取るステップと、自走式低速クロックを修正して、高速クロックと指定の周波数関係を有する、較正低速クロックを提供するステップと、較正低速クロック中の位相誤差を表す、位相補償信号を提供するステップとを含む。 （もっと読む）

デジタルプロセッサにおける分岐予測のための方法および装置が提供される。本発明の方法は、タグアレイおよびデータアレイを有する分岐ターゲットバッファであって、前記タグアレイの入力は、前記データアレイの対応する入力に指標を与える、前記分岐ターゲットバッファを与えること、現在の分岐命令の分岐ターゲットを表す情報を、前記タグアレイの選択された入力に記憶すること、次の分岐命令の分岐ターゲットを表す情報を、前記データアレイの対応する入力に記憶すること、および前記タグアレイの入力に対する適合に応答して、前記次の分岐命令の分岐ターゲットを表す情報を与えること、を含む。次の分岐命令の分岐ターゲットを表す情報は、次の分岐命令の成立分岐ターゲットアドレスおよびオフセット値を含んでもよい。オフセット値は、次の分岐命令に続く次の順番の命令のアドレスを表してもよい。
（もっと読む）

この発明は、第１の基板に形成されたセンサ素子と第２の基板に形成された少なくとも１つの光学素子とを提供するものであって、第２の基板が少なくとも１つのセンサ素子の上を覆うキャップを形成するように第１および第２の基板が互いに関連するように配置されていて、少なくとも１つの光学素子がキャップ上にくる入射光を少なくとも１つのセンサ素子に導くように構成されている。
（もっと読む）