本発明は、各々の第１の基板（１１０）内の断熱テーブル（１１００）上に形成される第１（１１２０、１１２５）及び第２の温度感知素子を有する熱センサを提供する。
（もっと読む）

本発明は、第１の基板（１１０）内に形成され、感知素子と前記第１の基板上の別の場所に設けられている熱源（１２１５）との間に配置された断熱層を有する感知素子（１０５）を提供する。前記断熱層は、前記第１の基板（１１０）内に形成された少なくとも１対の溝（１２０５、１２１０）を含み、前記対の個々の溝はキャビティ（１２２０）により隔てられる。
（もっと読む）

その内部に冗長性を有する変換エンジンと、変換エンジンにディザを加えるディザ装置と、変換エンジンを作動させてアナログ入力の逐次近似変換を実施するように適合されたコントローラとを含み、ディザが、アナログ・ディジタル変換の完了前に除去される、アナログ・ディジタル変換器。
（もっと読む）

能動負荷を有して、積分器として作用するように構成されたロングテールペアとして配設された第１および第２のトランジスタを含む、ラッチングコンパレータ用の信号調整回路。
（もっと読む）

伝播遅延が数クロックサイクル長までおよび、ゆっくりと変動する可能性のある、データ送信機１２からデータ受信機１４へのデータ伝送のシリアルプロトコルおよびインターフェイス。データ受信機は、データ送信機にクロックを供給する。受信機または送信機のいずれかによって供給される同期信号は、クロックによって制御される転送レートで、データ伝送のフレームを始動させる。同期信号は、フレーム長として知られている、データヘッダーとそれに続く所定の数のデータビットの送信を調整する。データ受信機は、ヘッダービットを使用して、後続のデータビットをサンプリングする時間を決定する。フレームの長さは、ビット誤りを発生させるほど大きく伝播遅延ライン特性が変化しないことの十分な見込みを得るように限定される。システムは、各フレームの始点において、再同期する。
（もっと読む）

測定ウィンドウ全体にわたる変数の変化を推定する方法であって、測定ウィンドウの間に変数の複数のサンプルを採取するステップ、各サンプルと対応づけられる重みを定義するステップであって、該重みは測定ウィンドウ内でサンプルの位置の関数として変動する前記ステップ、変数の変化の推定値を形成するために、サンプルを、それらの重みを考慮して処理するステップを含む、前記方法。
（もっと読む）

第１のバッファを通過して流れて、それにバイアスをかける零入力電流が、第２のバッファも通過して流れて、それにバイアスをかけるように、２つ以上のバッファを構成かつ配設してもよい。第１および第２のバッファは、例えば、スイッチドキャパシタ回路の入力を駆動する参照バッファとして使用される、ソースフォロワとしてもよい。
（もっと読む）

（たとえば、それぞれＭＳＢおよびＬＳＢのための）２つの段を有する多チャネルＤＡＣ。第１の段は、チャネルにより共有される。キャリブレーション係数は、デジタル入力データを補正して、ＤＡＣチャネルの補正されたＤＣ伝達特性（たとえば、オフセット、利得、線形性）を与えるために記憶されている。キャリブレーション係数は、すべてのチャネルにより又はそれらのうちの選択された群により共有される。
（もっと読む）

改良型微分非線形性を有するアナログ‐デジタル変換器が提供される。この変換器は、実際重み、またはＳＡＲプロセスの一部として保持されていたビットに対応する重み誤差を調べて、出力補正値を形成するために使用される、メモリを有する。この一部、例えば、残差（小数点表示において、小数点に続く部分）を使用して、ＡＤＣが使用するコンパレータに提示されるトライアル値に適用される補正を加える、補正ＤＡＣを駆動する。
（もっと読む）

本出願書は、ＦＮトンネリング消去サイクルが自己制限的ではないという、ＥＥＰＲＯＭの消去の間に起こる問題を取り上げる。既存の方法は、監視する計算法を用いることによってこの問題に対処している。しかしながら、この計算法は、消去処理時間を遅くする。本出願書は、監視する計算法の必要性を低減する、ＥＥＰＲＯＭセルを消去するための代替方法を提供する。該方法は、ＦＮトンネリングが消去ゲートを通して起こるように、消去ゲートの電位を引き上げて制御ゲートの電位を引き下げる最初のステップを備える。引き続くソフトプログラミングのステップは、制御ゲートの電位を十分高い値に引き上げて、ＦＮトンネリングがトランジスタの酸化膜を通して開始するように誘導するために用いられる。本方法が特に適している新構造も開示される。
（もっと読む）