説明

コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴにより出願された特許

51 - 60 / 383


【課題】層がその上に作製される基板に対して実質的に垂直な側面を有するAlN層を作製する方法を提案する。
【解決手段】基板(2)の表面(2’)に対して実質的に垂直な側面を有するAlN層を作製する方法において、基板(2)上にAlN成長層(4,4’)を形成する段階と、少なくとも前記成長層上にAlN層(31)を堆積する段階と、その少なくとも1つの縁部が、前記基板(2)の表面(2’)または前記成長層(4)の表面(4’)に実質的に垂直な平面において少なくとも1つの縁部(10,12,14)または前記成長層(4,4’)の側面(10a,10b)と整列されるように、AlN層を覆ってマスク層(40,40’)を形成する段階と、を有する方法が開示される。 (もっと読む)


【課題】並置されたゲートを有するトランジスタを備えるマイクロエレクトロニクス不揮発性メモリデバイスを作る方法を提供する。
【解決手段】支持体上にある、少なくとも1つの第1のゲート材料に基づく層内に、少なくとも1つの第1のトランジスタゲートブロックおよび少なくとも1つの犠牲ブロックを形成する段階であって、前記第1のブロックおよび前記犠牲ブロックが、所与のスペースだけ隔てられる段階aと、前記所与のスペース内に、少なくとも1つの絶縁層および少なくとも1つの第2のゲート材料を含むスタックを形成する段階であって、前記スペース内に位置する前記ゲート材料が、第1のブロックから前記絶縁層だけ隔たった第2のゲートブロックを形成するように意図されている段階bと、前記犠牲ブロックを除去する段階cとを含む方法。 (もっと読む)



Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189

【課題】基板の薄化の停止を、コンポーネントを傷つけることなく、きわめて正確に制御する方法を含む、複雑性をさけつつ、数段階にわたる段階的な薄化方法を提供する。
【解決手段】基板110の内部層に多孔質ゾーン122を形成するステップと、多孔質ゾーン122を含む内部層へ向かって、基板の厚みの漸進的薄化を行うステップと、研磨によって前記漸進的薄化の仕上げを行うステップと、多孔質ゾーン122の検知によって研磨の制御された停止を行うステップと、を含む。 (もっと読む)



Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189

【課題】共振器の信号対ノイズ比の効果的な低減を可能にするのに十分に高い振動振幅を達成しながら、安定した様式でヒステリシス効果の抑制を実現することを可能にする、共振器を発見提供すること。
【解決手段】本発明は、少なくとも1つの変形可能な要素(20)と、少なくとも1つの第1の周波数での第1の作動力および少なくとも1つの第2の周波数での第2の作動力を同時に少なくとも1つの変形可能な要素に加えるための、この変形可能な要素のための作動手段(40、42、44)とを含み、第1および第2の周波数が作動力のうちの1つの周波数に等しい周波数で少なくとも2つの同時共振を生成する、電気機械共振器に関する。 (もっと読む)



Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189

【課題】磁気トンネル接合磁気装置、メモリ、及び前記装置を用いた書き込み及び読み出し方法。
【解決手段】前記装置(16)は、半導体又は絶縁体の層(20b)によって分離された基準層(20c)と記憶層(20a)とを備える。記憶層の磁化のブロッキング温度は、基準層の磁化のブロッキング温度よりも小さい。装置はさらに、磁化のブロッキング温度よりも上に記憶層を加熱する手段(22,24)と、前記基準層の向きを変えることなく基準層の磁化に対して記憶層の磁化の向きを調整する磁場(34)を記憶層に印加する手段(26)と、を備える。 (もっと読む)



Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189

【課題】相互接続構造の第1基板を少なくとも貫通して、第1基板と一体に作製された少なくとも1つの第2基板によってその底壁が形成された1つまたは複数のビアを備える相互接続構造を提供する。
【解決手段】少なくとも1つの第1面が少なくとも1つの第2基板の少なくとも1つの面と一体に作製された、少なくとも1つの第1基板と、第1基板を貫通して、第1基板の第1面および第1基板の第1面と反対側に位置する第2面に現われる、少なくとも1つのブラインドビアと、第2基板の前記面に接触してブラインドビアに対向し、および/または第1面に接触し、および/または第1基板の第2面に接触して配置された少なくとも1つの電気接点と、ブラインドビアを、相互接続構造の外部の環境および/または相互接続構造に形成された少なくとも1つの空洞と連通状態とし、かつ第1または第2基板の前記面の少なくとも1つと実質的に平行に延在する、少なくとも1つのチャネルと、を備える相互接続構造。 (もっと読む)


51 - 60 / 383