【課題】モータのばらつきを含めたトルクリップルの低減を可能としたモータ駆動装置とモータ回転制御方法を提供する。
【解決手段】多相ＤＣモータ出力段は、多相コイルに出力電圧を供給するパワー素子と、かかるパワー素子に駆動電圧を供給するプリドライバとにより構成される。抵抗手段は、上記パワー素子に流れる電流を検出する。電源電流検出部は、上記抵抗手段で発生した電圧信号を高速ＡＤＣと移動平均フィルタを用いて電源電流を検出する。出力制御部は、回転速度を指示する電流信号と上記電源電流検出部で検出された検出電流とが一致するように上記高速ＡＤＣの周波数よりも低い周波数とされたＰＷＭ信号を形成して上記出力段に伝える。 （もっと読む）

【課題】データ記憶を実行する正規のＭＴＪメモリセルおよび、データ読出時に正規のＭＴＪメモリセルの比較対象として設けられるダミーメモリセルの両方を効率的に置換救済可能な冗長構成を備えた薄膜磁性体記憶装置を提供する。
【解決手段】行列状に配置された複数の正規メモリセルＭＣに対して、ダミーメモリセルＤＭＣは、正規メモリセルＭＣとメモリセル列を共有するように、ダミーメモリセル行を形成するように配置される。正規メモリセルＭＣおよびダミーメモリセルＤＭＣに不良が生じた場合には、冗長コラム１１Ｃによるメモリセル列単位での置換救済が行なわれる。冗長コラム１１Ｃは、正規メモリセルＭＣを救済するスペアメモリセルＳＭＣだけでなく、ダミーメモリセルＤＭＣを救済するスペアダミーメモリセルＳＤＭＣをも含む。 （もっと読む）

【課題】小面積、低消費電流且つ安定動作可能な差動増幅回路を提供する。
【解決手段】この差動増幅回路１は、トランジスタＭＮ１，ＭＮ２のゲートの間に直列接続された抵抗ＲＢ３，ＲＢ４と、トランジスタＭＰ１，ＭＰ２のゲートの間に直列接続された抵抗ＲＢ１，ＲＢ２と、各トランジスタＭＰ１，ＭＮ１のゲートにコンデンサＣ１，Ｃ２を介して接続された入力端子ＲＦと、各トランジスタＭＰ２，ＭＮ２のゲートにコンデンサＣ３，Ｃ４を介して接続された入力端子ＲＦＢと、各トランジスタＭＰ１，ＭＮ１のドレイン間に接続された出力端子ＲＢＯＵＴＢと、トランジスタＭＰ２，ＭＮ２のドレイン間に接続された出力端子ＲＢＯＵＴと、各出力端子ＲＢＯＵＴＢ，ＲＢＯＵＴの間に直列接続され、それらの中間点が抵抗ＲＢ３，ＲＢ４の中間点に接続された抵抗ＲＣＭ５，ＲＣＭ６とを備える。 （もっと読む）

【課題】簡易な回路構成で書込データレベルに応じたデータ書込電流を供給可能な薄膜磁性体記憶装置の構成を提供する。
【解決手段】各メモリセル列において、ビット線ＢＬは、一端側に相当するノードＮａおよび他端側に相当するノードＮｂにおいて、駆動スイッチをそれぞれ介してデータバスＤＢａおよびＤＢｂと接続され、中間ノードＮｍにおいて、駆動スイッチを介して逆相データバス／ＷＤＢと接続される。選択列のビット線において、選択メモリセルと中間ノードとの位置関係に応じて、中間ノードの駆動スイッチと、一端側および他端側の一方の駆動スイッチとがオンすることによって、データ書込電流が流される。 （もっと読む）

【課題】高速化および高集積化の双方を両立可能な半導体装置を提供する。
【解決手段】ＣＭＯＳインバータＮＴ１、ＰＴ１がスタンダードセル５１ａに含まれている。電源線は、ＣＭＯＳインバータＮＴ１、ＰＴ１に電気的に接続され、かつ下層配線３２ａ、３２ｂおよび上層配線３４ｃ、３４ｄを有している。下層配線３２ａ、３２ｂは互いに隣り合うスタンダードセル５１ａの境界に沿って境界上に延在している。上層配線３４ｃ、３４ｄは平面視において下層配線３２ａ、３２ｂよりもスタンダードセル５１ａの内側に位置している。ＣＭＯＳインバータＮＴ１、ＰＴ１は上層配線３４ｃ、３４ｄを介して下層配線３２ａ、３２ｂに電気的に接続されている。 （もっと読む）

【課題】設計期間の短縮を実現可能な半導体装置の設計方法を提供する。
【解決手段】例えば、２ステージＣＭＯＳオペアンプ回路の電気的特性を算出する回路シミュレータ部ＳＩＭと、オペアンプ回路内の回路定数を変更しながらＳＩＭを動作させ、予め定めた設計仕様ＳＰＥＣを満足する回路定数を自動探索する最適化制御部ＯＰＴを設ける。ＯＰＴでは、予め定めた複数のパラメータの関数となる制約式に基づいて、各パラメータ値を逐次変更しながら各トランジスタおよび位相補償容量の回路定数を算出し、それをＳＩＭに反映させる。位相補償容量の制約式は、オペアンプ回路の１ステージ目および２ステージ目の出力容量と、予め定めた位相余裕と、パラメータｋ_ｂ’の関数で規定され、この出力容量は各トランジスタの回路定数で定められる。このような制約式を用いることで、回路定数の探索範囲を狭めることが可能となる。 （もっと読む）

【課題】テストコストの低減に資することができる半導体装置を提供する。
【解決手段】半導体装置（１）の外部端子を相対的に径とピッチが大きなバンプ（Ｐｕ，Ｐｓ，Ｐｕｓ）と小さなバンプ（Ｐ）に分け、前者よりも後者を半導体装置の中央寄りに配置する。大きなバンプの一部（Ｐｕ，Ｐｕｓ）は実装基板との接続に用いられ、大きなバンプの残り（Ｐｓ）は実装基板への接続に用いないがスクリーニングテスタへの接続に用いられる。小さなバンプ（Ｐ）は実装基板との接続にもスクリーニングテスタとの接続に用いられない。小さなバンプがアンダーフィル樹脂で覆われていても、表面を削ることによって容易に露出させることができる。スクリーニングテスタと接続される外部端子はピッチと径が共に大きくされているのでスクリーニングテストに特別なピンピッチ変換アダプタ等を必要とせず、プローブに対する位置決めにも特に高精度を要しない。 （もっと読む）

【課題】リフレッシュ動作を必要とせず、かつ、高集積化・大容量化を実現するメモリセルを備える半導体記憶装置を提供する。
【解決手段】１ビットの記憶データに対して２つのメモリセル５０Ａ，５０Ｂが備えられ、メモリセル５０Ａ，５０Ｂは、互いに反転されたデータを記憶する。メモリセル５０Ａ，５０Ｂは、それぞれインバータで構成される電荷補填回路５６Ａ，５６Ｂを含み、電荷補填回路５６Ａ，５６Ｂは、それぞれバルクトランジスタの上層に形成可能なＰチャネルＴＦＴ５６２，５６６を含む。電荷補填回路５６Ａ，５６Ｂは、交差接続され、メモリセル５０Ａ，５０Ｂに記憶されるデータをラッチする。 （もっと読む）

【課題】受信回路または送信回路で一対の受信用または送信用のローパスフィルタの特性を効率的に校正すること。
【解決手段】半導体集積回路400は、RF受信信号を処理するRFレシーバー、RF送信信号を生成するRFトランスミッター、周波数シンサセイザーを含む。RFレシーバーの受信用ローパスフィルタ27はI、Qベースバンド受信信号に含まれる不所望な成分を抑圧して、RFトランスミッターの送信用ローパスフィルタ32はI、Q送信アナログベースバンド信号に含まれるD/A変換による雑音を抑圧する。受信または送信の一対の送信用ローパスフィルタの入力には校正用テスト信号Ref_Oscが供給され、一対のフィルタの位相差が位相検出ユニットLmt1、Lmt2、PDにより検出される。位相検出ユニットの出力に応答してキャリブレーション制御回路Cal_Cntは一対のフィルタのカットオフ周波数の相対的ばらつきを校正する。 （もっと読む）

【課題】内部同期型メモリのセットアップ／ホールド時間およびアクセス時間などのタイミング条件を正確に測定する。
【解決手段】内蔵メモリへデータを転送するバスドライブ回路（ＤＲＷ０−ＤＲＷ７）と同一の転送特性を有するレプリカ回路（５０）を設け、このレプリカ回路の出力データと内蔵メモリの信号／データの取込みタイミングを決定するメモリクロック信号（ＣＬＫ）とのいずれかをセレクタ（５５）において選択し、フリップフロップ（６０）により、補正用テストクロック信号（ＴＣＬＫｃａｌ）に従ってセレクタ出力をサンプリングする。外部で、これらのデータおよびメモリクロック信号の位相差を測定する。 （もっと読む）