【課題】ＰＷＭ信号入力の帰還方式デジタルアンプを用いたシステムに電子ボリュームを実装する際に発生する小信号領域での精度劣化を低減する。
【解決手段】デジタル信号処理ユニット（１０）、電子ボリューム装置（２０）、及び帰還方式デジタルアンプ（３０）を含んでデジタルアンプシステム（１００）を構成する。上記デジタル信号処理ユニットの後段であって上記帰還方式デジタルアンプの前段に上記電子ボリューム装置を設けることで、小信号領域においても十分な信号再現性が担保できるようになる。しかも、電子ボリューム装置においてはＰＷＭ波の振幅電圧をアナログ的に直接制御することが可能であるため、アナログ処理の電子ボリュームに相当するボリューム特性を得ることができる。 （もっと読む）

【課題】割り込み処理の即時性に優れたデータ処理システムを提供する。
【解決手段】中央処理装置（２，３）に別々に割当てられた複数の割込みコントローラ（４，６）は、複数の中央処理装置が共通利用可能な回路モジュール（９）から別々の割込み要求信号（ＩＲＱ１Ｍ，ＩＲＱ１Ｓ）が供給され、入力された割り込み要求信号に応答して対応する中央処理装置に割込みを通知する。このとき前記回路モジュールは、複数の割込みコントローラのなかから割り込み要求信号を供給する割込みコントローラを選択する。例えば回路モジュールは起動要求を指示した中央処理装置を識別し、当該中央処理装置に対応する割り込みコントローラに割り込み要求信号を供給する。一の中央処理装置の割り込み処理による負荷を軽減することができると共に、当該一の中央処理装置での割り込み処理を経由しないため、前記他の中央処理装置の割り込みレスポンスが速くなる。 （もっと読む）

【課題】シェアードコンタクトホールの開口不良を抑制できる半導体装置およびフォトマスクを提供する。
【解決手段】シェアードコンタクトホールＳＣ１、ＳＣ２は、ゲート電極層ＧＥ１、ＧＥ２とドレイン領域ＰＩＲとの双方に達している。平面視において、ゲート電極層ＧＥ１、ＧＥ２の一方側壁Ｅ２が、一方側壁Ｅ１の仮想延長線Ｅ１ａよりも他方側壁Ｅ４側にずれて位置している。平面視において、ゲート電極層ＧＥ１、ＧＥ２のシェアードコンタクトホールＳＣ１、ＳＣ２が達する部分の線幅Ｄ１の中心線（Ｃ２−Ｃ２）が、ゲート電極層ＧＥ１、ＧＥ２のチャネル形成領域ＣＨＮ１、ＣＨＮ２上に位置する部分の線幅Ｄ２の中心線（Ｃ１−Ｃ１）に対してずれて位置している。 （もっと読む）

【課題】異なる領域のデータを並行して取り込んで記憶回路に転送することが可能なマイクロコンピュータを提供すること。
【解決手段】マイクロコンピュータ１は、カメラ２から入力される画像データの中から所定領域の画像データを取り込んでメモリブロック０〜Ｎ（３−０〜３−Ｎ）に転送するＤＲＩ０〜２（１２−０〜１２−２）と、カメラ２から入力される画像データの中のそれぞれ異なる領域の画像データをメモリブロック０〜Ｎ（３−０〜３−Ｎ）に転送するようにＤＲＩ０〜２（１２−０〜１２−２）を制御するＣＰＵ１１とを含む。したがって、異なる領域の画像データを並行して取り込んでメモリブロック０〜Ｎ（３−０〜３−Ｎ）に転送することが可能となる。 （もっと読む）

【課題】不揮発性半導体記憶装置の信頼性を向上できる技術を提供することにあり、特に、スプリットゲート型トランジスタのメモリゲート電極への給電を確実に行なうことができる技術を提供する。
【解決手段】給電配線ＥＳＬは、給電配線ＥＳＬの一端を終端部ＴＥ１上に配置し、かつ、給電配線ＥＳＬの他端を終端部ＴＥ２上に配置し、さらに、給電配線ＥＳＬの中央部をダミー部ＤＭＹ上に配置している。つまり、終端部ＴＥ１と終端部ＴＥ２およびダミー部ＤＭＹはほぼ同じ高さであるので、終端部ＴＥ１上からダミー部ＤＭＹ上を介して終端部ＴＥ２上に配置されている給電配線ＥＳＬの大部分は同じ高さに形成される。 （もっと読む）

【課題】半導体カードデバイスのソケットを薄型化する。
【解決手段】本発明に係る半導体カードデバイスおいて、外部接続端子を露出させて全体をパッケージに封止するとき、前記パッケージの厚さ方向に、ソケットに係止される段差部を少なくとも２個所形成しておく。パッケージは一括モールドもしくはＭＡＰ（モールド・アレイ・パッケージ）形態で形成され、段差部も一括モールドで一体形成される。ソケットは、パッケージの厚さよりも薄い段差部を係止するから、ソケットの厚さを最小限に抑えることが容易になる。 （もっと読む）

【課題】プログラムの変更を行わずに、ウォッチドッグタイマの動作を検証する。また、ウォッチドッグタイマのタイムアウトを外部で確認する。
【解決手段】本発明の半導体装置（１）は、ウォッチドッグタイマ（２）と中央処理装置（３）とモード端子（４）とを有する。前記中央処理装置は、前記ウォッチドッグタイマのタイムアウト制御を制御する。前記ウォッチドッグタイマは、前記モード端子を介して、前記ウォッチドッグタイマのタイマ周期を前記中央処理装置のタイムアウト制御による周期よりも短くする指示を外部から与えられる。前記ウォッチドッグタイマは、前記指示に応答して、前記中央処理装置によるタイムアウト制御よりも先に、タイムアウトを検出する。 （もっと読む）

【課題】労働集約型プロジェクトの生産性に対する評価の意義と加重平均における重みの設定との間の関係を容易に最適化できる技術を提供する。
【解決手段】評価対象とする複数のプロジェクトの夫々に関する投入高の第１データとそれによって得られる出来高又は生産性の第２データを用いて、複数プロジェクト全体に対する異なる観点の生産性を予測する方法であり、コンピュータ装置が実行する第１処理乃至第３処理を含む。第1処理は、評価目的の特性を表現した複数の評価モードから所要の評価モードを選択する処理、第２処理は、選択された評価モードに従って予測に用いるパラメータを投入高又はプロジェクト数に決定する処理、第３処理は、第２処理で決定されたパラメータ、前記第１データ及び第２データを用いた加重平均により複数プロジェクト全体における生産性の指標を演算する処理である。工数を売上げに見立て売上げへの影響重視の評価を可能にする。 （もっと読む）

【課題】ノンリード型の半導体装置の品質の向上を図る。
【解決手段】半導体チップ２を樹脂封止する封止体と、前記封止体の内部に配置されたタブ１ｂと、タブ１ｂを支持する吊りリード１ｅと、それぞれの被接続面が前記封止体の裏面の周縁部に露出した複数のリードと、半導体チップ２のパッドと前記リードとをそれぞれ接続する複数のワイヤとからなり、吊りリード１ｅにおける前記封止体の外周部に配置された端部は、前記封止体の裏面側において露出せずに前記封止体によって覆われており、したがって、樹脂成形による吊りリード１ｅのスタンドオフは形成されないため、吊りリード切断時に、前記封止体の裏面の角部を切断金型の受け部の吊りリード１ｅの切断しろより十分に広い面積の平坦部によって支持することができ、レジン欠けの発生を防止してＱＦＮ（半導体装置）の品質の向上を図ることができる。 （もっと読む）

【課題】ＩＣカード用の半導体集積回路においてチップ面積を大幅に増大させることなく、非接触動作時において電源電圧端子と内部回路とを分離可能にする。
【解決手段】アンテナからアンテナ端子に与えられる交流信号を整流及び平滑化して第１の電源ライン（ＶＤＤＡ）に直流電圧を得る第１の電源回路（Ｕ３）と、外部から電源が入力される電源端子（ＶＤＤ）と前記第１の電源ラインとの間に配置された第１のＭＯＳトランジスタ（Ｍ１）のゲート端子電圧を制御する電圧制御回路（Ｂ２）を有する第２の電源回路と、前記第１のＭＯＳトランジスタのソース電圧を基板電圧として形成する基板電位制御回路（Ｂ１）と、前記第１電源回路で生成する電圧を電源に用いるとき前記第１のＭＯＳトランジスタの基板電圧とゲート電圧を導通させ、外部端子からの電源を用いる場合には非導通とする第２のＭＯＳトランジスタ（Ｍ２）と、を有する。 （もっと読む）