プラズマ処理チャンバを効果的にモニターするための、無線周波（ＲＦ）電源（例：約２ＭＨｚ、約２７ＭＨｚあるいは約６０ＭＨｚ）に対応する電気パラメータを提供できるＶＩ−プローブと、電気パラメータのそれぞれにハーモニクスを提供できる市販のプローブ製品にカップリングされる、及び／または含まれるプロセッサと、電気パラメータの１つ並びにプラズマ処理ステップのためのエンドポイント検出用関連ハーモニクスの１つを選択できるプロセッサにカップリングされたコントローラと、を含んだプラズマ処理制御システム。電気パラメータは、電圧、位相及び電流を含むことができ、プラズマ処理適用形態は誘電エッチングであってもよい。本発明の実施例によるシステムは特に製造環境での誘電エッチングに適している。 （もっと読む）

プラズマ加工システムで基板をエッチングする方法を提供する。基板は、半導体層、その半導体層上方に提供された第１バリアー層、その第１バリアー層上方に提供された低ｋ層、その低ｋ層上方に提供された第３ハードマスク層、その第３ハードマスク層上方に提供された第２ハードマスク層、及びその第２ハードマスク層上方に提供された第１ハードマスク層を有する。方法には、第１ハードマスク層の第１ハードマスク材料、第３ハードマスク層の第３ハードマスク材料、及び第１バリアー層の第１バリアー層材料に対して低選択度を有するが、第２ハードマスク層の第２ハードマスク材料に対しては高選択度を有する第１エチャントと、第１ハードマスク層の第１ハードマスク材料、第３ハードマスク層の第３ハードマスク材料、及び第１バリアー層の第１バリアー層材料に対しては高選択度を有する第２エチャントとで基板を交互にエッチングするステップが含まれ、第１エチャントは第２ハードマスク層の第２ハードマスク材料に対して低選択度を有する。
（もっと読む）

プラズマ処理システムにおける、半導体基板上の所定の層を介して機能をエッチングするための方法。本方法は、上記プラズマ処理システムのプラズマ処理室に基板を置くことを含む。また本方法は、上記プラズマ処理室内へエッチャント混合気を流し込むことも含み、上記エッチャント混合気は所定の層をエッチングするように構成されている。本方法はさらに、エッチャント・ソース・ガスからのプラズマを打撃することを含む。さらに本方法は、上記基板にバイアスＲＦ信号を印加しながら、上記機能を少なくとも部分的に所定の層を介してエッチングすることを含む。上記バイアスＲＦ信号は約２７ＭＨｚ乃至約７５ＭＨｚの範囲のバイアスＲＦ周波数と、バイアスＲＦ電力成分とを有し、上記バイアスＲＦ電力成分は、エッチ機能を、基板の第２の層への、予め決められた選択性しきい値より高いエッチング選択性でエッチングさせるように構成され、または上記機能を、バイアスＲＦ周波数における予め決められたエッチ速度パラメータ及びエッチ・プロファイル・パラメータに従ってエッチングさせるように構成される。
（もっと読む）

プラズマ処理システムで利用される基板温度測定方法が開示されている。この方法では基板をチャックを有した基板支持構造体上に配置させる。この方法ではさらに、基板の温度キャリブレーション曲線が創出される。温度キャリブレーション曲線は、電磁式測定装置で少なくとも第１基板温度を測定し、第１等温状態にて物理式測定装置で第１チャック温度を測定することで創出される。この方法では、電磁式測定装置での測定と温度キャリブレーション曲線を利用してプラズマ処理中に基板温度が決定される。
（もっと読む）

プラズマ処理システムの半導体基板を処理する処理方法が開示される。本処理方法は、第１の電気的な測定装置に接続された第１の端子と、第２の電気的な測定装置に接続された第２の端子とを有する高周波結合構造体を提供することを含む。本処理方法は、第２の端子に補償回路を接続することも含んでいる。本処理方法は、前記第１の電気的な測定装置および前記第２の電気的な測定装置から情報を得るように接続されたフィードバック回路を提供し、フィードバック回路の出力が、前記第１の端子の第１の電気値と前記第２の端子の第２の電気値の間の比率をほぼ所定の比率に保つように前記補償回路を制御するのに用いられる。 （もっと読む）

酸化イットリウムを含む一組の構造体から一組の粒子を除去する方法が開示される。この方法は、第１の期間、一組の構造体を酸化剤を含む第１の溶液にさらすことを含む。この方法は、更に、第１の溶液から一組の構造体を取り出して、第２の期間、この一組の構造体を主反応物を含む第２の溶液にさらすことを含む。この方法は、更に、第２の溶液から一組の構造体を取り出して、第３の期間、この一組の構造体を酸の第１の混合物を含む第３の溶液で研磨することを含む。
（もっと読む）

ソフトウェアコントロールプログラムを備える半導体処理システムの工程のセットを最適化する方法であって、前記半導体処理システムは第１の機能、第２の機能、および第３の機能を備えており、変数のセットを保存するためのメモリをさらに備えており、前記工程のセットは第１の工程、第２の工程、および第３の工程を備えている。本発明は前記第１の工程をエディタアプリケーションで作成する工程を備えており、前記第１の機能は前記第１の工程に追加され、もし要求されれば、ユーザー入力指示の第１のセットが追加される。本発明はさらに前記第２の工程をエディタアプリケーションで作成する工程を備えており、前記第２の機能は前記第２の工程に追加され、もし要求されれば、ユーザー入力指示の第２のセットが追加される工程、および前記第３の工程をエディタアプリケーションで作成する工程を備えており、前記第３の機能は前記第３の工程に追加され、もし要求されれば、ユーザー入力指示の第３のセットが追加される工程もまた備えている。本発明はさらに前記第１の工程、前記第２の工程、および前記第３の工程を適切な順序で配置する工程、前記工程のセットを前記半導体処理システムに転送する工程、前記工程のセットを実行する工程、結果のセットを前記変数のセットに保存する工程、そしてもし要求された場合、前記変数のセットから報告書を作成する工程を備えている。 （もっと読む）