複数の異なるアプリケーションを格納した記憶装置（１０６）を備えるトランスポンダ（１０４）であり、該トランスポンダは、リーダ（１０２）のリクエストに応答して、該トランスポンダ（１０４）と前記リーダ（１０２）の双方が知っている暗号化スキームを用いて解釈可能なレスポンスを生成する処理装置（１０８）と、前記レスポンスを前記リーダ（１０２）に送信するように構成された送信装置（１１０）とを備え、前記リーダ（１０２）が、前記暗号化スキームを用いて前記レスポンスを解析することによりアプリケーションが当該トランスポンダ（１０４）によりサポートされているかどうかを決定することができるように構成されている、トランスポンダ。
（もっと読む）

適切な仕事関数の材料のゲート電極を有する半導体デバイスの製造方法を開示する。この方法は、所定数の活性領域（１１０，１２０）および該活性領域（１１０，１２０）を被覆する誘電体層（１３０）を含む基板（１００）を提供する工程と、前記誘電体層上に積層体（１４０，１５０，１６０）を形成する工程を有する。積層体の形成は、前記誘電体層（１３０）上に、第１の厚さ、例えば１０ｎｍ未満を有する第１の金属層（１４０）を析出させる工程と、該第１の金属層（１４０）上に、第２の厚さを有する第２の金属層（１５０）を析出させる工程であり、前記第２の厚さが前記第１の厚さより厚い工程と、前記第２の金属層（１５０）にドーパント（１５２，１５４）を導入する工程と、前記デバイスを温度上昇下にさらし、前記ドーパント（１５２，１５４）の少なくとも一部を、前記第２の金属層（１５０）から前記第１の金属層（１４０）と前記第２の金属層（１５０）との界面を越えて、移動させる工程と、前記積層体を所定数のゲート電極（１７０）にパターニングする工程と、を有する。この方法によれば、ゲート電極は、誘電体層（１３０）の近くにドーパントプロファイルを有するように形成されるため、ゲート誘電体がドーパントの侵入により劣化することなく、ゲート電極の仕事関数を最適化することができる。
（もっと読む）

バーチカル（垂直）型相変化メモリセル（２）は相変化メモリ材料の活性領域（２４）を有し、この活性領域（２４）は、相変化メモリ材料の一部上にのみ延在する接点を設ける、または相変化メモリ材料の一部のみを露出させる絶縁層を設けることのいずれかで画定する。１個のセルには１個以上の活性領域（２４）が存在し、各セルに１ビット以上のデータを格納することができる。
（もっと読む）

【解決手段】相変化メモリセルは、１個またはそれ以上のメモリ領域（１４，１８）を有し、これらメモリ領域は第１および第２の電極（４，６）間に延在する相変化メモリ材料（２）の狭窄部分とする。複数個のメモリ領域（１４，１８）はそれぞれ、電流および/または電圧の適切なプログラミング条件を加えることで、低抵抗状態または高抵抗状態にプログラムすることができる。高抵抗状態の抵抗および高抵抗状態を低抵抗状態に変換するプログラミング条件は、前記複数個のメモリ領域毎に異ならせる。
（もっと読む）

本発明は多層構造の製造方法を提供し、該方法は、サブストレート上に相変化材料層を形成する工程と、保護層を形成する工程と、該保護層上に他の層を形成する工程と、該他の層をパターン形成する第１パターン形成工程と、前記保護層および前記相変化材料層をパターン形成する第２パターン形成工程と、を有する。特に、第１パターン形成工程は、化学エッチング液を用いるエッチング工程とすることができる。さらに、相変化材料層を形成する前に、複数の電極を基板上に形成することができ、例えば、複数の電極を同一レベルになるよう形成し、例えば、複数の電極が平面構造を形成し、垂直構造にならないようにする。
（もっと読む）

３ウェイドハティ増幅器は増幅器入力端と増幅器出力端とを有する。この増幅器は、主ステージと、第１のピークステージと、第２のピークステージとを有する。この増幅器は、前記増幅器入力端を前記ステージの入力端に接続する入力回路網と、前記ステージを前記増幅器出力端に接続する出力回路網とを有する。この出力回路網は、主ステージの出力端と増幅器出力端との間で９０°の移相を実行し、第１のピークステージの出力端と増幅器出力端との間で１８０°の移相を実行し、第２のピークステージの出力端と増幅器出力端との間で９０°の移相を実行する。
（もっと読む）

デューティサイクル変調ビットシグナリング方法及び回路であり、該方法及び回路は、デューティサイクル比でビットシグナリングを行うステップを含み、該ステップにおいて前記デューティサイクル比がシグナリングの伝送レートに依存して変化される。ビット周期は短位相部と長位相部を含み、長位相部の持続時間と短位相部の持続時間との比が伝送速度の減少に対して増大するように、長位相部と短位相部との間のデューティサイクルが変化される。デューティサイクル比は伝送レートの一つ以上のレンジに従ってシグナリングの伝送レートに依存して変化される。高伝送レートレンジではデューティサイクルは固定比として規定され、低伝送レンジではデューティサイクルはビット周期の短位相部の固定長により規定される。
（もっと読む）

ＰＣＢ素子をアンテナとして用いてＵＨＦ帯域でＲＦＩＤ通信を達成するシステム、装置及び方法を提供する。本発明は、ＰＣＢの各製造段階で、ＰＣＢを含む製品が何処にあるか及びその現在の検査状態がどうであるかが正確に分かるように、アセンブリレベルでのＰＣＢの追跡を可能にすることにより、ＰＣＢ及びＰＣＢを含む製品のサプライチェーンマネジメントを可能にするものである。一実施例では、ＰＣＢの現存のグランドプレーンを用い、ＰＣＢの全ての層のグランドプレーンを分割し、ダイポール構造が受信したエネルギーレベルにより回路をオン状態に附勢し、これにより、ＲＦＩＤ／電子製品コードトランザクションを可能にする。他の実施例では、現存の又は追加した配線を、スプリット（分割した）グランドプレーンの代わりに、ＲＦＩＤ‐ＩＣに対するアンテナとして用いる。サプライチェーンマネジメントでは、ＩＴネットワークに接続された専用のＲＦＩＤインタロゲータを採用し、このインタロゲータによりＰＣＢのアセンブリ処理の間中、部品表を自動的に満足させるようにしうる。最終製品の製造者も、在庫、出荷及び返品を含む自身の最終製品項目基準のサプライマネジメントシステムにおいてＲＦＩＤ‐ＩＣを用いうる。
（もっと読む）

表示される画像について優れた解像度／シャープネスを持つため（例えばナイキスト限界問題を持つパターンを表示する場合における低干渉バンディング）、多原色ディスプレイ１００は、３色より多い加色法原色Ｒ、Ｃ、Ｇ、Ｂを持ち、それぞれの原色についての対応する駆動信号ｒが最大である場合に３色より多い加色法原色Ｒ、Ｃ、Ｇ、Ｂの最も高い出力輝度を持つ前記原色の半数Ｃ、Ｇが、略等距離のサブ画素位置Ｄｄにおける前記ディスプレイのサブ画素１０４、１０８により生成可能である。
（もっと読む）

セキュアエレメント（ＳＥ）内に記憶されたサービスプロバイダ（ＳＰ１、ＳＰ２）のアプリケーション（appSP1.1、appSP1.2、appSP2.1）に対するこのサービスプロバイダ（ＳＰ１、ＳＰ２）のアクセスのトラステッドアプリケーション(ＳＰ１＿ＷＬ)を許可する方法が、前記サービスプロバイダ（ＳＰ１、ＳＰ２）により、そのアプリケーションに対するアクセスを許可するための要求（ＲＥＱ１）をトラステッドサービスマネジャー（ＴＳＭ）に送信するステップと、このトラステッドサービスマネジャー（ＴＳＭ）により、アクセス権コード（ＡＣ１）を発生させるとともに、このアクセス権コードを前記サービスプロバイダ（ＳＰ１、ＳＰ２）に且つ前記セキュアエレメント（ＳＥ）内のサービスマネジャー（ＳＭ）に送信するステップと、前記サービスプロバイダ（ＳＰ１、ＳＰ２）により、前記トラステッドアプリケーション(ＳＰ１＿ＷＬ)を発生させ、このトラステッドアプリケーションにアクセス権コード（ＡＣ１）を与え、このトラステッドアプリケーションを前記セキュアエレメント（ＳＥ）に送信するステップとを具えており、前記トラステッドアプリケーション(ＳＰ１＿ＷＬ)が、前記アクセス権コード（ＡＣ１）を有する前記サービスマネジャー（ＳＭ）に接続され、その時点でこのサービスマネジャー（ＳＭ）が前記アプリケーション（appSP1.1、appSP1.2、appSP2.1）に対するワレット(ＳＰ１＿ＷＬ)のアクセスを許可するようにする方法を提供する。
（もっと読む）