炭素ベースの可逆抵抗率スイッチング材料に結合されているステアリング素子を含むメモリセルと、そのメモリセルを形成する方法とが提供される。特定の実施形態では、本発明に従う方法は、基板の上に形成されたカーボンナノチューブ（「ＣＮＴ」）膜をエッチングする方法であって、基板をマスキング層でコーティングすることと、マスキング層をパターニングすることと、パターニングされたマスキング層を通して非酸素ベースの化学的手法を用いてＣＮＴ膜をエッチングすることを含む。他の態様も記載されている。
（もっと読む）

本発明の態様によれば、メモリセルを形成する方法が提供され、この方法は、基板の上方にステアリング素子を形成するステップと、ステアリング素子に結合されるメモリ素子を形成するステップとを含み、このメモリ素子は１０原子層を超えない厚みを有する炭素系材料を備える。メモリ素子は、約１つの単層の厚みを有する炭素系材料の層を形成するステップと炭素系材料の層に熱アニールを受けさせるステップとを繰り返し実施することによって形成されてもよい。他の態様も記載されている。
（もっと読む）

いくつかの態様において、メモリセルを製造する方法が提供され、この方法は、基板の上にステアリング素子を製造することと、基板の上にシリコンゲルマニウム層を堆積させることによりカーボンナノチューブ（「ＣＮＴ」）シード層を製造し、ＣＮＴシード層をパターニングしかつエッチングし、ＣＮＴシード層上でＣＮＴ材を選択的に製造することによりステアリング素子に結合された可逆抵抗スイッチング素子を製造することと、を含む。このほかに数多くの態様が提供される。
（もっと読む）

メモリデバイスを作る方法は、第１の伝導性電極（２８）を形成するステップと、第１の伝導性電極の上に絶縁構造（１３）を形成するステップと、絶縁構造の側壁上に抵抗率スイッチング素子（１４）を形成するステップと、抵抗率スイッチング素子の上に第２の伝導性電極（２６）を形成するステップと、第１の伝導性電極および第２の伝導性電極の間に抵抗率スイッチング素子と直列にステアリング素子（２２）を形成するステップと、を含み、第１の伝導性電極から第２の伝導性電極への第１の方向における抵抗率スイッチング素子の高さは第１の方向に垂直な第２の方向における抵抗率スイッチング素子の厚さより大きい。
（もっと読む）

ある態様において、メモリセルを製造する方法が提供され、この方法は、（１）基板上に第１の導体を製造することと、（２）第１の導体上にカーボンナノチューブ（ＣＮＴ）材料を製造することと、（３）ＣＮＴ材料の上面に誘電体材料を堆積させることと、（４）ＣＮＴ材料の少なくとも一部分を露出させるように誘電体材料を平坦化することと、（５）第１の導体上にダイオードを製造することと、（６）ＣＮＴ材料およびダイオード上に第２の導体を製造することとを含む。他の多数の態様が提供される。
（もっと読む）

ある態様において、メモリセルを製造する方法が提供され、この方法は、（１）基板より上にステアリング素子を製造することと、（２）基板より上にカーボンナノチューブ（ＣＮＴ）材料を選択的に製造することによってステアリング素子に結合された可逆抵抗切替素子を製造することとを含む。他の多数の態様が提供される。
（もっと読む）

ある態様において、メモリセルを製造する方法が提供され、この方法は、（１）基板上に第１の導体を製造することと、（２）第１の導体上にカーボンナノチューブ（ＣＮＴ）材料を選択的に製造することと、（３）ＣＮＴ材料上にダイオードを製造することと、（４）ダイオード上に第２の導体を製造することとを含む。他の多数の態様が提供される。
（もっと読む）

本発明は、多重深さインプリントリソグラフィマスクおよびダマシンプロセスを用いて３次元メモリアレイを形成するシステム、装置および方法を提供する。３次元メモリ内のメモリ層製造用のインプリントリソグラフィマスクが説明される。マスクは、ダマシンプロセスで用いられる転写材料内のインプリントを作製するためのフィーチャが形成される半透明材料を含む。マスクは複数のインプリント深さを有し、少なくとも１つのインプリント深さはメモリ線形成用の溝に対応し、少なくとも１つの深さはビア形成用の孔に対応する。この他にも数々の態様が開示される。
（もっと読む）

不揮発性メモリデバイスは、実質的に六角形のパターンに配置された複数の不揮発性メモリセルを含む。不揮発性メモリセルはピラー形の不揮発性メモリセルであってよく、これは三重または四重露光リソグラフィか自己集合層によりパターニングできる。セルは平行四辺形のサブアレイに配置される。ビット線は６０度の角度でワード線と交差する。このメモリデバイスは三次元アレイにできる。
（もっと読む）

不揮発性メモリデバイスをプログラムする方法は、（ｉ）少なくとも１つの金属酸化物と直列接続されたダイオードを含む不揮発性メモリセルを準備するステップと、（ｉｉ）金属酸化物の抵抗率状態を最初の状態から２番目の状態に変えるために最初のフォワードバイアスを印加するステップと、（ｉｉｉ）金属酸化物の抵抗率状態を２番目の状態から３番目の状態に変えるために２番目のフォワードバイアスを印加するステップと、（ｉｖ）金属酸化物の抵抗率状態を３番目の状態から４番目の状態に変えるために３番目のフォワードバイアスを印加するステップと、を含む。４番目の抵抗率状態は３番目の抵抗率状態より高く、３番目の抵抗率状態は２番目の抵抗率状態より低く、２番目の抵抗率状態は最初の抵抗率状態より低い。
（もっと読む）