基板の上に形成された新規な不揮発性メモリセルにおいて、ダイオードが、可逆的な抵抗率切り換え材料、好ましくは、例えばＮｉ_x Ｏ_y ，Ｎｂ_x Ｏ_y ，Ｔｉ_x Ｏ_y ，Ｈｆ_x Ｏ_y ，Ａｌ_x Ｏ_y ，Ｍｇ_x Ｏ_y ，Ｃｏ_x Ｏ_y ，Ｃｒ_x Ｏ_y ，Ｖ_x Ｏ_y ，Ｚｎ_x Ｏ_y ，Ｚｒ_x Ｏ_y ，Ｂ_x Ｎ_y およびＡｌ_x Ｎ_y などの金属酸化物または窒化物と対にされている。好ましい実施形態において、ダイオードは、導体間に配置された垂直な柱として形成される。モノリシックな三次元メモリアレイを形成するために、複数のメモリレベルを積み重ねることが可能である。ある実施形態において、ダイオードは、ゲルマニウムまたは比較的低い温度で堆積および結晶化可能なゲルマニウム合金を備え、導体内でアルミニウムまたは銅を使用できる。本発明のメモリセルは、再書き込み可能なメモリセルまたは１回プログラム可能なメモリセルとして使用でき、２つ以上のデータ状態を記憶できる。
（もっと読む）

高密度のモノリシックな三次元メモリアレイにおける使用に適したメモリセルを説明する。メモリセルの好ましい実施形態において、比較的低い温度で結晶化させることができるゲルマニウムまたはゲルマニウム合金で形成された半導体接合ダイオードが、導体間に配置されて形成される。低温度材料の使用により、導体を銅またはアルミニウムで形成することが可能になり、銅およびアルミニウムは両方とも、非常に小さいフィーチャサイズで十分な電流を提供する、非常に密なスタックアレイを見越した、低抵抗率材料である。
（もっと読む）

入力信号を入力信号ノードにおいて受け取り、出力信号を出力信号ノードにおいて生成し、入力信号がトリップ点基準値を超えるときに出力信号が第１の値から第２の値に変わる適応トリップ点検出器回路を提供するための装置および方法が記載される。特に、トリップ点基準値は、外部供給基準信号を必要とすることなく、プロセスまたは温度の変化を補償するように調節される。
（もっと読む）

実質的に平坦な表面が、導電性フィーチャまたは半導体フィーチャと誘電体エッチング停止材料とを同時露出させる。誘電体エッチング停止材料とは異なる第２の誘電材料を、実質的に平坦な表面上に堆積する。選択的なエッチングによって、第２の誘電材料に孔または溝をエッチングして、エッチングが導電性フィーチャまたは半導体フィーチャおよび誘電体エッチング停止材料上で停止するようにする。好ましい実施形態において、実質的に平坦な表面は、導電性フィーチャまたは半導体フィーチャの間のギャップに酸化物のような第１の誘電体を満たし、酸化物を窪ませ、窒化物のような第２の誘電体を満たし、その後、窒化物と導電性フィーチャまたは半導体フィーチャとを同時露出させるように平坦化することにより形成される。
（もっと読む）

モノリシックな三次元メモリアレイの作成に際し、フォトマスクを複数回使うことができる。フォトマスクの再使用により、第２、第３またはそれ以降の基準マーク例が形成される。ステッパはこれらの基準マーク例を用いて位置合わせ（位置合わせマーク）を達成しかつ同じ基準マークの先行例の真上に達成された位置合わせ（重ね合わせマーク）を測定する。同じ基準マークの先行例が、基準マークの現在例との干渉の原因となることがあり、位置合わせおよび測定が複雑化する場合があるが、本発明の方法を用いると、遮光構造が同じ基準マークの後続例間に垂直に介設され、干渉が防止される。
（もっと読む）

本発明の第１の好ましい実施形態において、導電性フィーチャが第１の誘電体エッチング停止層上に形成され、第２の誘電材料が導電性フィーチャ上およびその間に堆積される。第１の誘電体と第２の誘電体との間で選択的な導電性フィーチャへのバイアエッチングは、誘電体エッチング停止層上で停止し、オーバーエッチングを制限する。第２の実施形態において、複数の導電性フィーチャが減法的なパターン形成およびエッチングプロセスで形成され、誘電性充填材で満たされ、次に形成された表面が導電性フィーチャおよび誘電性充填材を同時露出する。誘電体エッチング停止層が表面に堆積させられ、次に第３の誘電体が誘電体エッチング停止層を覆う。第３の誘電体を貫通して接点がエッチングされると、この選択的エッチングは、誘電体エッチング停止層上で停止する。第２のエッチングが導電性フィーチャへの接点を作る。
（もっと読む）