被着されたシリコン中で、リンおよびヒ素のようなｎ形ドーパントは、シリコンの表面を求める傾向があり、層が被着される際に上昇する。第２のドープされていないまたはｐドープされたシリコン層が、ｎ形ドーパントが全く提供されることなく、ｎドープされたシリコン上に被着される場合、それにもかかわらず、この第２のシリコン層の第１の厚さは、下のレベルから上方に拡散した望ましくないｎ形ドーパントを含む傾向がある。ゲルマニウムがシリコンと合金にされる場合、この表面を求める挙動は減少する。いくつかのデバイスにおいて、第２の層が大きいゲルマニウム含有量を有することが有利ではないことがあり得る。本発明において、第１の高濃度にｎドープされた半導体層（好ましくは、少なくとも１０ａｔ％ゲルマニウム）が被着され、続いてｎ形ドーパントがほとんどないまたは全くないシリコン−ゲルマニウムのキャッピング層が被着され、続いてｎ形ドーパントがほとんどないまたは全くなく１０ａｔ％ゲルマニウム未満の層が被着される。第１の層およびキャッピング層中のゲルマニウムは、上方のゲルマニウムが乏しい層中へのｎ形ドーパントの拡散を最小限にする。
（もっと読む）

抵抗率切換金属酸化物または窒化物の層は、少なくとも２つの安定した抵抗率状態を達成することができる。そのような層は、不揮発性メモリセルにおける状態変化素子において使用され、そのデータ状態、例えば「０」または「１」をこの抵抗率状態に記憶してもよい。そのような抵抗率切換金属酸化物または窒化物の化合物の層にさらなる金属原子を含むことによって、抵抗率状態間での切り換えを生じさせるのに必要な電流を減少させ、そのような層の抵抗率状態にデータを記憶するメモリセルのアレイに対する電力要求を削減する。様々な実施形態において、メモリセルは、抵抗率切換金属酸化物または窒化物の化合物の層を、ダイオードまたはトランジスタなどの他の素子と直列に形成される添加金属とともに含んでもよい。
（もっと読む）

ニッケルおよびコバルト両方の酸化物は、酸化ニッケルまたは酸化コバルトのいずれか一方よりも低い抵抗率を有する。酸化ニッケルおよび酸化コバルトは、適切な電気パルスの印加により、２つ以上の安定した抵抗率状態の間で可逆的に切り換えることができる。ニッケルおよびコバルト両方を含有する酸化物、すなわち（Ｎｉ_x Ｃｏ_y ）Ｏは、酸化ニッケルまたは酸化コバルトの場合よりも低い電圧および／または電流で抵抗率状態間で切り換わることが予想される。（Ｎｉ_x Ｃｏ_y ）Ｏの層をダイオードまたはトランジスタと対にして不揮発性メモリセルを形成することができる。
（もっと読む）

垂直ドーパント分布を有する半導体構造においてアンチモンをｎ形の導電率向上ドーパントとして用いることについて説明する。ドーパントは拡散する傾向にあり、急なドーパント勾配を維持することが困難なことがある。特に、シリコン層が、ｎ形ドーパントであるリンまたはヒ素でドープされている場合、ドープされていないシリコンが、ｎ形にドープされた層の上部に堆積されると、ドーパント原子は表面を捜し求める傾向にあり、堆積中、ドープされていないシリコンを介して上昇する。アンチモンはこの傾向を有せず、しかも、リンまたはヒ素よりもゆっくり拡散し、このことは、このような構造をドープするのに有利に用いられる。
（もっと読む）

不揮発性メモリセルが記載され、このメモリセルは、半導体ダイオード（３０）を含む。ダイオードを構成する半導体材料は、底部導体（６）と頂部導体（２２）との間でかなりの欠陥密度と共に形成され、典型的な読み出し電圧において非常に低い電流の流れを可能にする。プログラミング電圧の印加により、半導体材料の性質が永続的に変更され、改善されたダイオードという結果になる。プログラムされたダイオードは、ずっと高い電流の流れを可能にし、実施形態によっては、同じ読み出し電圧において、２〜３桁大きい。電流の違いにより、プログラムされたメモリセルを、プログラムされていないメモリセルと区別することが可能になる。有利なプログラムされていない欠陥密度を生成する製作技法が記載される。本発明のメモリセルは、単一の基板上に形成された複数の積層されたメモリレベルを有するモノリシックな三次元メモリアレイに形成することができる。
（もっと読む）

半導体材料から形成されたダイオードを含む不揮発性メモリセルは、（抵抗を減少させる）セットパルスまたは（抵抗を増大させる）リセットパルスを印加することにより半導体材料の抵抗を変更することによりメモリ状態を記憶することができる。好適な実施形態では、セットパルスはダイオードに順方向バイアスで印加されるが、リセットパルスはダイオードに逆バイアスで印加される。ダイオードの半導体材料の抵抗率を切り替えることにより、メモリセルを１回限りプログラム可能または再書き込み可能とすることができ、２つ、３つ、４つまたはそれ以上の区別可能なデータ状態を獲得することができる。
（もっと読む）

薄膜トランジスタと、切り換え可能な抵抗器メモリ素子とを直列に備える書き換え可能な不揮発性メモリセルが教示される。切り換え可能な抵抗器メモリ素子は、第１の方向に印加されたセット電圧量を受けると抵抗を減少させ、第１の方向と逆の第２の方向に印加されたリセット電圧量を受けると抵抗を増加させる。好ましい実施形態において、メモリセルは、アレイ、好ましくは、複数のメモリレベルが単一の基板の上に形成されるモノリシックな三次元メモリアレイに形成される。好ましい実施形態において、薄膜トランジスタおよび切り換え可能な抵抗器メモリ素子は、互いに平行なデータ線と参照線との間に電気的に配置される。好ましくは、データ線および参照線に対して垂直に延びる選択線がトランジスタを制御する。
（もっと読む）

集積回路および関連するプログラミング方法が提供される。そのような集積回路は、ダイオードと、ダイオードに連通するアンチヒューズとを備えるメモリセルを含む。アンチフューズは、３．９より大きい誘電率（Ｋ）を有する高誘電率誘電性材料を含むように構成される。さらに、メモリセルは、そのダイオードに逆バイアスをかけるプログラミングパルスを使用してプログラムされる。
（もっと読む）

化学気相堆積法により、連続的で滑らかなゲルマニウム膜層が提供される。このゲルマニウム膜層は十分に低い温度で金属基板上に堆積されて、アルミニウムおよび銅など、温度の影響を受けやすい材料と一緒に使用するのに適したゲルマニウムデバイスを提供する。別の化学気相堆積法により、連続的で滑らかなシリコン−ゲルマニウム膜層が提供される。このシリコン−ゲルマニウム膜層は十分に低い温度で二酸化シリコン基板上に堆積されて、アルミニウム、銅およびカルコゲナイドメモリ材料など、温度の影響を受けやすい材料と一緒に使用するのに適したゲルマニウムデバイスを提供する。
（もっと読む）

本発明は、１セルごとに２ビットを有する再書き込み可能な不揮発性メモリセルについて開示する。メモリセルは、チャネルホットエレクトロン注入法により電荷を誘電体電荷記憶層内または電気的に分離された導電性ナノ結晶内に蓄積することにより動作するのが好ましい。好適な実施形態では、チャネル領域は波形形状を有し、２つの記憶領域間にさらなる分離を提供する。チャネル領域は堆積され、好ましくは、チャネル領域を多結晶ゲルマニウムまたはシリコン−ゲルマニウムから形成する。本発明のメモリセルをメモリアレイ内に形成することができる。好適な実施形態では、複数のメモリレベルが、単一基板上に積層されるように形成される。
（もっと読む）