不揮発性記憶素子の集合を消去目的の部分集合に分割して、消去速度の早い記憶素子が過剰消去されるのを回避する。この素子の全体集合は、素子の集合の第１の部分集合が消去されたと検証されるまで消去される。この第１の部分集合には、消去速度の速いセルが含まれることがある。この第１の部分集合を検証するステップは、第２の部分集合を検証対象から除外するステップを含んでいる。第１の部分集合は、消去されたと検証されると、消去が禁止されるが、その間、第２の部分集合はさらに消去される。第２の部分集合が消去されたと検証されると、素子の集合は消去されたと検証される。素子の集合が消去されたことを検証するステップには、第１の部分集合を検証対象から除外するステップまたは第１と第２の部分集合双方を同時に検証するステップが含まれることがありえる。消去し検証される部分集合によってさまざまなステップサイズが用いられ、これで、素子の集合をより効率的にそしてより正確に消去する。
（もっと読む）

不揮発性の半導体メモリシステム（あるいは他の種類のメモリシステム）が、プログラミング妨害を避ける方法でプログラミングされる。ＮＡＮＤ構造を使用するフラッシュメモリシステムを含む１つの実施形態では、プログラミング処理の間にＮＡＮＤストリングのソース側チャネルの電位を高くすることによって、プログラミング妨害を避けることができる。１つの例では、ソースコンタクトに電圧（例えばＶｄｄ）を印加することによって、禁止されるセルに対応するＮＡＮＤストリングのソース側選択トランジスタを作動させることを含む。もう１つの例では、プログラム電圧を印加する前に、禁止されるセルに対応するＮＡＮＤストリングの非選択ワード線にプリチャージ電圧を印加することを含む。
（もっと読む）

ユーザの適切な生体が認証された場合のみ、装置上の情報へのアクセスが許可される携帯型メモリ記憶装置を開示する。この装置は、制御装置と、例えばフラッシュメモリである非揮発性メモリと、非揮発性メモリ装置内の情報へのアクセスを制御する生体スキャナシステムを備えている。制御装置、非揮発性メモリ、生体スキャナシステムのそれぞれは、ベースの頂部分上に指紋のような生体データを受信するための露出面を有する生体システムと共に、携帯型装置のベース内部に搭載することができる。さらにカバーを備えており、このカバーは、携帯型装置とホスト装置の間に通信を確立するために、ホスト装置のＵＳＢポート内に嵌合可能なＵＳＢコネクタを備えている。また、カバーは、生体スキャナの露出部分を被覆することで、携帯型メモリ記憶装置の非使用時にスキャナを保護する。
（もっと読む）

不揮発性集積記憶装置において、プログラムしにくい記憶素子を迅速かつ効果的にプログラムするシステムおよび方法を提供する。多くの記憶素子は、第１のレベルに制限される記憶素子を通って流れる電流を用いて同時にプログラミング処理を受ける。これら記憶素子の一部が所定の状態に達すると、それらはプログラムされるセルのセットから取り除かれ、プログラムされ続ける素子に関する電流制限が上昇する。これらプログラムしにくいセルの電流レベルを別の上限まで上昇させることができ、または無制限とすることができる。
（もっと読む）

供給電圧よりも低い最大定格電圧を超えて動作するように設計された装置を備えるバイパスを設けた逓降電圧調整器である。この調整器は、供給電圧と出力に結合した出力調整装置を装備している。出力調整装置の最大定格電圧を超えないようにするべく供給電圧と出力に応答する出力装置保護回路が提供される。バイパス出力装置を装備し、供給電圧に結合されたバイパス回路には保護回路が設けられている。出力調整装置は、ｐチャネルトランジスタを備え、また、２．７〜３．６ボルトの範囲の動作最大定格電圧を有していてよく、この際、供給電圧は４．４〜５．２５ボルト、または２．９〜３．５ボルトの範囲内にある。 （もっと読む）

【課題】メモリのページサイズやブロックサイズとは異なるサイズを有するデータセクタを備えた不揮発性メモリシステムの性能改善と効率的な処理。
【解決手段】 フラッシュＥＥＰＲＯＭシステムのような不揮発性メモリシステムが複数のブロックに分割され、さらに、ブロックの各々が２以上のページに分割されて開示される。ページまたはブロックのいずれかと異なるサイズのデータセクタが上記２以上のページに記憶される。１つの固有の技法により、１ブロック用として与えられたページよりも多くのセクタが当該ブロックの中へパックされる。好ましくは、ユーザデータとは異なるページとブロックの中に、誤り訂正符号と複数のユーザデータ・セクタの別の属性データとが一緒に記憶される。 （もっと読む）

容量性負荷のための電圧バッファは、帰還ループから負荷を絶縁させる。フォロワ構成における変形例を用いて、帰還ループの外部の第２のトランジスタが導入される。負荷に対する電流が第２のトランジスタを介して供給され、その第２のトランジスタは、帰還ループ内のトランジスタと同一のコントロールゲートレベルを有し、かつ基準入力電圧に基づいて出力電圧を供給するために接続される。出力電圧は入力電圧に依存するが、負荷は帰還ループから除去される。負荷を帰還ループから除去することによって、ループは非常に小さい補償コンデンサだけで或いは補償コンデンサなしで安定化され、バッファの静止性の電流を減少させ、かつ整定時間を改善することを可能にする。本発明の好ましい使用の１つは、不揮発性メモリのデータ記憶素子を駆動することである。
（もっと読む）

複数のメモリ・セルの消去オペレーションを等化するために、消去オペレーション中に補正電圧を不揮発性メモリ・システムに印加する。補正電圧は、他のメモリ・セル及び／又は選択ゲートからＮＡＮＤストリングのメモリ・セルに静電容量カップルされた電圧を補正する。補正電圧を１又は複数のメモリ・セルに印加して、メモリ・セルの消去オペレーションを実質的に好適化できる。補正電圧をＮＡＮＤストリングの端部メモリ・セルに印加することで、その消去オペレーションをＮＡＮＤストリングの内部メモリ・セルと等しくすることができる。補正電圧を内部メモリ・セルに印加して、その消去オペレーションを端部メモリ・セルと等しくすることもできる。ＮＡＮＤストリングの１又は複数の選択ゲートに補正電圧を印加して、選択ゲートからメモリ・セルにカップルされた電圧を補正できる。様々な補正電圧の利用が可能である。 （もっと読む）

不揮発性メモリシステムでは、消去スレショールド電圧分布を最低スレショールド電圧状態に圧縮することで、有効データスレショールド電圧ウィンドウが低減する。有効データスレショールド電圧ウィンドウを低減させることで、フローティングゲート／フローティングゲート結合効果が低減する。この圧縮は、消去工程の一部として、又は書込み動作の一部として実行できる。 （もっと読む）

ウェーハレベルのバーンインを実行する方法及び装置である。この方法は、ウェーハをバーンインチャンバ内に提供するステップと、電力及び検査開始信号を無線信号を介してウェーハに出力するステップとを備えている。この装置は検査チャンバと、検査チャンバ内の搬送機構と、検査チャンバ内の温度制御装置と、チャンバ内のＲＦトランスポンダとを備えている。
（もっと読む）