不揮発性メモリ読み出し動作は、メモリセルの見かけの閾値電圧がシフトした可能性があるときにフローティングゲート結合を補償する。関心のあるメモリセルは、隣接メモリセルから読み出される電荷のレベルに基づいた基準値を使用して読み出すことができる。隣接セルの読み違いは、特にプログラミング方法論において、及びさらに詳細には、それらの方法論における特定の状態又は電荷レベルの隣接セルを読み出すときに、より大きな影響をもたらす可能性がある。一実施形態では、メモリセルは、隣接セルの読み違いがより支障となる特定の状態間に、より広いマージンを作り出すようにプログラムされる。さらに一実施形態では、メモリセルは、より広いマージンが作り出された場合の基準レベル等の他の基準レベルで読み出すときではなく、特定の基準レベルで読み出すときに、隣接セルの状態に基づいてフローティングゲート結合を補償することによって読み出される。
（もっと読む）

不揮発性記憶素子のプログラミング中（あるいは、場合によっては、プログラミング後の読み出し動作中）の検証動作を含むデータ検出動作を実行するときに、第１電圧（Ｖｒｄ１）がプログラミング動作を受けた非選択ワードライン（４６４、４６６、４６８）に使用され、第２電圧（Ｖｒｄ２）がプログラミング動作を受けていない非選択ワードライン（４７２、４７４、４７６、４７８）に使用される。いくつかの実施形態では、第２電圧は第１電圧よりも低い。
（もっと読む）

選択されていない（または抑止されている）不揮発性記憶素子を、別の不揮発性記憶素子をプログラムすることを意図するプログラム動作中に、意図せずにプログラミングしてしまうことを「プログラム外乱」と呼ぶ。プログラム外乱による影響を軽減する不揮発性記憶素子をプログラミングおよび／または読み出すシステムを提案する。１つの実施形態では、プログラミングプロセス中に特定のワード線（または他の記憶素子グループ）に対して互いに異なった検証レベルが用いられる。別の実施形態では、読み出しプロセス中に特定のワード線（または他の記憶素子グループ）に対して互いに異なった比較レベルが用いられる。
（もっと読む）

選択されていない（または抑止されている）不揮発性記憶素子を、別の不揮発性記憶素子をプログラムすることを意図するプログラム動作中に、意図せずにプログラミングしてしまうことを「プログラム外乱」と呼ぶ。プログラム外乱による影響を軽減する不揮発性記憶素子をプログラミングおよび／または読み出すシステムを提案する。１つの実施形態では、プログラミングプロセス中に特定のワード線（または他の記憶素子グループ）に対して互いに異なった検証レベルが用いられる。別の実施形態では、読み出しプロセス中に特定のワード線（または他の記憶素子グループ）に対して互いに異なった比較レベルが用いられる。
（もっと読む）

【課題】フラッシュＥＥＰＲＯＭメモリベースの記憶サブシステムのプログラム動作の効率を向上する。
【解決手段】１以上のフラッシュメモリアレイを含み、各アレイは３つのデータレジスタと１つのコントローラ回路とを備える。プログラム動作の最中に、１つのデータレジスタを用いてプログラム動作を制御し、第２のレジスタを用いてターゲットデータ値を保持し、第３のレジスタを用いて次のセクタのデータのロードを行う。プログラム動作に後続して、セクタのデータがフラッシュアレイから読出され、第１のデータレジスタの中へ入れられ、第２のレジスタに記憶されたターゲットデータと比較される。このデータが検証されると、第３のレジスタから得られたデータが次のプログラム動作用として第１と第２のレジスタの中へコピーされる。これによって、プログラム動作の完了後データの検証を必要とするプログラム動作の最中のデータ転送待ち時間が不要となる。 （もっと読む）

不揮発性メモリセルのフローティングゲート（または他の電荷ストレージ素子）上に蓄えられた見かけの電荷のシフトが、隣接するフローティングゲート（または他の隣接する電荷ストレージ素子）に蓄えられた電荷に基づく電界の結合のために発生することがある。この問題は、異なるときにプログラムされる隣接メモリセルのセットの間で最も顕著に発生する。この結合を排除するために、特定のメモリセルに対する読み出し処理で隣接するメモリセルに補償を提供し、隣接するメモリセルがその特定のメモリセルに対して及ぼす結合の影響を低減する。このために、読み出し電圧が選択されたメモリセルのワードラインに印加され、第２通過電圧が選択メモリセルに隣接するメモリセルのワードラインに印加され、第１通過電圧が追加のワードラインに印加される。選択メモリセルを読み出す前に、隣接メモリセルの状態が読み出され、この状態に応じて、第２通過電圧が設定される。
（もっと読む）

不揮発性記憶素子のグループ（たとえば、ＮＡＮＤストリング）のうちの選択不揮発性記憶要素からデータを読み出す（プログラミング中での検証動作を含む）プロセスでは、非選択不揮発性記憶要素に対する制御ゲート電圧として中間電圧を維持し、次いで、非選択不揮発性記憶要素に対するこの制御ゲート電圧を中間電圧から読み出しイネーブル電圧に変更する。選択不揮発性記憶要素に対する制御ゲート電圧は、待機電圧（中間電圧とは異なる）から読み出し比較電圧に昇圧される。選択不揮発性記憶要素に対する制御ゲート電圧が読み出し比較電圧にあり、非選択不揮発性記憶要素に対する制御ゲート電圧が読み出しイネーブル電圧にある間に、選択不揮発性記憶要素の状態を検知して、この選択不揮発性記憶要素に記憶されているデータに関する情報を判定する。 （もっと読む）

メモリセルをさらに正確にプログラムするために、不揮発性メモリセルのグループをプログラムする間に、一時的なロックアウトが実行される。メモリセルの閾値電圧がその目的の状態のレベルに到達したことが正しく検証された後に、グループの他のメモリセルのプログラミングを完了するために必要とされるプログラミング処理の追加の反復中に、閾値電圧が検証レベルより低い値に低下する可能性がある。メモリセルは、目標閾値電圧に到達したことが既に検証された後に、検証レベルを下回ったかどうかを判定するために（例えば各反復後に）、監視される。検証に合格し、その後の検証で不合格になったセルは、追加のプログラミングを受けることができる。例えば、対象のメモリセルのビットライン電圧は、その後の各プログラミングパルスによって達成されるプログラミングの量を減速、または、低減するために適切な高い電圧にセットされてよい。このようにして、検証から外れたメモリセルを、セルの過剰プログラミングの危険を冒すことなく、通常のプログラミングフローに戻すことができる。
（もっと読む）

不揮発性記憶素子（１１１０〜１１５５）を、修正パス電圧（Ｖｐａｓｓ１、Ｖｐａｓｓ２）を用いることによって、プログラム阻害を軽減するようにプログラムする。特に、選択ワード線と関連する選択記憶素子をプログラミングしている際に、集合中のプログラムされていない不揮発性記憶素子および／または部分的にプログラムされている不揮発性記憶素子と関連するワード線に対してよりも（Ｖｐａｓｓ２）、集合中の既にプログラムされている不揮発性記憶素子と関連するワード線に対して高いパス電圧（Ｖｐａｓｓ１）を印加する。このパス電圧は十分高く、このため、選択ワード線のソース側のチャネル電位とドレイン側のチャネル電位が釣り合うおよび／または昇圧されたチャネル領域同士の間での電荷のリークが軽減される。オプションとして、選択ワード線とこの高いほうのパス電圧を受信するワード線との間にある１つ以上のワード線に対して降圧された電圧を印加することによって、昇圧されたチャネル領域同士の間に絶縁領域を形成する。 （もっと読む）

４５〜５５ｎｍ以下のチャネル長さを持つメモリ素子を有する不揮発性メモリデバイスを、既存のリソグラフィ技法を用いて製造する。１つの手法では、同一のフォトレジスト層に対して第１フォトマスク及び第２フォトマスクのパターンを転写する。この第１フォトマスクは、たとえば、特徴寸法Ｆの間隔を置いて互いに分離された所与の特徴寸法Ｆを持つ開口部を有することが可能である。第２フォトマスクは、３Ｆまたは５Ｆなどの所望の選択ゲート間間隙を作るような寸法の開口部を有している。第３フォトマスクを用いて、選択ゲート構造体上の第２フォトレジスト層に保護部分を設ける。最終的な構造体は、距離５Ｆだけ間隔を置いて互いに分離された幅Ｆのメモリ素子と、３Ｆまたは５Ｆの間隔を置いて互いに分離された幅３Ｆの選択ゲートとを有する。別の手法では、３つのフォトマスクのパターンをそれぞれのフォトレジスト層に転写して、類似した最終的な構造体を作成する。 （もっと読む）