プログラム妨害を低減する不揮発性記憶システムを動作させる方法。不揮発性記憶装置をプログラミングする間に複数のブーストモードが実施される。例えば、セルフブースト、ローカルセルフブースト、消去領域セルフブースト、及び、修正消去領域セルフブーストを使用することができる。異なるブーストモードをいつ切り替えるのかを決定するために、１つ又は複数の切り替え基準が使用される。ブーストモードは、選択ＮＡＮＤストリングで記憶素子がプログラミングされている間に、未選択ＮＡＮＤストリングのプログラム妨害を防止するために使用されてもよい。ブーストモードを切り替えることによって、状況が変化しても最適なブーストモードを使用できる。ブーストモードは、プログラムパルス数、プログラムパルス振幅、プログラムパス数、選択ワードラインの位置、粗プログラミングが使用されているか、又は、密プログラミングが使用されているか、記憶素子がプログラム状態に達しているか、及び／又は、不揮発性記憶デバイスの多くがプログラムサイクルに達しているか等の多様な基準に基づいて切り替えることができる。
（もっと読む）

雑／ファインプログラミング技術が下位状態をプログラムするために用いられるとともに、既知の技術（雑／ファインプログラミング技術ではない）が最高位状態をプログラムするために用いられる。しかしながら、下位状態のプログラムが終了したときに、プログラムパルス数は最高位状態をプログラムするために必要である。プログラミング速度を改善するために、下位状態のプログラムが完了した瞬間からより大きなステップサイズ及びより長いプログラミングパルスが使用可能である。同時に、最高位状態のプログラミング技術は雑／ファインプログラミング技術に変更することが可能である。
（もっと読む）

ソフトプログラミングは、消去されたメモリセルの集合の閾値電圧分布を狭めるために実行される。ソフトプログラミングによって、メモリセルの閾値電圧を消去状態の検証レベルにシフトして近づけることが可能である。メモリセルの集合は、この集合の諸部分をソフトプログラミングして、ソフトプログラミング速度と閾値電圧をより近似したものとすることによってソフトプログラムすることが可能である。セルの第２のグループをソフトプログラミング抑止した状態で、セルの第１のグループに第１のソフトプログラミングパルスを印加することが可能である。セルの第１のグループをソフトプログラミング抑止した状態で、セルの第２のグループに第２のソフトプログラミングパルスを印加することが可能である。このソフトプログラミングパルスより振幅の低い小さな正電圧を、抑止対象のセルのグループに印加することが可能である。この小さい正電圧のサイズは、この集合の各メモリセルが、ソフトプログラミングを受けているときに、隣接するトランジスタから類似の静電結合効果を得られるように選択することが可能である。
（もっと読む）

メモリセルの集合を、この集合の諸部分を個々に消去することによって消去し、これで、各メモリセルの消去特性を正規化し、また、より一致した消去速度とすることが可能である。セルの第１のグループを消去されるようにバイアスし、第２のグループを消去抑止するようにバイアスした状態で、消去電圧パルスをこのメモリセルの集合に印加することが可能である。次に、第２のグループを消去されるようにバイアスし、第１のグループを消去抑止するようにバイアスした状態で、第２の消去電圧パルスを印加することが可能である。これらのグループは、第１のパルスの間では第１の部分集合中のセルに対する消去電位がほぼ等しくなるように、また、第２のパルスの間では第２の部分集合中のセルに対する消去電位がほぼ等しくなるように、さらに、第１の部分集合のセルに対する消去電位が、第２の部分集合のセルに対する消去電位とほぼ同じになるように選ばれる。一つの実施形態では、個々の消去のそれぞれの間のストリングに対するバイアス条件が、集合のすべてのメモリセルが、隣接するトランジスタから同様の静電結合を受けるように選択される。
（もっと読む）

導電性のハウジング（１０１）を有するユニバーサル・シリアル・バスフラッシュメモリユニット（１００）は、ハウジングとユニバーサル・シリアル・バスコネクタの金属シェルとの間に導電性の低抵抗経路を提供するバネ（３１０）を含んでいる。静電気は、ハウジング内の電子部品を介して放電するのではなく、ハウジングから金属シェルに直接放電可能である。
（もっと読む）

電荷を蓄積するフローティングゲートを用いる不揮発性メモリにおいて、個々のフローティングゲートがＬ字形状をしている。Ｌ字形状のフローティングゲートの向きは、ビット線方向において交互になっており、ワード線方向においても交互になっている。Ｌ字形状のフローティングゲートは、異なるパターンのエッチングマスクを用いて導電部分をエッチングし、異なる向きを持つフローティングゲートを得ることによって形成される。
（もっと読む）

不揮発性メモリセルのフローティングゲート（または他の電荷記憶素子）に蓄積される見かけの電荷のシフトが、隣接するフローティングゲート（または他の隣接電荷記憶素子）に蓄積される電荷による電場の結合のために発生する場合がある。この結合を補償するために、既定のメモリセルの読み出し処理またはプログラミング処理では、隣接するメモリセルのプログラム状態を考慮に入れることができる。補償が必要とされるかどうかを判断するために、プロセスは、（例えば、隣接するビットラインまたは他の場所の）隣接メモリセルのプログラム状態についての検出を含んでいる。
（もっと読む）

不揮発性メモリセルのフローティングゲート（または他の電荷記憶素子）に蓄積される見かけの電荷のシフトが、隣接するフローティングゲート（または他の隣接電荷記憶素子）に蓄積される電荷による電場の結合のために発生する場合がある。この結合を補償するために、既定のメモリセルの読み出し処理またはプログラミング処理では、隣接するメモリセルのプログラム状態を考慮に入れることができる。補償が必要とされるかどうかを判断するために、プロセスは、（例えば、隣接するビットラインまたは他の場所の）隣接メモリセルのプログラム状態についての検出を含んでいる。
（もっと読む）

【課題】同じブロックまたは別のブロックのいずれかのブロックの未使用ページに新しいデータをプログラムすることにより、不揮発性メモリブロックのページのすべてよりも少ないページ数のデータが更新される。
【解決手段】無変化のデータページを新しいブロックの中へコピーしたり、置換されたデータページの中へフラグをプログラムしたりする必要がないようにするために、この新しいデータページは、置換されたデータページと同じ論理アドレスにより特定され、各ページがいつ書込まれたかを記すタイムスタンプが付加される。上記データを読出すとき、最新のデータページが使用され、旧い置換されたデータページは無視される。この技法は、上記ユニットのうちの１ユニット内の単一の未使用ブロックに更新されるすべてのページを向けることにより、メモリアレイのいくつかの異なるユニットの各々から得られる１ブロックを含むメタブロックにも適用される。 （もっと読む）

不揮発性メモリ読み出し動作は、メモリセルの見かけの閾値電圧がシフトした可能性があるときにフローティングゲート結合を補償する。関心のあるメモリセルは、隣接メモリセルから読み出される電荷のレベルに基づいた基準値を使用して読み出すことができる。隣接セルの読み違いは、特にプログラミング方法論において、及びさらに詳細には、それらの方法論における特定の状態又は電荷レベルの隣接セルを読み出すときに、より大きな影響をもたらす可能性がある。一実施形態では、メモリセルは、隣接セルの読み違いがより支障となる特定の状態間に、より広いマージンを作り出すようにプログラムされる。さらに一実施形態では、メモリセルは、より広いマージンが作り出された場合の基準レベル等の他の基準レベルで読み出すときではなく、特定の基準レベルで読み出すときに、隣接セルの状態に基づいてフローティングゲート結合を補償することによって読み出される。
（もっと読む）