読み出し処理中に非選択ワードライン上に低減された読み出しパス電圧を提供することによって不揮発性記憶デバイスの消費電力を低減する。
読み出しが行われた記憶素子に接続されている選択ワードラインの後の１以上の非選択ワードラインのプログラム状態をチェックし、非選択ワードラインがプログラム済記憶素子を含んでいるか否かを判定する。プログラムされていないワードラインが特定された場合、そのワードラインとプログラミング順におけるそのワードラインの後のワードライン群に、低減された読み出しパス電圧を印加する。例えば、そのワードラインに格納されているフラグによって、或いは、そのワードラインの最低読み出し状態を読み出すことによって、プログラミング状態を判定する。チェックされる非選択ワードラインは、一組のワードラインの中で予め定められて良く、或いは、選択ワードラインの位置に基づいて適応的に決定されてもよい。
（もっと読む）

【課題】同じブロックまたは別のブロックのいずれかのブロックの未使用ページに新しいデータをプログラムすることにより、不揮発性メモリブロックのページのすべてよりも少ないページ数でデータを更新する。
【解決手段】無変化のデータページを新しいブロックの中へコピーしたり、置換されたデータページの中へフラグをプログラムしたりする必要がないようにするために、この新しいデータページは、置換されたデータページと同じ論理アドレスにより特定され、各ページがいつ書込まれたかを記すタイムスタンプが付加される。上記データを読出すとき、最新のデータページが使用され、旧い置換されたデータページは無視される。この技法は、ユニットのうちの１ユニット内の単一の未使用ブロックに更新されるすべてのページを向けることにより、メモリアレイのいくつかの異なるユニットの各々から得られる１ブロックを含むメタブロックにも適用される。 （もっと読む）

複数の不揮発性記憶素子を消去した後、ソフト書き込みが実行され、その不揮発性記憶素子の消去閾値区分が狭められる。ソフト書き込みの間、システムは、不揮発性記憶素子の第１セットに対してソフト書き込みを終了するための書き込みパルスの数と、不揮発性記憶素子の最後のセット以外の全てのセットに対してソフト書き込みを終了するための書き込みパルスの数を特定する。それら２つの数は、不揮発性記憶素子の閾値区分の特徴付けるのに用いられる。閾値区分のこの特徴と書き込みパルスのステップサイズが、後続の書き込みにおいて用いられる検証パルスの数を制限するのに用いられる。
（もっと読む）

【課題】ステアリングゲートに必要なセグメント選択用トランジスタ数の減少による回路領域の節減。
【解決手段】ステアリングラインとビットラインとはメモリセルアレイの列に沿ってセグメント化される。１つの実施形態では、セグメントのうちの１つのステアリングラインとビットラインは、それぞれのグローバルなステアリングラインとビットラインと一度に接続される。個々のステアリングゲートセグメントに含まれるメモリセルの行数は、より少ない数のステアリングゲートセグメントを持つように個々のビットラインセグメントに含まれる行数の倍数となる。これにより、より高い電圧を処理するためにビットラインセグメント選択に使用されるトランジスタよりもこれらのトランジスタの方を大きくする必要があるため、ステアリングゲートに必要なセグメント選択用トランジスタ数の減少により少なからぬ回路領域が節減される。 （もっと読む）

隣接浮動ゲート（又は他の電荷蓄積素子）に蓄積された電荷に基づく電界のカップリングによって、不揮発性メモリセルの浮動ゲート（又は他の電荷蓄積素子）に蓄積された見かけ上の電荷の移動が起こることがある。このカップリングに対応するため、対象のメモリセルに対する読み出し処理は、隣接メモリセルが対象のメモリセルに及ぼすカップリングの影響を低減するために、隣接メモリセル（又は他のメモリセル）に補償を与える。加えられる補償は、隣接メモリセルの状態に基づく。適正な補償を与えるために、読み出し処理は、少なくとも部分的に、隣接メモリセルに対する読み出し動作を対象メモリセルに対する読み出し動作に混在させる。
（もっと読む）

隣接するフローティングゲート（又は隣接する電荷蓄積素子）に蓄積された電荷に基づく電界の結合に起因して不揮発性メモリセルのフローティングゲート（又は他の電荷蓄積素子）に蓄積されたみかけの電荷量のシフトが発生する。この問題は、異なる時間に書き込まれた隣接メモリセルの組の間で顕著に発生する。この結合を考慮するために、特定のメモリセルに対する読み出し処理は、隣接メモリセルに補償を与え、その隣接メモリセルがその特定のメモリセルに及ぼす結合作用の影響を低減する。適切な補償を決定するためにマージンを付加した読み出し電圧を用いる。
（もっと読む）

不揮発性半導体メモリデバイスにおける電荷蓄積領域間の結合を低減させるシールドプレートと、その形成に関する技術とを提供する。メモリ素子のフローティングゲート、又は、他の電荷蓄積領域に蓄積される電荷に関連する電界は、これら接近しており、これらの領域が次第に接近してきているために、隣接する電荷蓄積領域に結合することがある。シールドプレートは、隣接するフローティングゲートの対向したビットライン側部に面しているフローティングゲートのビットライン側部に隣接させて形成することができる。各シールドプレートとこれに対応する隣接する電荷蓄積領域の間に絶縁層を形成できる。絶縁層は、電荷蓄積領域よりも上に形成された制御ゲートの上面の高さにまで延びることができる。このような構造では、側壁製造技術により絶縁部材とシールドプレートを形成することができる。各シールドプレートは、制御ゲートとシールドプレートを接続するための複雑なマスキングを用いることなく、堆積とエッチングによって得ることができる。一実施形態では、シールドプレートは浮遊電位にある。
（もっと読む）

プログラム妨害は、選択されたワードラインのソース側のソース側チャネルが、選択されたワードラインのドレイン側のドレイン側チャネルより先にブーストされるように、アレイ内の未選択のＮＡＮＤストリングをブーストすることによって、不揮発性記憶装置内で低減される。１つの方法では、選択されたワードラインが低位のワードラインまたは中間ワードラインであるときには、第１のブーストモードが使用される。第１のブーストモードでは、ソース側チャネル及びドレイン側チャネルのブーストは同時に開始される。選択されたワードラインがさらに高位のワードラインであるときには、第２のブーストモードが使用される。第２のブーストモードでは、ソース側チャネルのブーストが、ドレイン側チャネルのブーストよりも先に実行される。何れのブーストモードも、ソース側チャネルとドレイン側チャネルを互いに分離する傾向がある分離電圧を含む。
（もっと読む）

不揮発性記憶素子の集合がデータの集合を記憶するためにプログラミング処理を受ける。プログラミング処理の間、不揮発性記憶素子が適切なデータを記憶するためにその目標状態に到達したかどうかを決定するために１又は複数の検証動作が実行される。プログラミングを続行するかどうか、あるいはプログラミングが成功であるかどうかについての判断は、不揮発性記憶素子の重複するグループが、適切にプログラミングされていない不揮発性記憶素子の閾値数未満を有するかどうかに基づいて下される。
（もっと読む）

ソフトプログラミングプリチャージ電圧は、不揮発性メモリ装置のソフトプログラミング動作中にブースト制御を行う。プリチャージ電圧は、メモリセルのブロックのワードラインに印加され、ソフトプログラムを禁止されるべきＮＡＮＤストリングのチャネル領域のプリチャージを可能にする。禁止ＮＡＮＤストリングのチャネル領域におけるブーストのレベルは、プリチャージ電圧及びソフトプログラミング電圧によって管理される。プリチャージ電圧を制御することで、より信頼性が高く一様なチャネルブーストを達成できるようになる。一実施形態では、チャネルのブーストされた電位の上昇を低減または除去するために、ソフトプログラミング電圧の印加と印加の間にプリチャージ電圧が増加する。一実施形態では、プリチャージ電圧レベル（１又は複数）のソフトプログラミングは、製造工程の一部として実行される試験中に決定される。
（もっと読む）