【課題】検査装置における照明装置の煩雑・且つ経験や勘に頼る非効率、不確実な調整作業を軽減し、論理的に最適化し、検査における生産性を向上させ、結果として不良率を下げ、稼働率を上げる。
【解決手段】センシングの為のカメラやセンサ200,201を備えた、検査装置に於いて、単色〜主に多色、異波長の光源を備えた照明100と100を複数軸方向に可動する機能102、103、104、場合により専用受光センサ107を備えた照明部分とそのコントローラ101とＰＣ用ソフトウエア105を考案し、照明100の発光色、発光波長、発光光量、照射距離／範囲、照射角度、などを能動的に変化させ、記憶し、呼び出し、比較し、判断する機能を有する。 （もっと読む）

【課題】ＣＭＯＳ半導体集積回路において、パリティ検査等の高速化のために排他的論理和の多段接続回路を高速化する。
【解決手段】２入力排他的論理和が２段以上連続する部分の各々の排他的論理和を相補入出力排他的論理和、すなわち２組の相補信号入力と１組の相補信号出力を有するものとして実現し、かつ正と負の前記相補信号出力を生成するために各々１個ずつのＡＯＩ２２論理ゲートすなわちＡＮＤ−ＯＲ−ＮＯＴ複合論理ゲートまたはＯＡＩ２２論理ゲートすなわちＯＲ−ＡＮＤ−ＮＯＴ複合論理ゲートを用いることで、排他的論理和１段あたりのゲート段数を削減し高速化する。 （もっと読む）

【課題】スタンダードセル方式のＣＭＯＳ半導体集積回路にて、近接位置にある論理ゲートセル間の配線接続においても上層配線の配線資源を消費していたことにより、配線資源不足で論理ゲートセルの敷詰め密度を上げられず、レイアウト面積の増大を招いていた。
【解決手段】論理ゲートセルの端子構造を特別なものとし、論理ゲートセル同士を特定の近接位置に配置したときに、第一および第二の金属配線層のみで配線接続を完結することにより、上層の配線資源を増加させることでレイアウト面積を削減する。 （もっと読む）

【課題】半導体チップ搭載基板で、ワイヤーボンディング接続するときの金属ワイヤーの長さに制限をなくし、基板製造コストの上昇を防止する手段を提供する。
【解決手段】ボンディングワイヤー１５により基板１１上電極１３とチップ１２上電極１４とを接続する過程で、基板上電極とチップ上電極の中間位置にて金属ワイヤーの一部がワイヤー固定手段１６を介して基板に接する構造を形成する。これにより金属ワイヤーの形状が安定し長い金属ワイヤーが使えるため、離れた位置にある細密ではない形状の基板電極と接続が可能になり、基板製造コストが削減される。 （もっと読む）

【課題】パイプライン演算器の構成と演算要素間の関係がある特定のものであるとき、演算要素を前段のパイプラインステージに移設することにより、演算機能の等価性を保ちつつ動作速度を向上する。
【解決手段】前段のパイプラインステージにある演算要素の入力部分に後段のパイプラインステージから演算要素を移設するときに、前記入力部分の入力数に応じて移設対象を複製し、また後段のパイプラインステージ数が複数あるときには、移設先演算要素を複製してパイプライン構造の組み替えを行い機能の等価性を確保しつつ高速化を果たす。 （もっと読む）