【課題】固定砥粒研磨パッドを用いて基板を平面化する処理。
【解決手段】固定砥粒研磨パッド上に平坦化溶液が分配される、固定砥粒研磨パッド上で基板を化学機械的に平坦化する方法を開示する。平坦化溶液は、基板上の表面層を溶液中に排出せずに酸化させる、砥粒を含まない平坦化溶液であることが好ましく、固定砥粒パッドは、実質的に均一な分布の砥粒が懸濁媒体に固定的に接着される。次に、基板の表面層は、平坦化溶液の存在するところで固定砥粒パッドに対して押圧され、固定砥粒パッドまたは基板のうち少なくとも一方は他方に相対して移動し、基板の表面から材料を除去する。動作中に平坦化溶液は、研磨パッドの研磨表面により容易に除去される、表面層上の不溶性酸化物の荒い粗面層を形成する。本発明の一実施態様において、平坦化溶液のｐＨは、表面層の材料を溶液中に排出せずに酸化させるように制御される。 （もっと読む）

【課題】アンチヒューズを、集積回路の他の構成部品に損傷を与えずに比較的高い電圧を用いてプログラムする方法および装置を提供する。
【解決手段】アンチヒューズのためのプログラミング回路は、非プログラミング期間中にキャパシタを電源電圧に帯電するブート回路を利用する。アンチヒューズがプログラムされるべきとき、電源電圧が印加されるキャパシタのプレートが０に切替えられ、これによって、キャパシタのもう一方のプレートを負電圧とする。この負電圧はアンチヒューズの一方のプレートに切替えられ、アンチヒューズのもう一方のプレートは外部源から正電圧を受ける。これにより、集積回路のいずれのノードに印加されるいずれの電圧よりも大きな電圧が、アンチヒューズの両端にわたって印加される。 （もっと読む）

論理回路（１１０）は、低電力モード・高ライトレイテンシモード、又は高電力モード・低ライトレイテンシモードのいずれかでダイナミックランダムアクセス記憶装置（２０、２２）内のライトレシーバを作動させる。論理回路（１１０）は、高電力・低ライトレイテンシモードが有効にされたかどうかを示す第１の信号、記憶装置内のメモリセルの行がアクティブ状態であるかどうかを示す第２の信号、記憶装置がパワーダウンモードで作動させられているかどうかを示す第３の信号および記憶装置内のリードトランスミッタがアクティブ状態であるかどうかを示す第４の信号を受信する。論理回路（１１０）は、記憶装置内のメモリセルの行がアクティブ状態であり、記憶装置がパワーダウンモードで作動中でなく、記憶装置内のリードトランスミッタがアクティブ状態でない場合、高電力・低ライトレイテンシモードが有効にされているときにライトレシーバへの電力を維持する。
（もっと読む）

【課題】ＤＲＡＭにおいて、読出しデータを読出しクロックに同期させて、指定の読出しレイテンシで出力する。
【解決手段】外部クロック信号から導出した内部クロック信号の変動するタイミングを調整して、読出しデータとこの読出しデータをラッチするために用いる読出しクロックとが同期して、指定の読出しレイテンシでデータラッチに到着することを保証する。遅延ロックループ回路（１２０）において外部クロック信号（１１６）から読出しクロック（１２９）を発生して、読出しコマンド（１１２）に応答して発生したスタート信号を、遅延ロックループ（１２０）のスレーブの遅延回路（１３２）に通して、これにより、読出しクロック信号（１２９）及び遅延したスタート信号（１７４）に同じ内部タイミング変動がもたらされる。遅延されたスタート信号（１７４）を用いて、読出しクロック信号（１２９）による読出しデータの出力を制御する。
（もっと読む）

【課題】マイクロ電子基板を機械的および／または化学機械的に平面化するための平面化媒体すなわち研磨パッドを提供する。
【解決手段】平面化媒体１４０は、その表面に均一に分布された上部平坦小瘤１４７もしくは丸いピークと凹部１４８からなる微小フィーチャー１４６を有し、ポリエステル等のポリマーまたはポリウレタンなどの他の適切な材料から構成される、平面化溶液を実質的に通さない非圧縮性シートまたは単層ウエブからなる平面化フィルム１４２である。 （もっと読む）

【課題】半列並列パイプラインアナログ‐デジタル変換器構成を有する撮像装置を提供する。
【解決手段】半列並列パイプラインアナログ‐デジタル変換器構成では、複数の列の出力ラインが１つのアナログ‐デジタル変換器を共用するようにする。アナログ‐デジタル変換はパイプライン的に実行されて変換時間を減少させ、これにより行時間を短くするとともにフレームレート及びデータスループットを増大させる。半列並列パイプラインアナログ‐デジタル変換器構成はアナログ‐デジタル変換器のピッチをも大きくし、これにより高性能で高分解能のアナログ‐デジタル変換器を用いうるようにする。従って、半列並列パイプラインアナログ‐デジタル変換器構成によれば、代表的な直列及び列並列構成の欠点が回避される。 （もっと読む）

要約書なし。 （もっと読む）

【課題】 製造プロセスへの負担を増すことなく、メモリ・デバイスへの適切なアクセス速度を提供すること。
【解決手段】 メモリ・デバイスにおけるワードラインの速度を改善する方法及び装置において、ワードライン構造は、主ワードライン信号を選択的に分配する主ワードライン６１０と、主ワードラインに選択的に結合される複数のワードライン６７８−６８４とを備える。各ワードラインは、複数の切り換え素子７００−７１４のうちの選択された１つを介して低抵抗の共有相互接続線６９０、６９２に選択的に結合される。各切り換え素子は、共有相互接続線の一端に共通に結合され且つ複数のワードラインの対向端に個別に結合される。各切り換え素子は、主ワードライン信号が複数のワードラインのうちの１つと選択的に結合されるとき複数のワードラインのうちの１つを共有相互接続線に結合するよう選択的に活性化される。 （もっと読む）

【課題】
【解決手段】 プログラム化された材料圧密化装置は、少なくとも１つの製造箇所と、該少なくとも１つの製造箇所と関係付けられた材料圧密化システムとを有している。該少なくとも１つの製造箇所は、半導体基板のような１つ以上の製造基板を受け入れ得る形態とすることができる。平行移動可能又は局所的に固定されたカメラを有する機械視認システムを少なくとも１つの製造箇所及び材料圧密化システムと関係付けることができる。清浄化構成要素はまた、少なくとも１つの製造箇所と関係付けることもできる。清浄化構成要素は、１つ以上の要素を少なくとも１つの製造箇所と共通にし又は該少なくとも１つの製造箇所から分離したものとすることができる。プログラム化された材料圧密化装置は、製造基板をプログラム化された材料圧密化装置の適宜な位置に配置する基板の取り扱いシステムを有することもできる。
（もっと読む）

【課題】イメージャに用いるランプ変調式アナログ・デジタル変換器の変換時間を著しく改善する。
【解決手段】ランプ発生器と、このランプ発生器に接続された制御回路であって、これによりランプ発生器を制御してこのランプ発生器がランプ変調されたアナログランプ出力を発生するようにし、この制御回路は各アナログランプ出力に対応するデジタル符号を発生するようにする当該制御回路と、アナログ入力信号と前記アナログランプ出力とを比較して、両者が等しくなった際に信号を発生する比較回路と、を具えるアナログ・デジタル変換器を構成する。 （もっと読む）