偏光レチクル、偏光レチクルを用いたフォトリソグラフィ・システム及びこうしたシステムを用いる方法が開示される。少なくとも１つの第２パターン領域によって少なくとも部分的に囲まれた少なくとも１つの第１パターン領域を含むレチクルを有する偏光レチクルが形成される。偏光レチクルの第１パターン領域は偏光材料を含み、偏光レチクルの第２パターン領域も偏光材料を含む。２つの領域の偏光材料の偏光方向は一般に互いに直交する。選択された偏光方向を有する直線偏光を用いて偏光レチクルを照射すると、偏光レチクルの２つの領域の偏光材料がフィルタとして選択的に用いられ、最適照明条件の下で偏光レチクルの異なる領域を個別に露光することができる。 （もっと読む）

【課題】位相、極性、及び振幅分布を含むマイクロリソグラフ処理中の放射線ビーム特性を制御する方法及びシステムを提供する。
【解決手段】マイクロリソグラフ加工素材に向けられた放射線の特性を制御する方法及び装置。本発明の一実施形態による装置は、振幅分布、位相分布、及び極性分布を有する放射線ビームを加工素材の方向に向けるように位置決めされた放射線源を含む。適応構造体を放射線ビームの経路に位置決めすることができ、それは、放射線ビームの振幅分布、位相分布、及び極性分布の少なくとも１つを変えるように各々が構成された複数の独立制御可能で選択的放射線伝達可能な要素を有することができる。コントローラを適応構造体と作動的に連結し、１つの状態から複数の利用可能な他の状態のいずれかに変わるように適応構造体の要素に指示することができる。従って、適応構造体は、様々な放射線ビーム特性に対して様々な連続的に変動可能な分布を有する放射線ビームを提供することができる。 （もっと読む）

本発明は、ピンドフォトダイオードに加えて、ピンド浮遊拡散領域を有するイメージセンサを提供する。ピンド浮遊拡散領域は、センサが電荷を蓄積する能力を増大させ、センサのダイナミックレンジを増大させ、シーン間の強度変動を拡大する。
（もっと読む）

メモリデバイスの中で、リフレッシュ動作を実行する間の時間の少なくとも１部分の間に、クロック同期回路をアイドリングするための方法および装置が提供される。外部クロック信号を受信するメモリデバイスにおいて、メモリデバイスの中で少なくとも１回のリフレッシュ動作が開始されること、および少なくとも１回のリフレッシュ動作が完了するまでの時間の少なくとも１部分の間に、外部クロック信号によってタイミングされる内部クロック信号の生成を停止することを含む、リフレッシュ動作を実行するための方法および装置が提供される。
（もっと読む）

【構成】抵抗性メモリ素子を有するメモリ・セルの論理状態を交流を用いてセンスする。メモリ素子はアレイ状に構成可能であり，またメモリ・ディバイスは，このアレイと，アレイ中の各メモリ・セルのリーディングまたはセンシングを行う周辺回路とを含む構成とすることができる。周辺回路は，１ロー分のメモリ・セルのセンス時の制御を行う制御信号を供給するクロック／制御回路と，クロック／制御回路が供給するセルプレート・カウント信号およびビット・カウント信号ならびにメモリ・セルからのセルプレート・ライン信号およびビット・ライン信号を受け入れ，第１出力信号および第２出力信号（第１および第２出力信号の一方が電源電圧であり，他方が各センシング動作に合わせて極性が入れ替わる）を生成するスイッチング回路と，第１および第２出力信号を受け入れるとともにメモリ・セルの論理状態に対応する信号を出力する比較回路とを含む構成とすることができる。
（もっと読む）

本発明の開示された実施形態は、選択可能であるメモリ容量を有する半導体メモリ装置を含む。一実施形態では、システムは、入力デバイス、出力デバイス、およびデータ格納デバイスと、デバイスに結合されるプロセッサと、プロセッサに結合されるメモリデバイスと、プロセッサのアドレスバス、制御バス、およびデータバスにおけるラインを、メモリデバイスのアドレスバス、制御バス、およびデータバスにおけるラインに選択的に結合させるために、プロセッサとメモリデバイスとの間に挿入される構成回路とを含む。別の実施形態では、メモリデバイスは、外部デバイスの一つ以上のバスに結合可能であるアレイと、バスをメモリセルアレイに選択的に結合させるために、アレイと外部デバイスのバスとの間の構成回路とを含む。特定の実施形態では、構成回路は、マイクロエレクトロメカニカル・システム（ＭＥＭＳ）リレーなどのような、一つ以上の双安定リレーを含む。
（もっと読む）

透明無定形炭素層が形成される。この透明無定形炭素層は吸収係数が小さく、そのためこの無定形炭素は、可視光範囲において透明である。透明無定形炭素層は、異なる目的のための半導体装置においても使用することができる。透明無定形炭素層は、半導体装置の最終構造に含まれてもよい。また、透明無定形炭素層は、半導体装置の製造中に、エッチング処理のマスクとして使用することもできる。
（もっと読む）

基板が堆積チャンバー内に配置される。基板上にケイ素を含む第一の種の単層を化学吸着させるのに有効な条件で、チャンバーにトリメチルシランを流し、チャンバーに第一の不活性ガスを流す。第一の不活性ガスは第一の流量で流す。第一の種の単層を形成した後、酸化剤と化学吸着された第一の種とが反応し、基板上に二酸化ケイ素含有単層を形成するのに有効な条件で、チャンバーに酸化剤を流し、チャンバーに第二の不活性ガスを流す。第二の不活性ガス流は第一の流量未満である第二の流量を有する。基板上に二酸化ケイ素含有層を形成するのに有効となるように（ａ）トリメチルシラン及び第一の不活性ガス流及び（ｂ）酸化剤及び第二の不活性ガス流を連続的に繰り返す。他の態様や特徴が企図される。 （もっと読む）

多数層を有するマスキング構造が形成される。そのマスキング構造は、無定形炭素層と該無定形炭素層上に形成されたキャップ層とを含む。無定形炭素層は透明無定形炭素を含む。キャップ層は非酸化物材料を含む。マスキング構造は、半導体装置の製作中、エッチング・プロセスにおけるマスクとして使用可能である。 （もっと読む）

【課題】ＮＡＮＤ型フラッシュメモリアレイをより小さな回路構成及び／またはより小さな回路デザイン寸法で設計可能とする。
【解決手段】昇圧基板タブ／基板を用いた浮遊ゲートメモリセルプログラミング処理として、ＮＡＮＤ型フラッシュメモリアレイにおいて選択された浮遊ゲートメモリセルのゲートに高いゲートプログラム電圧を印加し、プログラム電圧又はプログラム禁止電圧を印加して選択された浮遊ゲートメモリセルを必要に応じてプログラムする前に、ＮＡＮＤ型フラッシュメモリアレイの基板又は基板「タブ」に電圧を印加し、浮遊ゲートメモリセルにおけるキャリアのチャネルをプリチャージする。昇圧タブプログラミング法を用いることで、ＮＡＮＤ型フラッシュメモリアレイのビット線及び／又はソース線が、浮遊ゲートメモリセルをプログラムする際の高電圧に耐え、この高電圧を伝達できるように設計する必要がなくなり、基板タブに接続されたブロック消去用高電圧回路を再利用することが可能となる。 （もっと読む）