無定形炭素層を含むマスキング構造
多数層を有するマスキング構造が形成される。そのマスキング構造は、無定形炭素層と該無定形炭素層上に形成されたキャップ層とを含む。無定形炭素層は透明無定形炭素を含む。キャップ層は非酸化物材料を含む。マスキング構造は、半導体装置の製作中、エッチング・プロセスにおけるマスクとして使用可能である。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願
この出願は以下の同時係属中であると共に本願と同一譲受人に譲渡された出願(代理人整理番号:303.864US1)としての、下記の特許文献1と関連し、それを引用することでここに合体させる。
【特許文献1】米国特許出願第10/661,379号、発明の名称「透明無定形炭素構造半導体装置」
【0002】
発明の分野
本発明は全般的には半導体装置に関し、より詳細に半導体装置におけるマスクキング構造に関する。
【背景技術】
【0003】
背景技術
メモリ装置等の半導体装置は、データを記憶すべく数多くのコンピュータや電子製品に備わっている。典型的な半導体装置は、半導体ウェハー上に形成された様々な材料から成る多くの層を有する。
【0004】
製造中、それらの層は数多くのプロセスを受ける。例えば、パターニング・プロセスはそれら層上に複数のパターンを置く。幾つかのパターニング・プロセスはマスクを用いて、該マスク下方において複数のパターンをそのマスクからとそれら層に転送する。マスク自体上のそれらパターンはマスク上方のトップ層を用いてしばしば作り出される。
【発明の開示】
【発明が解決しようとする課題】
【0005】
パターニング・プロセス中、そのトップ層の材料は該トップ層及びマスクの下方の複数層の特性に影響し得る。幾つかの従来のトップ層は酸化物材料で形成されている。ある種の場合、酸化物トップ層は該トップ層下方の複数層やマスクに影響する。よって、ある種の場合、酸化物から形成されたトップ層は適切ではない。
【課題を解決するための手段】
【0006】
本発明はマスキング構造を有する装置と、該マスキング構造を形成する技法とを提供する。マスキング構造はマスク及びキャップ層を含む。マスクは透明無定形炭素を含む無定形炭素から形成される。キャップ層は非酸化物材料から形成される。
【発明を実施するための最良の形態】
【0007】
以下の記載及び図面は、当業者が発明を実施できるよう充分に本発明の特定の実施例を例示している。他の実施例は、構造的、論理的、電気的、プロセス、並びに、他の変更を組み入れることができる。図中、同様番号は幾つかの図面を通じて略同様構成要素を記載するものである。例示は、単に、可能な変形を代表している。幾つかの実施例の部分及び特徴は、他の該当物に含まれるか或は代替され得る。発明の範囲は特許請求の範囲や全ての有効な均等物の完全区域を包含する。
【0008】
図1乃至図10は、本発明の実施例に従った様々な処理段階中の装置100を示す。
【0009】
図1は基板110を含む装置100の断面を示す。基板110はウェハーの一部を表し得るか、或はウェハー自体を表し得る。ウェハーはシリコン・ウェハー等の半導体ウェハーであり得る。基板110はウェハー上に形成された構造或は層でもあり得る。基板110は、非導電性材、導電性材、並びに、半導性材の内の少なくも1つを含み得る。非導電性材の例としては、酸化物(例えば、SiO2,Al2O3)、窒化物(例えば、Si3N4)、並びに、ガラス(硼素燐シリケートガラス:BPSG)を含む。導電性材の例としては、アルミニウム、タングステン、他の金属、並びに、金属の化合物を含む。半導性材の例としては、シリコンや、硼素、燐、並びに、ヒ素等の他の材料でドープされたシリコンを含む。図1に表された実施例において、基板110は半導体材料を含む。
【0010】
基板110は表面112を有し、その中に複数の位置合わせマスク(アライメント・マスク)114が形成されている。それら位置合わせマスク114は基板(ウェハー)110の基準点或は座標を供給する。位置合わせプロセス中、位置合わせマスク114は基板110を位置合わせ或は位置決めすべく使用されて、基板110上の複数の構造及び層が相互に正確に位置合わせされるか或は該基板110と位置合わせされ得る。
【0011】
図2は、基板210上方に形成された装置構造220を具備する装置100を示す。装置構造220は多数の層222,224,226を含む。これら多数の層の各々は、非導電性材、半導性材、並びに、導電性材の内の少なくとも1つを含み得る。例えば、層222は酸化物層、層224は金属層或は金属及びシリコンから成る化合物を有する層、並びに、層226は窒化物層であり得る。幾つかの実施例において、これら多数層222,224,226は、図2に示される順序とは異なる順序で配列される。多数層222,224,226は成長法、蒸着、或は、他の既知のプロセスによって形成される。幾つかの実施例において、それら層222,224,226の内の1つ或はそれ以上は装置構造220から省略される。他の実施例において、層222,224,226と同様の1つ或はそれ以上の追加的な層が装置構造220に追加される。装置構造220は厚みT2を有する。幾つかの実施例において、T2は40000オングストロームを上回る。
【0012】
図3は、装置構造220上方に形成されたマスク(層)330を具備する装置100を示す。マスク330は適切な材料から形成されて、装置構造220を引き続くエッチング・プロセスでエッチングする。図2に示される実施例において、マスク330は無定形炭素から形成されている。よって、図2におけるマスク330も無定形炭素層330と呼称される。無定形炭素層330は厚みT3を有する。幾つかの実施例において、装置構造220は特定の厚みを有して、無定形炭素層330が装置構造220を適切にエッチングすべく適正に形成されている。T3は任意の厚みでよい。幾つかの実施例でのT3は少なくとも4000オングストロームである。
【0013】
幾つかの実施例において、無定形炭素層330は低吸収係数を有して、該無定形炭素層330が可視光範囲で透明である。この可視光範囲は、400ナノメートル及び700ナノメートルの間の波長を有する電磁輻射線を含む。幾つかの実施例において、無定形炭素層330は、633ナノメートルの波長で約0.8及び0.001の間の吸収係数(k)を有する。無定形炭素層330は可視光範囲に透明である場合、該無定形炭素層330は透明無定形炭素層と呼称される。幾つかの実施例において、この透明無定形炭素層は、633ナノメートルの波長で約0.15及び0.001の間の吸収係数(k)を有する。
【0014】
無定形炭素層330は蒸着プロセスによって形成され得る。幾つかの実施例において、無定形炭素層330は化学気相成長(CVD)プロセスによって形成される。他の実施例における無定形炭素層330はプラズマ強化化学気相成長(PECVD)プロセスによって形成される。他の既知プロセスも使用され得て、無定形炭素層330を形成する。
【0015】
無定形炭素330等の透明無定形炭素層を形成する典型的なPECVDプロセスにおいて、プロピレン(C3H6)を含むプロセス・ガスがPEVCDチャンバー内に約500sccm(規格立方センチメートル/分)及び約2000sccmの間の典型的な流量で導入される。ヘリウムを含む付加的なガスもチャンバー内に約250sccm及び約500sccmの間の典型的な流量で導入される。更に、炭化水素ガスの内の少なくとも1つがプロセス・ガスとして使用される実施例が存在する。他の炭化水素ガスの例としては、CH4、C2H2、C2H4、C2H6、C3H8を含む。ヘリウムもそれら炭化水素ガスの内の少なくとも1つと組み合わせて使用され得る。
【0016】
無定形炭素330等の透明無定形炭素層を形成する先の典型的なプロセスにおいて、ガス混合物がチャンバー内に導入される。この明細書において、ガス混合物は1つのガスのみ或は少なくとも2つのガスの組み合わせの何れかであり得る。例えば、ガス混合物はプロピレン(C3H6)のみ或はプロピレン及びヘリウムの組み合わせの何れかであり得る。別の例としては、ガス混合物はプロピレン、CH4、C2H2、C2H4、C2H6、C3H8それに加えてヘリウムの内の少なくとも1つであり得る。
【0017】
無定形炭素330等の透明無定形炭素層を形成する典型的なPECVDプロセスにおいて、チャンバー内の温度は約200℃及び500℃の間に設定される。幾つかの実施例において、チャンバー内の温度は約200℃から約300℃以下に設定される。チャンバーは高周波(RF)出力及び圧力にさらされる。幾つかの実施例において、高周波出力は約400ワット及び約1000ワットの間に設定され、圧力は約4トル及び約7トルの間に設定される。
【0018】
図4は、キャップ層440が無定形炭素層330上方に形成された後の装置100を示す。キャップ層440は非酸化物材料を含む(酸素無しの材料)。非酸化物材料の例としては、炭化硼素(BxC)、窒化硼素(BN)、炭化シリコン(SiC)、窒化シリコン(SixNy)、酸化物でドープされたフッ素(例えば、SiOx:F)、窒化物がドープされたフッ素(例えば、SixNy:F)、炭化物がドープされたフッ素(例えば、SC:F)、並びに、CaFx及びMgFx等のフッ素フィルムを含む。酸化物材料の例としては、酸化シリコン(SiO2)を含む。幾つかの実施例において、水素がキャップ層440の非酸化物材料内に組み入れられる。この明細書において、フッ素化酸化物SiOx:Fは非酸化物材料と考えられる。
【0019】
先の例において、x及びyは安定化合物における原子の数を表す。例えば、SixNyにおいて、xは安定化合物を形成するシリコンの原子の数を表し、yは窒素の原子の数を表す。この例において、xは3であり、yは4であり得る。
【0020】
キャップ層440はCVD及びPECVDプロセス等の蒸着プロセスによって形成可能である。幾つかの実施例において、キャップ層440は、同一プロセス(同一処理ステップ)において、無定形炭素層330と一緒に形成されて、該キャップ層440が無定形炭素層330上方にそのまま蒸着されるように為す。例えば、層330が図4に記載されたプロセスと同様のCVD或はPECVDプロセスで形成中或は形成後、B2H6、B4H10、並びに、BH3CO等の硼素を含むガスがチャンバー内に導入され得て、無定形炭素層330上方に炭化硼素を有するキャップ層440を形成する。幾つかの実施例において、キャップ層440は硼素の約0.5原子パーセントから約70原子パーセントを伴う炭化硼素を含む。
【0021】
図5は、フォトレジスト層550がキャップ層440上方に形成された後の装置100を示す。フォトレジスト層550は既知プロセスによって形成可能である。無定形炭素層330、キャップ層440、並びに、フォトレジスト層550の組み合わせは、マスキング構造560を形成する。幾つかの実施例において、マスキング構造560は、キャップ層440及びフォトレジスト層550の間に形成された追加層を含み、該追加層はフォトプロセス性能を強化すべく反射防止層として機能する。マスキング構造560は、引き続くプロセスにおいてマスキング構造560下方の1つ或はそれ以上の層をエッチングすべくマスクとして使用される。
【0022】
図6は、フォトレジスト層550がパターニングされた後の装置100を示す。フォトレジスト層550のパターニングは既知の技法を用いて実行可能である。パターニングされたフォトレジスト層550は複数の開口部601を有する。
【0023】
図7は、キャップ層440がパターニングされた後の装置100を示す。幾つかの実施例において、酸素プラズマ・エッチング・プロセスがフォトレジスト層550をマスクとして用いてキャップ層440をパターニングすべく実行される。キャップ層440がパターニングされた後、パターニングされたキャップ層440はパターニングされたフォトレジスト層550の複数の開口部と連続するか或は位置合わせされた複数の開口部701を有する。図7は、キャップ層440がパターニングされた後に依然として残存するパターニングされたフォトレジストを示す。しかしながら幾つかの実施例において、パターニングされたフォトレジスト層550は除去されて、マスキング構造560内において、パターニングされたキャップ層440及び無定形炭素層330のみが残存する。
【0024】
図8は、無定形炭素層330がパターニングされた後の装置100を示す。幾つかの実施例において、無定形炭素層330は、パターニングされたキャップ層440をマスクとして用いて、酸素プラズマ・エッチング・プロセス等のエッチング・プロセスでパターニングされる。パターニングされた無定形炭素層330は、パターニングされたキャップ層440の複数の開口部801と連続するか或は位置合わせされた複数の開口部801を有する。
【0025】
図9は、フォトレジスト層550が除去された後の装置100を示す。残存するキャップ層440及び無定形炭素層330の組み合わせはマスクとして用いられて、装置構造220の一部をエッチングするか、全装置構造220をエッチングするか、或は、全装置構造220と基板210の少なくとも一部とをエッチングする。幾つかの実施例において、フォトレジスト層550及びキャップ層440の双方は、無定形炭素層330がパターニングされた後に除去される。よって、無定形炭素層330のみが残存すると共にマスクとして用いられて、該無定形炭素層330下方の各種層をエッチングする。
【0026】
図10は、装置構造220がエッチングされた後の装置100を示す。装置構造220は、キャップ層440及び無定形炭素層330をマスクとして用いてエッチングされる。複数のトレンチ(又は溝)1001がそのエッチング・プロセスの結果として形成される。図8によって表された実施例において、トレンチ1001は装置構造220の少なくとも一部内に形成される。幾つかの実施例において、トレンチ1001は全装置構造220内と基板210の少なくとも一部内とに形成される。
【0027】
層222はレベル1002までエッチングされる。レベル802は基板210の表面上方である任意のレベルである。図8によって表された実施例において、装置構造220はエッチングされて、そのエッチング・プロセスが層226及び224内に貫通すると共に層222内に部分的に貫通して、図8に示されるレベル1002で停止する。しかしながら幾つかの実施例において、装置構造220はエッチングされるが、レベル802は装置構造220内のどこであってもよい。他の実施例において、エッチング・プロセスは層222,224,226の全てを貫通して、基板210の表面112で或は該表面112下方で停止する。エッチング・プロセスが装置構造220内をエッチングするレベルは、装置構造220がエッチングされた後に形成されるものに依存する。例えば装置構造は、導電性相互接続部が形成されるのであれば1つのレベルまでエッチングされ、キャパシタ等の構成要素が形成されるのであれば別のレベルまでエッチングされる。
【0028】
図11は、キャップ層440及び無定形炭素層330が除去された後の装置100を示す。キャップ層440は酸素プラズマ・プロセス等のプロセスで除去可能である。無定形炭素層330はアッシュ・プロセス(又は灰化処理)等のプロセスで除去可能である。幾つかの実施例において、無定形炭素層330は酸素プラズマ或は酸素プラズマ及びCF4の組み合わせを伴うアッシュ・プロセスを用いて除去される。
【0029】
図3乃至図11の先の記載において、可視光範囲内で透明である無定形炭素層330はマスキング構造560内に含まれて、マスクとして用いて、装置構造220をエッチングする。幾つかの実施例において、無定形炭素層330等の無定形炭素層も装置構造220内に含まれる。例えば、装置構造220の層222,224,226の内の1つは、無定形炭素層330等の無定形炭素層であり得る。別の例として、装置構造220は層222,224,226の他に、付加的な層を含み、該付加的な層が無定形炭素層330等の無定形炭層である。
【0030】
無定形炭素層が装置構造220内に存在する実施例において、装置構造220内のその無定形炭素層は絶縁目的、反射防止目的、或は、他の目的のために使用可能である。それ故に、装置構造220が無定形炭素層330と同様の無定形炭層を含む実施例において、装置構造220のその無定形炭素層はマスキング構造560の無定形炭素層330が除去された後にも依然として残存する。
【0031】
無定形炭素層330は図10に示されるように除去された後、他のプロセスが装置100に実行され得て、トランジスタ、キャパシタ、メモリ・セル、メモリ装置等の集積回路、特殊用途向け集積回路、或は、他のタイプの集積回路等の構成要素を形成する。
【0032】
図1乃至図11の記載において、装置構造220は様々な特性を伴う様々な材料から成る多数の層を含み得る。よって、装置構造220における様々な材料に対して、様々な材料を伴う様々なマスキング構造が装置構造220をエッチングすべく必要となり得て、その装置構造内の材料がそのエッチング・プロセスによって影響を受けないように為す。
【0033】
図1乃至図11の先の記載において、マスキング構造560は無定形炭素層330及びキャップ層440を含み、その中でキャップ層440は非酸化物材料等の様々な材料で形成され得る。無定形炭素層330は無定形炭素から形成されるので、それは相対的に高い抵抗を有する。よって無定形炭素層は、装置構造220内における誘電体材料及び金属材料から成る多数の層に対して適切なエッチング選択性を有する。キャップ層440は様々なタイプの非酸化物材料から形成され得るので、キャップ層440は装置構造220の様々な材料に適合すべく様々な材料で形成可能である。よって無定形炭素層330とキャップ層440の様々な材料との組み合わせはマスキング構造560が、装置構造220等の装置構造の様々な材料を選択的にエッチングすべく適切なマスクとなることを可能としている。
【0034】
更に、キャップ層440は無定形炭素層330と一緒にそのまま蒸着される際、時間及びコストが低減され得る。加えて、無定形炭素層330、キャップ層440、或は、それら双方を形成するレシピ又は製法は、基板210上の位置合わせマークの読み取りを改善すべく、層230及び330の内の一方或は双方の光学的特性に影響すべく調整(選択)され得る。例えば、無定形炭素層330、キャップ層440、或は、それら双方のためのレシピは、基板210上の位置合わせマーク114等の位置合わせマークの読み取りを改善すべく、それら層の内の一方或は双方が光の低吸収性を有するように選択され得る。
【0035】
図12乃至図23は、本発明の実施例に従った様々な処理段階中のメモリ装置1200の断面図を示す。図12において、メモリ装置1200は基板1202の表面1207上に形成された位置合わせマーク1204を有する該基板1202を含む。多数の表面構造(ゲート構造)1205(1205.1乃至1205.4)が基板1202上方に形成されている。基板1202内に、多数の拡散領域1206(1206.1乃至1206.3)及び絶縁構造1207.1,1207.2が形成されている。明瞭性のため、図12は位置合わせマーク1204上に形成された複数の要素無しに該位置合わせマーク1204を示す。しかしながら図12に示される各種層等の要素は位置合わせマーク1204上方に形成され得る。
【0036】
またメモリ装置1200は、絶縁層1230と、該絶縁層1230を通じて延在する多数の接点1240(1240.1乃至1240.3)とを含む。それら接点1240は、それぞれ、拡散領域1206の内の1つと接続する。障壁層1245は表面構造1205を絶縁層1230及び接点1240から分離する。接点1240は導電性材料から形成されて、複数の拡散領域1206に対して電気的接続を提供する。障壁層1245は酸化物、窒化物、或は、表面構造1205及び絶縁装置1230の間の材料から成るクロス(交差)拡散を防止する他の非導電性材料であることが可能である。幾つかの実施例では、障壁層1245が省略される。絶縁層1230は、複数の接点1240間に絶縁を提供する。絶縁層1230は、ホウ素及び燐等の1つ又はそれ以上のドーパントでドープされたシリケートガラスの層、或は、他のタイプのドープされたガラスの層であることが可能である。例えば、絶縁層1230は、硼素シリケートガラス(BSG)(Boronsilicate glass)、或は、燐シリケートガラス(PSG)(Phosphosilicate glass)であることが可能である。図12によって表される実施例では、絶縁層1230は、硼素リンシリケートガラス(BPSG)を含んで、厚みT12を有する。幾つかの実施例において、T12は2000オングストロームから5000オングストロームの範囲内である。
【0037】
図12によって表される実施例において、基板1202をP型材料とするために、基板1202は、例えば硼素のドーパントでドープされたシリコンを含む。拡散領域1206をN型材料とするために、拡散領域1206は、例えば燐のドーパントによってドープされる。幾つかの実施例において、基板1202はN型材料であることが可能であり、拡散領域1206はP型材料であることが可能である。
【0038】
ゲート構造1205の各々は、多数の要素:ゲート誘電体(ゲート酸化物)1209、ドープされた多結晶シリコン層1212、シリサイド層1214、キャッピング誘電体層1216、並びに、誘電体スペーサ1218である。シリサイド層1214は、チタンシリサイド、タングステンシリサイド他などの金属及びシリコンの化合物を含み得る。ゲート構造1205内の全ての誘電体は、酸化シリコン等の材料を含むことができる。ゲート構造1205の各々は、ワード線とも呼称される。図12の構造は、既知の技法を用いて形成され得る。
【0039】
図13は、絶縁層1310が形成された後のメモリ装置1200を示す。絶縁層1310は、絶縁層1230と同様にBSG、PSG、或は、BPSGを含み得る。図12における絶縁層1310及び他の構造は装置構造1320を形成する。装置構造1320は厚みT13を有する。幾つかの実施例において、T13は少なくとも40000オングストロームである。
【0040】
図14は、マスク1430が装置構造1320上に形成された後のメモリ装置1200を示す。マスクは1430は無定形炭素を含み得る。よってマスク1430も無定形炭素層1430と呼称される。幾つかの実施例において、無定形炭素層1430は低い吸収係数を有して、該無定形炭素層1430は可視光範囲において透明である。幾つかの実施例において、無定形炭素層1430は、633ナノメートルの波長で約0.8及び0.001の間の吸収係数(k)を有する。他の実施例において、無定形炭素層1430は透明無定形炭素層であって、その透明無定形炭素層が、633ナノメートルの波長で約0.15及び0.001の間の吸収係数(k)を有する。無定形炭素層1430は、図4に記載される無定形炭素層330を形成する方法と同様の方法によって形成され得る。
【0041】
無定形炭素層1430が可視光範囲において透明であるので、無定形炭素層1430は選択された厚みで形成され得て、装置1200の位置合わせ中、位置合わせマーク1204の読み取りに実質的に影響すること無しに、装置構造1320を適切にエッチングする。無定形炭素層1430は厚みT14を有し、それは装置構造1320を適切にエッチングする的確な値で選択可能である。T14は任意の厚みが可能である。幾つかの実施例において、T14は少なくとも4000オングストロームである。
【0042】
図15は、キャップ層1540が無定形炭素層1430上方に形成された後のメモリ装置1200を示す。キャップ層1540は、炭化硼素(BxC)、窒化硼素(BN)、炭化シリコン(SiC)、窒化シリコン(SixNy)、酸化物でドープされたフッ素(例えば、SiOx:F)、窒化物がドープされたフッ素(例えば、SixNy:F)、炭化物がドープされたフッ素(例えば、SC:F)、並びに、CaFx及びMgFx等のフッ素フィルムを含む。幾つかの実施例において、水素がキャップ層1540の非酸化物材料内に組み入れられる。キャップ層1540はCVD或はPECVDプロセス等のプロセスによって形成可能である。幾つかの実施例において、キャップ層1540は、同一プロセス(同一処理ステップ)において、無定形炭素層1430と一緒に形成されて、該キャップ層1540が無定形炭素層1430上方にそのまま蒸着されるように為す。例えば、無定形炭素層1430が図4に記載されたプロセスと同様のCVD或はPECVDプロセスで形成中或は形成後、B2H6、B4H10、並びに、BH3CO等の硼素を含むガスはチャンバー内に導入され得て、無定形炭素層1430上方の炭化硼素を有するキャップ層1540を形成する。幾つかの実施例において、キャップ層1540は硼素の約0.5原子パーセントから約70原子パーセントを伴う炭化硼素を含む。
【0043】
図16は、フォトレジスト層1650がキャップ層1540上方に形成された後の装置1200を示す。フォトレジスト装置1650は既知のプロセスによって形成可能である。無定形炭素装置1430、キャップ層1540、並びに、フォトレジスト層1650の組み合わせは、マスキング構造1660を形成する。幾つかの実施例において、マスキング構造1540は、キャップ層1540及びフォトレジスト層1650の間に形成された追加層を含み、該追加層はフォトプロセス性能を強化すべく反射防止層として機能する。マスキング構造1660は、引き続くプロセスにおいてマスキング構造1660下方の1つ或はそれ以上の層をエッチングすべくマスクとして使用される。
【0044】
図17は、フォトレジスト層1650がパターニングされた後の装置1200を示す。フォトレジスト層1650のパターニングは既知の技法を用いて実行可能である。パターニングされたフォトレジスト層1650は複数の開口部1701を有する。
【0045】
図18は、キャップ層1540がパターニングされた後の装置1200を示す。幾つかの実施例において、フォトレジスト層1650をマスクとして用いて酸素プラズマ・エッチング・プロセス等のエッチング・プロセスでキャップ層1540がパターニングされる。キャップ層1540がパターニングされた後、パターニングされたキャップ層1540はパターニングされたフォトレジスト層1650の複数の開口部と連続するか或は位置合わせされた複数の開口部1801を有する。図17は、キャップ層1540がパターニングされた後に依然として残存するパターニングされたフォトレジストを示す。しかしながら幾つかの実施例において、パターニングされたフォトレジスト層1650は、マスキング構造1660内において、パターニングされたキャップ層1540及び無定形炭素層1430のみが残存する。
【0046】
図19は、無定形炭素層1430がパターニングされた後の装置1200を示す。幾つかの実施例において、無定形炭素層1430は、パターニングされたキャップ層1540をマスクとして用いて、酸素プラズマ・エッチング・プロセス等のエッチング・プロセスでパターニングされる。パターニングされた無定形炭素層1430は、パターニングされたキャップ層1540の複数の開口部と連続するか或は位置合わせされた複数の開口部1901を有する。
【0047】
図20は、フォトレジスト層1650が除去された後の装置1200を示す。残留するキャップ層1340及び無定形炭素層1430の組み合わせはマスクとして使用されて、装置構造1320の一部、全装置構造1320、或は、全装置構造1320と基板1202の内の少なくとも一部とを、エッチングする。幾つかの実施例において、フォトレジスト層1650及びキャップ層1540の双方は、無定形炭素層1430がパターニングされた後に除去される。よって無定形炭素層1430のみが残留すると共に、マスクとして使用されて該無定形炭素層1430下方の各種層をエッチングする。
【0048】
図21は、装置構造1320がエッチングされた後の装置1200を示す。装置構造1320は、キャップ層1540及び無定形炭素層1430をマスクとして用いてエッチングされる。エッチングされた装置構造1320は複数の開口部2101を有する。
【0049】
図22は、キャップ層1540及び無定形炭素層1430が除去された後の装置1200を示す。キャップ層1540及び無定形炭素層1430を除去するプロセスは、図11のキャップ層440及び無定形炭素層330のものと同様である。
【0050】
図23は、他の複数の層が既知の技法を用いて形成された後の装置1200を示す。複数の開口部2101の各々内には、第1導電性層2302(2302.1及び2302.2)、第2導電性層2304(2304.1及び2304.2)、並びに、誘電体層2306(2306.1及び2306.2)が形成されている。導電性層2302,2304、誘電体層2306、並びに、他の複数の要素は、蓄積キャパシタC1及びC2を形成する。例えば、蓄積キャパシタC1において、導電性層2302.1、接点1240.1、並びに、拡散領域1206.1は、第1キャパシタ・プレート(ボトム・プレート)を形成し、導電性層2302.2は第2キャパシタ・プレート(トップ・プレート)を形成し、そして、誘電体層2306.1はキャパシタ誘電体である。幾つかの実施例において、導電性層2304はメモリ装置1200の共通のセル・プレートと接続する。共通セル・プレートは簡略化のために図19から省略されている。
【0051】
メモリ装置1200はアクセス・トランジスタT1及びT2を含む。ゲート構造1205.2及び拡散領域1206.1−1206.2はアクセス・トランジスタT1を形成する。ゲート構造1205.3及び拡散領域1206.2−1206.3はアクセス・トランジスタT2を形成する。アクセス・トランジスタT1及び蓄積キャパシタC1はメモリCELL1を形成する。アクセス・トランジスタT2及び蓄積キャパシタC2はメモリCELL2を形成する。
【0052】
メモリ・セルCELL1及びCELL2は蓄積キャパシタC1及びC2に電荷の形態でデータを記憶する。電荷は、接点1240.2を介して、キャパシタC1及びC2のドープされた領域1206.1及び1206.3に向かって転送され且つそれらから転送される。幾つかの実施例において、接点1240.2は埋め込み型ビット線接点であり、それはメモリ装置1200のビット線と接続する。
【0053】
他の実施例において、層2302,2304,2306の構造と異なる構造を有する他の複数の要素は複数の開口部2101(図21)内に形成可能である。例えば、キャパシタ・プレートの代わりの相互接続部が複数の開口部2101内に形成され得て、拡散領域1206をメモリ装置1200の他の複数の部分と接続する。
【0054】
メモリ装置1200は、ダイナミック・ランダム・アクセス・メモリ(DRAM)装置であり得る。DRAM装置の例としては、SDRAMと一般に呼ばれるシンクロナスDRAM、SDRAM II、SGRAM(Synchronous Graphics Random Access Memory)、DDR SDRAM(Double Data Rate SDRAM)、DDR II SDRAM、DDR III SDRAM、GDDR III SDRAM(Graphic Double Data Rate)、ランバス(Rambus)DRAMを含む。メモリ装置1200は他の複数の要素を含むが、明瞭化のために図示されていない。
【0055】
図24は、本発明の一実施例に従ったシステムを示す。システム2400は、チャンバー2410と、該チャンバー内に配置されたウェハー2420とを含む。幾つかの実施例において、チャンバー2410はPECVDチャンバーであり、ウェハー2420は半導体ウェハーである。チャンバー2410の一例としては、カリフォルニア州サンタクララにあるアプライド・マテリアルズ社(Applied Materials,Inc.)から入手可能なProducer Processorのチャンバーを含む。チャンバー2410及びウェハー2420は、装置100(図1乃至図11)及びメモリ装置1200(図12乃至図23)の部分を形成すべく使用され得る。
【0056】
ウェハー2420は、多数の位置合わせマーク2414及び多数のダイ2430を含む。幾つかの実施例において、位置合わせマーク2414は、位置合わせマーク114(図1)及び位置合わせマーク1204(図12)を表す。
【0057】
ダイ2430の内の少なくとも1つは、先の図2〜図23に記載されていた実施例に従った複数の要素を含む。例えば、ダイ2430の内の少なくとも1つは、装置100及び1200(図2〜図23)のもののような、基板、装置構造、並びに、マスキング構造を含む。よって、ダイ2430の内の少なくとも1つは、図2乃至図23に記載されたプロセスに従って形成された無定形炭素層330(図4)及び無定形炭素層1430(図13)等の無定形炭素層を含む。
【0058】
ダイ2430の内の1つなどのダイは、ウェハー2420等の半導体ウェハー上のパターンである。ダイは、特定の機能を実行する回路を含む。例えば、ダイ2430の内の少なくとも1つは、プロセッサ等の装置用回路、或は、メモリ装置1200(図11〜図23)等のメモリ装置を含む。
【0059】
結論
本発明の各種実施例は、マスキング構造を有する装置と、該装置を形成する方法とを提供する。マスキング構造はキャップ層上の無定形炭素層を含む。無定形炭素層は透明無定形炭素層であり得る。キャップ層は非酸化物材料を含む。ここでは特定の実施例が記載されているが、同じ目的を達成すべく、図示された特定の実施例を他の実施例で代替され得ることを当業者であれば理解する。本願は、本発明の如何なる改作或は変形をも網羅するものである。それ故に、本発明は特許請求の範囲及び全ての利用可能な等価物だけで限定されない。
【図面の簡単な説明】
【0060】
【図1】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図2】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図3】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図4】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図5】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図6】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図7】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図8】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図9】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図10】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図11】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図12】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図13】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図14】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図15】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図16】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図17】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図18】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図19】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図20】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図21】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図22】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図23】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図24】本発明の一実施例に従ったシステムを示す。
【符号の説明】
【0061】
100 装置
110 基板
112 基板表面
114 位置合わせマーク
210 基板
220 装置構造
330 無定形炭素層
440 キャップ層
550 フォトレジスト層
560 マスキング構造
【技術分野】
【0001】
関連出願
この出願は以下の同時係属中であると共に本願と同一譲受人に譲渡された出願(代理人整理番号:303.864US1)としての、下記の特許文献1と関連し、それを引用することでここに合体させる。
【特許文献1】米国特許出願第10/661,379号、発明の名称「透明無定形炭素構造半導体装置」
【0002】
発明の分野
本発明は全般的には半導体装置に関し、より詳細に半導体装置におけるマスクキング構造に関する。
【背景技術】
【0003】
背景技術
メモリ装置等の半導体装置は、データを記憶すべく数多くのコンピュータや電子製品に備わっている。典型的な半導体装置は、半導体ウェハー上に形成された様々な材料から成る多くの層を有する。
【0004】
製造中、それらの層は数多くのプロセスを受ける。例えば、パターニング・プロセスはそれら層上に複数のパターンを置く。幾つかのパターニング・プロセスはマスクを用いて、該マスク下方において複数のパターンをそのマスクからとそれら層に転送する。マスク自体上のそれらパターンはマスク上方のトップ層を用いてしばしば作り出される。
【発明の開示】
【発明が解決しようとする課題】
【0005】
パターニング・プロセス中、そのトップ層の材料は該トップ層及びマスクの下方の複数層の特性に影響し得る。幾つかの従来のトップ層は酸化物材料で形成されている。ある種の場合、酸化物トップ層は該トップ層下方の複数層やマスクに影響する。よって、ある種の場合、酸化物から形成されたトップ層は適切ではない。
【課題を解決するための手段】
【0006】
本発明はマスキング構造を有する装置と、該マスキング構造を形成する技法とを提供する。マスキング構造はマスク及びキャップ層を含む。マスクは透明無定形炭素を含む無定形炭素から形成される。キャップ層は非酸化物材料から形成される。
【発明を実施するための最良の形態】
【0007】
以下の記載及び図面は、当業者が発明を実施できるよう充分に本発明の特定の実施例を例示している。他の実施例は、構造的、論理的、電気的、プロセス、並びに、他の変更を組み入れることができる。図中、同様番号は幾つかの図面を通じて略同様構成要素を記載するものである。例示は、単に、可能な変形を代表している。幾つかの実施例の部分及び特徴は、他の該当物に含まれるか或は代替され得る。発明の範囲は特許請求の範囲や全ての有効な均等物の完全区域を包含する。
【0008】
図1乃至図10は、本発明の実施例に従った様々な処理段階中の装置100を示す。
【0009】
図1は基板110を含む装置100の断面を示す。基板110はウェハーの一部を表し得るか、或はウェハー自体を表し得る。ウェハーはシリコン・ウェハー等の半導体ウェハーであり得る。基板110はウェハー上に形成された構造或は層でもあり得る。基板110は、非導電性材、導電性材、並びに、半導性材の内の少なくも1つを含み得る。非導電性材の例としては、酸化物(例えば、SiO2,Al2O3)、窒化物(例えば、Si3N4)、並びに、ガラス(硼素燐シリケートガラス:BPSG)を含む。導電性材の例としては、アルミニウム、タングステン、他の金属、並びに、金属の化合物を含む。半導性材の例としては、シリコンや、硼素、燐、並びに、ヒ素等の他の材料でドープされたシリコンを含む。図1に表された実施例において、基板110は半導体材料を含む。
【0010】
基板110は表面112を有し、その中に複数の位置合わせマスク(アライメント・マスク)114が形成されている。それら位置合わせマスク114は基板(ウェハー)110の基準点或は座標を供給する。位置合わせプロセス中、位置合わせマスク114は基板110を位置合わせ或は位置決めすべく使用されて、基板110上の複数の構造及び層が相互に正確に位置合わせされるか或は該基板110と位置合わせされ得る。
【0011】
図2は、基板210上方に形成された装置構造220を具備する装置100を示す。装置構造220は多数の層222,224,226を含む。これら多数の層の各々は、非導電性材、半導性材、並びに、導電性材の内の少なくとも1つを含み得る。例えば、層222は酸化物層、層224は金属層或は金属及びシリコンから成る化合物を有する層、並びに、層226は窒化物層であり得る。幾つかの実施例において、これら多数層222,224,226は、図2に示される順序とは異なる順序で配列される。多数層222,224,226は成長法、蒸着、或は、他の既知のプロセスによって形成される。幾つかの実施例において、それら層222,224,226の内の1つ或はそれ以上は装置構造220から省略される。他の実施例において、層222,224,226と同様の1つ或はそれ以上の追加的な層が装置構造220に追加される。装置構造220は厚みT2を有する。幾つかの実施例において、T2は40000オングストロームを上回る。
【0012】
図3は、装置構造220上方に形成されたマスク(層)330を具備する装置100を示す。マスク330は適切な材料から形成されて、装置構造220を引き続くエッチング・プロセスでエッチングする。図2に示される実施例において、マスク330は無定形炭素から形成されている。よって、図2におけるマスク330も無定形炭素層330と呼称される。無定形炭素層330は厚みT3を有する。幾つかの実施例において、装置構造220は特定の厚みを有して、無定形炭素層330が装置構造220を適切にエッチングすべく適正に形成されている。T3は任意の厚みでよい。幾つかの実施例でのT3は少なくとも4000オングストロームである。
【0013】
幾つかの実施例において、無定形炭素層330は低吸収係数を有して、該無定形炭素層330が可視光範囲で透明である。この可視光範囲は、400ナノメートル及び700ナノメートルの間の波長を有する電磁輻射線を含む。幾つかの実施例において、無定形炭素層330は、633ナノメートルの波長で約0.8及び0.001の間の吸収係数(k)を有する。無定形炭素層330は可視光範囲に透明である場合、該無定形炭素層330は透明無定形炭素層と呼称される。幾つかの実施例において、この透明無定形炭素層は、633ナノメートルの波長で約0.15及び0.001の間の吸収係数(k)を有する。
【0014】
無定形炭素層330は蒸着プロセスによって形成され得る。幾つかの実施例において、無定形炭素層330は化学気相成長(CVD)プロセスによって形成される。他の実施例における無定形炭素層330はプラズマ強化化学気相成長(PECVD)プロセスによって形成される。他の既知プロセスも使用され得て、無定形炭素層330を形成する。
【0015】
無定形炭素330等の透明無定形炭素層を形成する典型的なPECVDプロセスにおいて、プロピレン(C3H6)を含むプロセス・ガスがPEVCDチャンバー内に約500sccm(規格立方センチメートル/分)及び約2000sccmの間の典型的な流量で導入される。ヘリウムを含む付加的なガスもチャンバー内に約250sccm及び約500sccmの間の典型的な流量で導入される。更に、炭化水素ガスの内の少なくとも1つがプロセス・ガスとして使用される実施例が存在する。他の炭化水素ガスの例としては、CH4、C2H2、C2H4、C2H6、C3H8を含む。ヘリウムもそれら炭化水素ガスの内の少なくとも1つと組み合わせて使用され得る。
【0016】
無定形炭素330等の透明無定形炭素層を形成する先の典型的なプロセスにおいて、ガス混合物がチャンバー内に導入される。この明細書において、ガス混合物は1つのガスのみ或は少なくとも2つのガスの組み合わせの何れかであり得る。例えば、ガス混合物はプロピレン(C3H6)のみ或はプロピレン及びヘリウムの組み合わせの何れかであり得る。別の例としては、ガス混合物はプロピレン、CH4、C2H2、C2H4、C2H6、C3H8それに加えてヘリウムの内の少なくとも1つであり得る。
【0017】
無定形炭素330等の透明無定形炭素層を形成する典型的なPECVDプロセスにおいて、チャンバー内の温度は約200℃及び500℃の間に設定される。幾つかの実施例において、チャンバー内の温度は約200℃から約300℃以下に設定される。チャンバーは高周波(RF)出力及び圧力にさらされる。幾つかの実施例において、高周波出力は約400ワット及び約1000ワットの間に設定され、圧力は約4トル及び約7トルの間に設定される。
【0018】
図4は、キャップ層440が無定形炭素層330上方に形成された後の装置100を示す。キャップ層440は非酸化物材料を含む(酸素無しの材料)。非酸化物材料の例としては、炭化硼素(BxC)、窒化硼素(BN)、炭化シリコン(SiC)、窒化シリコン(SixNy)、酸化物でドープされたフッ素(例えば、SiOx:F)、窒化物がドープされたフッ素(例えば、SixNy:F)、炭化物がドープされたフッ素(例えば、SC:F)、並びに、CaFx及びMgFx等のフッ素フィルムを含む。酸化物材料の例としては、酸化シリコン(SiO2)を含む。幾つかの実施例において、水素がキャップ層440の非酸化物材料内に組み入れられる。この明細書において、フッ素化酸化物SiOx:Fは非酸化物材料と考えられる。
【0019】
先の例において、x及びyは安定化合物における原子の数を表す。例えば、SixNyにおいて、xは安定化合物を形成するシリコンの原子の数を表し、yは窒素の原子の数を表す。この例において、xは3であり、yは4であり得る。
【0020】
キャップ層440はCVD及びPECVDプロセス等の蒸着プロセスによって形成可能である。幾つかの実施例において、キャップ層440は、同一プロセス(同一処理ステップ)において、無定形炭素層330と一緒に形成されて、該キャップ層440が無定形炭素層330上方にそのまま蒸着されるように為す。例えば、層330が図4に記載されたプロセスと同様のCVD或はPECVDプロセスで形成中或は形成後、B2H6、B4H10、並びに、BH3CO等の硼素を含むガスがチャンバー内に導入され得て、無定形炭素層330上方に炭化硼素を有するキャップ層440を形成する。幾つかの実施例において、キャップ層440は硼素の約0.5原子パーセントから約70原子パーセントを伴う炭化硼素を含む。
【0021】
図5は、フォトレジスト層550がキャップ層440上方に形成された後の装置100を示す。フォトレジスト層550は既知プロセスによって形成可能である。無定形炭素層330、キャップ層440、並びに、フォトレジスト層550の組み合わせは、マスキング構造560を形成する。幾つかの実施例において、マスキング構造560は、キャップ層440及びフォトレジスト層550の間に形成された追加層を含み、該追加層はフォトプロセス性能を強化すべく反射防止層として機能する。マスキング構造560は、引き続くプロセスにおいてマスキング構造560下方の1つ或はそれ以上の層をエッチングすべくマスクとして使用される。
【0022】
図6は、フォトレジスト層550がパターニングされた後の装置100を示す。フォトレジスト層550のパターニングは既知の技法を用いて実行可能である。パターニングされたフォトレジスト層550は複数の開口部601を有する。
【0023】
図7は、キャップ層440がパターニングされた後の装置100を示す。幾つかの実施例において、酸素プラズマ・エッチング・プロセスがフォトレジスト層550をマスクとして用いてキャップ層440をパターニングすべく実行される。キャップ層440がパターニングされた後、パターニングされたキャップ層440はパターニングされたフォトレジスト層550の複数の開口部と連続するか或は位置合わせされた複数の開口部701を有する。図7は、キャップ層440がパターニングされた後に依然として残存するパターニングされたフォトレジストを示す。しかしながら幾つかの実施例において、パターニングされたフォトレジスト層550は除去されて、マスキング構造560内において、パターニングされたキャップ層440及び無定形炭素層330のみが残存する。
【0024】
図8は、無定形炭素層330がパターニングされた後の装置100を示す。幾つかの実施例において、無定形炭素層330は、パターニングされたキャップ層440をマスクとして用いて、酸素プラズマ・エッチング・プロセス等のエッチング・プロセスでパターニングされる。パターニングされた無定形炭素層330は、パターニングされたキャップ層440の複数の開口部801と連続するか或は位置合わせされた複数の開口部801を有する。
【0025】
図9は、フォトレジスト層550が除去された後の装置100を示す。残存するキャップ層440及び無定形炭素層330の組み合わせはマスクとして用いられて、装置構造220の一部をエッチングするか、全装置構造220をエッチングするか、或は、全装置構造220と基板210の少なくとも一部とをエッチングする。幾つかの実施例において、フォトレジスト層550及びキャップ層440の双方は、無定形炭素層330がパターニングされた後に除去される。よって、無定形炭素層330のみが残存すると共にマスクとして用いられて、該無定形炭素層330下方の各種層をエッチングする。
【0026】
図10は、装置構造220がエッチングされた後の装置100を示す。装置構造220は、キャップ層440及び無定形炭素層330をマスクとして用いてエッチングされる。複数のトレンチ(又は溝)1001がそのエッチング・プロセスの結果として形成される。図8によって表された実施例において、トレンチ1001は装置構造220の少なくとも一部内に形成される。幾つかの実施例において、トレンチ1001は全装置構造220内と基板210の少なくとも一部内とに形成される。
【0027】
層222はレベル1002までエッチングされる。レベル802は基板210の表面上方である任意のレベルである。図8によって表された実施例において、装置構造220はエッチングされて、そのエッチング・プロセスが層226及び224内に貫通すると共に層222内に部分的に貫通して、図8に示されるレベル1002で停止する。しかしながら幾つかの実施例において、装置構造220はエッチングされるが、レベル802は装置構造220内のどこであってもよい。他の実施例において、エッチング・プロセスは層222,224,226の全てを貫通して、基板210の表面112で或は該表面112下方で停止する。エッチング・プロセスが装置構造220内をエッチングするレベルは、装置構造220がエッチングされた後に形成されるものに依存する。例えば装置構造は、導電性相互接続部が形成されるのであれば1つのレベルまでエッチングされ、キャパシタ等の構成要素が形成されるのであれば別のレベルまでエッチングされる。
【0028】
図11は、キャップ層440及び無定形炭素層330が除去された後の装置100を示す。キャップ層440は酸素プラズマ・プロセス等のプロセスで除去可能である。無定形炭素層330はアッシュ・プロセス(又は灰化処理)等のプロセスで除去可能である。幾つかの実施例において、無定形炭素層330は酸素プラズマ或は酸素プラズマ及びCF4の組み合わせを伴うアッシュ・プロセスを用いて除去される。
【0029】
図3乃至図11の先の記載において、可視光範囲内で透明である無定形炭素層330はマスキング構造560内に含まれて、マスクとして用いて、装置構造220をエッチングする。幾つかの実施例において、無定形炭素層330等の無定形炭素層も装置構造220内に含まれる。例えば、装置構造220の層222,224,226の内の1つは、無定形炭素層330等の無定形炭素層であり得る。別の例として、装置構造220は層222,224,226の他に、付加的な層を含み、該付加的な層が無定形炭素層330等の無定形炭層である。
【0030】
無定形炭素層が装置構造220内に存在する実施例において、装置構造220内のその無定形炭素層は絶縁目的、反射防止目的、或は、他の目的のために使用可能である。それ故に、装置構造220が無定形炭素層330と同様の無定形炭層を含む実施例において、装置構造220のその無定形炭素層はマスキング構造560の無定形炭素層330が除去された後にも依然として残存する。
【0031】
無定形炭素層330は図10に示されるように除去された後、他のプロセスが装置100に実行され得て、トランジスタ、キャパシタ、メモリ・セル、メモリ装置等の集積回路、特殊用途向け集積回路、或は、他のタイプの集積回路等の構成要素を形成する。
【0032】
図1乃至図11の記載において、装置構造220は様々な特性を伴う様々な材料から成る多数の層を含み得る。よって、装置構造220における様々な材料に対して、様々な材料を伴う様々なマスキング構造が装置構造220をエッチングすべく必要となり得て、その装置構造内の材料がそのエッチング・プロセスによって影響を受けないように為す。
【0033】
図1乃至図11の先の記載において、マスキング構造560は無定形炭素層330及びキャップ層440を含み、その中でキャップ層440は非酸化物材料等の様々な材料で形成され得る。無定形炭素層330は無定形炭素から形成されるので、それは相対的に高い抵抗を有する。よって無定形炭素層は、装置構造220内における誘電体材料及び金属材料から成る多数の層に対して適切なエッチング選択性を有する。キャップ層440は様々なタイプの非酸化物材料から形成され得るので、キャップ層440は装置構造220の様々な材料に適合すべく様々な材料で形成可能である。よって無定形炭素層330とキャップ層440の様々な材料との組み合わせはマスキング構造560が、装置構造220等の装置構造の様々な材料を選択的にエッチングすべく適切なマスクとなることを可能としている。
【0034】
更に、キャップ層440は無定形炭素層330と一緒にそのまま蒸着される際、時間及びコストが低減され得る。加えて、無定形炭素層330、キャップ層440、或は、それら双方を形成するレシピ又は製法は、基板210上の位置合わせマークの読み取りを改善すべく、層230及び330の内の一方或は双方の光学的特性に影響すべく調整(選択)され得る。例えば、無定形炭素層330、キャップ層440、或は、それら双方のためのレシピは、基板210上の位置合わせマーク114等の位置合わせマークの読み取りを改善すべく、それら層の内の一方或は双方が光の低吸収性を有するように選択され得る。
【0035】
図12乃至図23は、本発明の実施例に従った様々な処理段階中のメモリ装置1200の断面図を示す。図12において、メモリ装置1200は基板1202の表面1207上に形成された位置合わせマーク1204を有する該基板1202を含む。多数の表面構造(ゲート構造)1205(1205.1乃至1205.4)が基板1202上方に形成されている。基板1202内に、多数の拡散領域1206(1206.1乃至1206.3)及び絶縁構造1207.1,1207.2が形成されている。明瞭性のため、図12は位置合わせマーク1204上に形成された複数の要素無しに該位置合わせマーク1204を示す。しかしながら図12に示される各種層等の要素は位置合わせマーク1204上方に形成され得る。
【0036】
またメモリ装置1200は、絶縁層1230と、該絶縁層1230を通じて延在する多数の接点1240(1240.1乃至1240.3)とを含む。それら接点1240は、それぞれ、拡散領域1206の内の1つと接続する。障壁層1245は表面構造1205を絶縁層1230及び接点1240から分離する。接点1240は導電性材料から形成されて、複数の拡散領域1206に対して電気的接続を提供する。障壁層1245は酸化物、窒化物、或は、表面構造1205及び絶縁装置1230の間の材料から成るクロス(交差)拡散を防止する他の非導電性材料であることが可能である。幾つかの実施例では、障壁層1245が省略される。絶縁層1230は、複数の接点1240間に絶縁を提供する。絶縁層1230は、ホウ素及び燐等の1つ又はそれ以上のドーパントでドープされたシリケートガラスの層、或は、他のタイプのドープされたガラスの層であることが可能である。例えば、絶縁層1230は、硼素シリケートガラス(BSG)(Boronsilicate glass)、或は、燐シリケートガラス(PSG)(Phosphosilicate glass)であることが可能である。図12によって表される実施例では、絶縁層1230は、硼素リンシリケートガラス(BPSG)を含んで、厚みT12を有する。幾つかの実施例において、T12は2000オングストロームから5000オングストロームの範囲内である。
【0037】
図12によって表される実施例において、基板1202をP型材料とするために、基板1202は、例えば硼素のドーパントでドープされたシリコンを含む。拡散領域1206をN型材料とするために、拡散領域1206は、例えば燐のドーパントによってドープされる。幾つかの実施例において、基板1202はN型材料であることが可能であり、拡散領域1206はP型材料であることが可能である。
【0038】
ゲート構造1205の各々は、多数の要素:ゲート誘電体(ゲート酸化物)1209、ドープされた多結晶シリコン層1212、シリサイド層1214、キャッピング誘電体層1216、並びに、誘電体スペーサ1218である。シリサイド層1214は、チタンシリサイド、タングステンシリサイド他などの金属及びシリコンの化合物を含み得る。ゲート構造1205内の全ての誘電体は、酸化シリコン等の材料を含むことができる。ゲート構造1205の各々は、ワード線とも呼称される。図12の構造は、既知の技法を用いて形成され得る。
【0039】
図13は、絶縁層1310が形成された後のメモリ装置1200を示す。絶縁層1310は、絶縁層1230と同様にBSG、PSG、或は、BPSGを含み得る。図12における絶縁層1310及び他の構造は装置構造1320を形成する。装置構造1320は厚みT13を有する。幾つかの実施例において、T13は少なくとも40000オングストロームである。
【0040】
図14は、マスク1430が装置構造1320上に形成された後のメモリ装置1200を示す。マスクは1430は無定形炭素を含み得る。よってマスク1430も無定形炭素層1430と呼称される。幾つかの実施例において、無定形炭素層1430は低い吸収係数を有して、該無定形炭素層1430は可視光範囲において透明である。幾つかの実施例において、無定形炭素層1430は、633ナノメートルの波長で約0.8及び0.001の間の吸収係数(k)を有する。他の実施例において、無定形炭素層1430は透明無定形炭素層であって、その透明無定形炭素層が、633ナノメートルの波長で約0.15及び0.001の間の吸収係数(k)を有する。無定形炭素層1430は、図4に記載される無定形炭素層330を形成する方法と同様の方法によって形成され得る。
【0041】
無定形炭素層1430が可視光範囲において透明であるので、無定形炭素層1430は選択された厚みで形成され得て、装置1200の位置合わせ中、位置合わせマーク1204の読み取りに実質的に影響すること無しに、装置構造1320を適切にエッチングする。無定形炭素層1430は厚みT14を有し、それは装置構造1320を適切にエッチングする的確な値で選択可能である。T14は任意の厚みが可能である。幾つかの実施例において、T14は少なくとも4000オングストロームである。
【0042】
図15は、キャップ層1540が無定形炭素層1430上方に形成された後のメモリ装置1200を示す。キャップ層1540は、炭化硼素(BxC)、窒化硼素(BN)、炭化シリコン(SiC)、窒化シリコン(SixNy)、酸化物でドープされたフッ素(例えば、SiOx:F)、窒化物がドープされたフッ素(例えば、SixNy:F)、炭化物がドープされたフッ素(例えば、SC:F)、並びに、CaFx及びMgFx等のフッ素フィルムを含む。幾つかの実施例において、水素がキャップ層1540の非酸化物材料内に組み入れられる。キャップ層1540はCVD或はPECVDプロセス等のプロセスによって形成可能である。幾つかの実施例において、キャップ層1540は、同一プロセス(同一処理ステップ)において、無定形炭素層1430と一緒に形成されて、該キャップ層1540が無定形炭素層1430上方にそのまま蒸着されるように為す。例えば、無定形炭素層1430が図4に記載されたプロセスと同様のCVD或はPECVDプロセスで形成中或は形成後、B2H6、B4H10、並びに、BH3CO等の硼素を含むガスはチャンバー内に導入され得て、無定形炭素層1430上方の炭化硼素を有するキャップ層1540を形成する。幾つかの実施例において、キャップ層1540は硼素の約0.5原子パーセントから約70原子パーセントを伴う炭化硼素を含む。
【0043】
図16は、フォトレジスト層1650がキャップ層1540上方に形成された後の装置1200を示す。フォトレジスト装置1650は既知のプロセスによって形成可能である。無定形炭素装置1430、キャップ層1540、並びに、フォトレジスト層1650の組み合わせは、マスキング構造1660を形成する。幾つかの実施例において、マスキング構造1540は、キャップ層1540及びフォトレジスト層1650の間に形成された追加層を含み、該追加層はフォトプロセス性能を強化すべく反射防止層として機能する。マスキング構造1660は、引き続くプロセスにおいてマスキング構造1660下方の1つ或はそれ以上の層をエッチングすべくマスクとして使用される。
【0044】
図17は、フォトレジスト層1650がパターニングされた後の装置1200を示す。フォトレジスト層1650のパターニングは既知の技法を用いて実行可能である。パターニングされたフォトレジスト層1650は複数の開口部1701を有する。
【0045】
図18は、キャップ層1540がパターニングされた後の装置1200を示す。幾つかの実施例において、フォトレジスト層1650をマスクとして用いて酸素プラズマ・エッチング・プロセス等のエッチング・プロセスでキャップ層1540がパターニングされる。キャップ層1540がパターニングされた後、パターニングされたキャップ層1540はパターニングされたフォトレジスト層1650の複数の開口部と連続するか或は位置合わせされた複数の開口部1801を有する。図17は、キャップ層1540がパターニングされた後に依然として残存するパターニングされたフォトレジストを示す。しかしながら幾つかの実施例において、パターニングされたフォトレジスト層1650は、マスキング構造1660内において、パターニングされたキャップ層1540及び無定形炭素層1430のみが残存する。
【0046】
図19は、無定形炭素層1430がパターニングされた後の装置1200を示す。幾つかの実施例において、無定形炭素層1430は、パターニングされたキャップ層1540をマスクとして用いて、酸素プラズマ・エッチング・プロセス等のエッチング・プロセスでパターニングされる。パターニングされた無定形炭素層1430は、パターニングされたキャップ層1540の複数の開口部と連続するか或は位置合わせされた複数の開口部1901を有する。
【0047】
図20は、フォトレジスト層1650が除去された後の装置1200を示す。残留するキャップ層1340及び無定形炭素層1430の組み合わせはマスクとして使用されて、装置構造1320の一部、全装置構造1320、或は、全装置構造1320と基板1202の内の少なくとも一部とを、エッチングする。幾つかの実施例において、フォトレジスト層1650及びキャップ層1540の双方は、無定形炭素層1430がパターニングされた後に除去される。よって無定形炭素層1430のみが残留すると共に、マスクとして使用されて該無定形炭素層1430下方の各種層をエッチングする。
【0048】
図21は、装置構造1320がエッチングされた後の装置1200を示す。装置構造1320は、キャップ層1540及び無定形炭素層1430をマスクとして用いてエッチングされる。エッチングされた装置構造1320は複数の開口部2101を有する。
【0049】
図22は、キャップ層1540及び無定形炭素層1430が除去された後の装置1200を示す。キャップ層1540及び無定形炭素層1430を除去するプロセスは、図11のキャップ層440及び無定形炭素層330のものと同様である。
【0050】
図23は、他の複数の層が既知の技法を用いて形成された後の装置1200を示す。複数の開口部2101の各々内には、第1導電性層2302(2302.1及び2302.2)、第2導電性層2304(2304.1及び2304.2)、並びに、誘電体層2306(2306.1及び2306.2)が形成されている。導電性層2302,2304、誘電体層2306、並びに、他の複数の要素は、蓄積キャパシタC1及びC2を形成する。例えば、蓄積キャパシタC1において、導電性層2302.1、接点1240.1、並びに、拡散領域1206.1は、第1キャパシタ・プレート(ボトム・プレート)を形成し、導電性層2302.2は第2キャパシタ・プレート(トップ・プレート)を形成し、そして、誘電体層2306.1はキャパシタ誘電体である。幾つかの実施例において、導電性層2304はメモリ装置1200の共通のセル・プレートと接続する。共通セル・プレートは簡略化のために図19から省略されている。
【0051】
メモリ装置1200はアクセス・トランジスタT1及びT2を含む。ゲート構造1205.2及び拡散領域1206.1−1206.2はアクセス・トランジスタT1を形成する。ゲート構造1205.3及び拡散領域1206.2−1206.3はアクセス・トランジスタT2を形成する。アクセス・トランジスタT1及び蓄積キャパシタC1はメモリCELL1を形成する。アクセス・トランジスタT2及び蓄積キャパシタC2はメモリCELL2を形成する。
【0052】
メモリ・セルCELL1及びCELL2は蓄積キャパシタC1及びC2に電荷の形態でデータを記憶する。電荷は、接点1240.2を介して、キャパシタC1及びC2のドープされた領域1206.1及び1206.3に向かって転送され且つそれらから転送される。幾つかの実施例において、接点1240.2は埋め込み型ビット線接点であり、それはメモリ装置1200のビット線と接続する。
【0053】
他の実施例において、層2302,2304,2306の構造と異なる構造を有する他の複数の要素は複数の開口部2101(図21)内に形成可能である。例えば、キャパシタ・プレートの代わりの相互接続部が複数の開口部2101内に形成され得て、拡散領域1206をメモリ装置1200の他の複数の部分と接続する。
【0054】
メモリ装置1200は、ダイナミック・ランダム・アクセス・メモリ(DRAM)装置であり得る。DRAM装置の例としては、SDRAMと一般に呼ばれるシンクロナスDRAM、SDRAM II、SGRAM(Synchronous Graphics Random Access Memory)、DDR SDRAM(Double Data Rate SDRAM)、DDR II SDRAM、DDR III SDRAM、GDDR III SDRAM(Graphic Double Data Rate)、ランバス(Rambus)DRAMを含む。メモリ装置1200は他の複数の要素を含むが、明瞭化のために図示されていない。
【0055】
図24は、本発明の一実施例に従ったシステムを示す。システム2400は、チャンバー2410と、該チャンバー内に配置されたウェハー2420とを含む。幾つかの実施例において、チャンバー2410はPECVDチャンバーであり、ウェハー2420は半導体ウェハーである。チャンバー2410の一例としては、カリフォルニア州サンタクララにあるアプライド・マテリアルズ社(Applied Materials,Inc.)から入手可能なProducer Processorのチャンバーを含む。チャンバー2410及びウェハー2420は、装置100(図1乃至図11)及びメモリ装置1200(図12乃至図23)の部分を形成すべく使用され得る。
【0056】
ウェハー2420は、多数の位置合わせマーク2414及び多数のダイ2430を含む。幾つかの実施例において、位置合わせマーク2414は、位置合わせマーク114(図1)及び位置合わせマーク1204(図12)を表す。
【0057】
ダイ2430の内の少なくとも1つは、先の図2〜図23に記載されていた実施例に従った複数の要素を含む。例えば、ダイ2430の内の少なくとも1つは、装置100及び1200(図2〜図23)のもののような、基板、装置構造、並びに、マスキング構造を含む。よって、ダイ2430の内の少なくとも1つは、図2乃至図23に記載されたプロセスに従って形成された無定形炭素層330(図4)及び無定形炭素層1430(図13)等の無定形炭素層を含む。
【0058】
ダイ2430の内の1つなどのダイは、ウェハー2420等の半導体ウェハー上のパターンである。ダイは、特定の機能を実行する回路を含む。例えば、ダイ2430の内の少なくとも1つは、プロセッサ等の装置用回路、或は、メモリ装置1200(図11〜図23)等のメモリ装置を含む。
【0059】
結論
本発明の各種実施例は、マスキング構造を有する装置と、該装置を形成する方法とを提供する。マスキング構造はキャップ層上の無定形炭素層を含む。無定形炭素層は透明無定形炭素層であり得る。キャップ層は非酸化物材料を含む。ここでは特定の実施例が記載されているが、同じ目的を達成すべく、図示された特定の実施例を他の実施例で代替され得ることを当業者であれば理解する。本願は、本発明の如何なる改作或は変形をも網羅するものである。それ故に、本発明は特許請求の範囲及び全ての利用可能な等価物だけで限定されない。
【図面の簡単な説明】
【0060】
【図1】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図2】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図3】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図4】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図5】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図6】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図7】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図8】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図9】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図10】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図11】本発明の一実施例に従った様々な処理段階中の装置の断面図を示す。
【図12】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図13】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図14】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図15】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図16】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図17】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図18】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図19】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図20】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図21】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図22】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図23】本発明の一実施例に従った様々な処理段階中のメモリ装置の断面図を示す。
【図24】本発明の一実施例に従ったシステムを示す。
【符号の説明】
【0061】
100 装置
110 基板
112 基板表面
114 位置合わせマーク
210 基板
220 装置構造
330 無定形炭素層
440 キャップ層
550 フォトレジスト層
560 マスキング構造
【特許請求の範囲】
【請求項1】
装置であって、
基板と、
無定形炭素層及びキャップ層を含んで、前記基板上に形成されたマスキング構造であり、該キャップ層が非酸化物材料を含むことから成るマスキング構造と、
を備える装置。
【請求項2】
前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の1つを含む、請求項1に記載の装置。
【請求項3】
前記無定形炭素層が、400ナノメートル及び700ナノメートルの間の波長を有する輻射線に透明である、請求項1に記載の装置。
【請求項4】
前記キャップ層が少なくとも1つの開口部を含む、請求項2に記載の装置。
【請求項5】
前記無定形炭素層が、前記キャップ層の少なくとも1つの開口部と連続する少なくとも1つの開口部を含む、請求項4に記載の装置。
【請求項6】
前記マスキング構造がフォトレジスト層を更に含む、請求項5に記載の装置。
【請求項7】
前記フォトレジスト層が、前記キャップ層の少なくとも1つの開口部と連続する少なくとも1つの開口部を含む、請求項6に記載の装置。
【請求項8】
装置であって、
基板と、
前記基板上に形成された装置構造と、
マスク及びキャップ層を含んで、前記装置構造上に形成されたマスキング構造であり、該キャップ層が非酸化物材料を含むことから成るマスキング構造と、
を備える装置。
【請求項9】
前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の1つを含む、請求項8に記載の装置。
【請求項10】
前記マスクが無定形炭素層を含む、請求項8に記載の装置。
【請求項11】
前記無定形炭素層が、633ナノメートルの波長で約0.15及び約0.001の間の吸収係数を有する、請求項10に記載の装置。
【請求項12】
前記無定形炭素層が4000オングストローム以上の厚みを有する、請求項11に記載の装置。
【請求項13】
前記装置構造が、40000オングストローム以上の厚みを有する、請求項12に記載の装置。
【請求項14】
前記マスキング構造が少なくとも1つの開口部を含む、請求項8に記載の装置。
【請求項15】
前記装置構造が、前記装置構造の少なくとも1つの開口部と連続する少なくとも1つのトレンチを含む、請求項14に記載の装置。
【請求項16】
前記装置構造が誘電体層を含む、請求項8に記載の装置。
【請求項17】
前記装置構造が導電性層を含む、請求項16に記載の装置。
【請求項18】
マスキング構造であって、
無定形炭素層と、
前記無定形炭素層上に形成されたキャップ層であり、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素から成るグループから選択された材料を含むことから成るキャップ層と、
を備えるマスキング構造。
【請求項19】
前記無定形炭素層が可視光範囲内において透明である、請求項18に記載のマスキング構造。
【請求項20】
前記無定形炭素層が、633ナノメートルの波長で約0.15及び約0.001の間の吸収係数を有する、請求項18に記載のマスキング構造。
【請求項21】
前記キャップ層上に配置されたフォトレジスト層を更に含む、請求項18に記載のマスキング構造。
【請求項22】
前記マスキング構造が少なくとも1つの開口部を含む、請求項20に記載のマスキング構造。
【請求項23】
メモリ装置であって、
複数のドープされた領域を有する基板と、
前記基板上に形成された装置構造であり、複数のゲート構造、各々が2つのゲート構造の間に配置されると共に前記ドープされた領域の内の1つと接続する複数の接点、並びに、前記ゲート構造及び前記接点の上に形成された絶縁層を含むことから成る装置構造と、
無定形炭素層及びキャップ層を含んで、前記基板上に形成されたマスキング構造であり、該キャップ層が非酸化物材料を含むことから成るマスキング構造と、
を備えるメモリ装置。
【請求項24】
前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の1つを含む、請求項23に記載のメモリ装置。
【請求項25】
前記無定形炭素層が可視光範囲において透明である、請求項23に記載の装置。
【請求項26】
前記キャップ層が少なくとも1つの開口部を含む、請求項23に記載のメモリ装置。
【請求項27】
前記無定形炭素層が、前記キャップ層の少なくとも1つの開口部と位置合わせされた少なくとも1つの開口部を含む、請求項26に記載のメモリ装置。
【請求項28】
前記マスキング構造がフォトレジスト層を更に含む、請求項27に記載のメモリ装置。
【請求項29】
前記フォトレジスト層が、前記キャップ層の少なくとも1つの開口部と連続する少なくとも1つの開口部を含む、請求項28に記載のメモリ装置。
【請求項30】
前記装置構造が、前記ゲート構造及び前記接点の間に配置された障壁層を更に含む、請求項23に記載のメモリ装置。
【請求項31】
前記無定形炭層が少なくとも4000オングストロームの厚みを有する、請求項23に記載のメモリ装置。
【請求項32】
前記装置構造が少なくとも40000オングストロームの厚みを有する、請求項21に記載のメモリ装置。
【請求項33】
システムであって、
チャンバーと、
前記基板上に形成された装置構造と前記装置構造上に形成されたマスキング構造とを含んで、前記チャンバー内に配置されたウェハーであり、基板を含むダイ、前記マスキング構造が無定形炭素層及びキャップ層を含み、該キャップ層が非酸化物材料を含むことから成るウェハーと、
を備えるシステム
【請求項34】
前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の1つを含む、請求項33に記載のシステム。
【請求項35】
前記無定形炭素層が、400ナノメートル及び700ナノメートルの間の波長を有する輻射線に透明である、請求項33に記載のシステム。
【請求項36】
前記キャップ層が少なくとも1つの開口部を含む、請求項33に記載のシステム。
【請求項37】
前記無定形炭素層が、前記キャップ層の少なくとも1つの開口部と連続する少なくとも1つの開口部を含む、請求項36に記載のシステム。
【請求項38】
前記マスキング構造がフォトレジスト層を更に含む、請求項37に記載のシステム。
【請求項39】
前記装置構造が導電性層を含む、請求項33に記載のシステム。
【請求項40】
前記装置構造が絶縁層を更に含む、請求項39に記載のシステム。
【請求項41】
前記少なくとも1つのダイがメモリ装置用の回路を含む、請求項33に記載のシステム。
【請求項42】
前記少なくとも1つのダイがプロセッサ用の回路を含む、請求項33に記載のシステム。
【請求項43】
前記チャンバーがプラズマ強化化学気相成長チャンバーである、請求項33に記載のシステム。
【請求項44】
方法であって、
基板上にマスキング構造を形成することが、無定形炭素層及びキャップ層を形成することを含み、前記キャップ層が非酸化物材料を含むことから成る方法。
【請求項45】
前記キャップ層を形成することが、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素から成るグループから選択された材料で前記キャップ層を形成することを含む、請求項44に記載の方法。
【請求項46】
前記無定形炭素層が400ナノメートル及び700ナノメートルの間の波長を有する輻射線に透明である、請求項44に記載の方法。
【請求項47】
無定形炭素層が蒸着によって形成される、請求項44に記載の方法。
【請求項47】
無定形炭素層が蒸着によって形成される、請求項44に記載の方法。
【請求項48】
前記キャップ層が前記無定形炭素層と一緒にそのまま蒸着される、請求項47に記載の方法。
【請求項49】
前記マスキング構造を形成することが、フォトレジスト層を形成することを更に含む、請求項48に記載の方法。
【請求項50】
方法であって、
基板上に装置構造を形成し、
前記装置構造上にマスキング構造を形成し、該マスキング構造が無定形炭素層及びキャップ層を含み、該キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素から成るグループから選択された材料を含むことから成る方法。
【請求項51】
前記キャップ層の材料が前記無定形炭素層上にそのまま蒸着される、請求項50に記載の方法。
【請求項52】
前記無定形炭素層が可視光範囲において透明である、請求項50に記載の方法。
【請求項53】
方法であって、
基板上に装置構造を形成する段階と、
前記装置構造上に無定形炭素層を形成する段階と、
前記無定形炭素層上に非酸化物キャップ層を形成する段階と、
前記非酸化物キャップ層をパターニングして、パターニングされた非酸化物キャップ層を作り出す段階と、
前記パターニングされた非酸化物キャップ層をマスクとして用いて、前記無定形炭素層をパターニングする段階と、
の諸段階を含む方法。
【請求項54】
前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の1つを含む、請求項53に記載の方法。
【請求項55】
前記炭化層が、633ナノメートルの波長で約0.15及びやく0.001の間の吸収係数を有する、請求項53に記載の方法。
【請求項56】
無定形炭素層が蒸着によって形成される、請求項53に記載の方法。
【請求項57】
前記キャップ層が前記無定形炭素層と一緒にそのまま蒸着される、請求項56に記載の方法。
【請求項58】
無定形炭素層を形成することが化学気相成長プロセスによって実行される、請求項57に記載の方法。
【請求項59】
方法であって、
基板上にゲート構造を有する装置構造を形成する段階と、
前記装置構造上にマスキング構造を形成する段階であり、該マスキング構造が無定形炭素層及びキャップ層を含み、該キャップ層が非酸化物材料を含むことから成る段階と、
前記マスキング構造をパターニングして、パターニングされたマスキング構造を形成する段階と、
前記パターニングされたマスキング構造をマスクとして用いて前記装置構造をエッチングして、メモリ・セルの一部を形成する段階と、
前記パターニングされたマスキング構造を除去する段階と、
の諸段階を含む方法。
【請求項60】
前記マスキング構造をパターニングする段階が、
パターニングされたフォトレジスト層をマスクとして用いて、前記キャップ層をパターニングしてパターニングされたキャップ層を形成することと、
前記パターニングされたキャップ層及び前記パターニングされたフォトレジスト層の内の少なくとも1つを用いて、前記無定形炭素層をパターニングすることと、
を含む、請求項59に記載の方法。
【請求項61】
前記キャップ層をパターニングすることが酸素プラズマ・エッチング・プロセスで実行される、請求項60に記載の方法。
【請求項62】
前記パターニングされた無定形炭素層を除去することが、CF4及びH2の内の1つを伴う酸素プラズマ・プロセスを用いて実行される、請求項59に記載の方法。
【請求項63】
方法であって、
チャンバー内にウェハーを配置する段階であり、該ウェハーが基板と該基板上に形成された装置構造とを有する少なくとも1つのダイを含むことから成る段階と、
前記装置構造上に無定形炭素層を形成する段階と、
前記無定形炭素層上にキャップ層を形成する段階であり、該キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素から成るグループから選択された材料を含むことから成る段階と、
の諸段階を含む方法。
【請求項64】
前記キャップ層の材料が前記無定形炭素層と一緒にそのまま蒸着される、請求項63に記載の方法。
【請求項65】
前記無定形炭素層が可視光範囲において透明である、請求項63に記載の方法。
【請求項66】
前記チャンバーがプラズマ強化化学気相成長チャンバーである、請求項63に記載の方法。
【請求項1】
装置であって、
基板と、
無定形炭素層及びキャップ層を含んで、前記基板上に形成されたマスキング構造であり、該キャップ層が非酸化物材料を含むことから成るマスキング構造と、
を備える装置。
【請求項2】
前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の1つを含む、請求項1に記載の装置。
【請求項3】
前記無定形炭素層が、400ナノメートル及び700ナノメートルの間の波長を有する輻射線に透明である、請求項1に記載の装置。
【請求項4】
前記キャップ層が少なくとも1つの開口部を含む、請求項2に記載の装置。
【請求項5】
前記無定形炭素層が、前記キャップ層の少なくとも1つの開口部と連続する少なくとも1つの開口部を含む、請求項4に記載の装置。
【請求項6】
前記マスキング構造がフォトレジスト層を更に含む、請求項5に記載の装置。
【請求項7】
前記フォトレジスト層が、前記キャップ層の少なくとも1つの開口部と連続する少なくとも1つの開口部を含む、請求項6に記載の装置。
【請求項8】
装置であって、
基板と、
前記基板上に形成された装置構造と、
マスク及びキャップ層を含んで、前記装置構造上に形成されたマスキング構造であり、該キャップ層が非酸化物材料を含むことから成るマスキング構造と、
を備える装置。
【請求項9】
前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の1つを含む、請求項8に記載の装置。
【請求項10】
前記マスクが無定形炭素層を含む、請求項8に記載の装置。
【請求項11】
前記無定形炭素層が、633ナノメートルの波長で約0.15及び約0.001の間の吸収係数を有する、請求項10に記載の装置。
【請求項12】
前記無定形炭素層が4000オングストローム以上の厚みを有する、請求項11に記載の装置。
【請求項13】
前記装置構造が、40000オングストローム以上の厚みを有する、請求項12に記載の装置。
【請求項14】
前記マスキング構造が少なくとも1つの開口部を含む、請求項8に記載の装置。
【請求項15】
前記装置構造が、前記装置構造の少なくとも1つの開口部と連続する少なくとも1つのトレンチを含む、請求項14に記載の装置。
【請求項16】
前記装置構造が誘電体層を含む、請求項8に記載の装置。
【請求項17】
前記装置構造が導電性層を含む、請求項16に記載の装置。
【請求項18】
マスキング構造であって、
無定形炭素層と、
前記無定形炭素層上に形成されたキャップ層であり、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素から成るグループから選択された材料を含むことから成るキャップ層と、
を備えるマスキング構造。
【請求項19】
前記無定形炭素層が可視光範囲内において透明である、請求項18に記載のマスキング構造。
【請求項20】
前記無定形炭素層が、633ナノメートルの波長で約0.15及び約0.001の間の吸収係数を有する、請求項18に記載のマスキング構造。
【請求項21】
前記キャップ層上に配置されたフォトレジスト層を更に含む、請求項18に記載のマスキング構造。
【請求項22】
前記マスキング構造が少なくとも1つの開口部を含む、請求項20に記載のマスキング構造。
【請求項23】
メモリ装置であって、
複数のドープされた領域を有する基板と、
前記基板上に形成された装置構造であり、複数のゲート構造、各々が2つのゲート構造の間に配置されると共に前記ドープされた領域の内の1つと接続する複数の接点、並びに、前記ゲート構造及び前記接点の上に形成された絶縁層を含むことから成る装置構造と、
無定形炭素層及びキャップ層を含んで、前記基板上に形成されたマスキング構造であり、該キャップ層が非酸化物材料を含むことから成るマスキング構造と、
を備えるメモリ装置。
【請求項24】
前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の1つを含む、請求項23に記載のメモリ装置。
【請求項25】
前記無定形炭素層が可視光範囲において透明である、請求項23に記載の装置。
【請求項26】
前記キャップ層が少なくとも1つの開口部を含む、請求項23に記載のメモリ装置。
【請求項27】
前記無定形炭素層が、前記キャップ層の少なくとも1つの開口部と位置合わせされた少なくとも1つの開口部を含む、請求項26に記載のメモリ装置。
【請求項28】
前記マスキング構造がフォトレジスト層を更に含む、請求項27に記載のメモリ装置。
【請求項29】
前記フォトレジスト層が、前記キャップ層の少なくとも1つの開口部と連続する少なくとも1つの開口部を含む、請求項28に記載のメモリ装置。
【請求項30】
前記装置構造が、前記ゲート構造及び前記接点の間に配置された障壁層を更に含む、請求項23に記載のメモリ装置。
【請求項31】
前記無定形炭層が少なくとも4000オングストロームの厚みを有する、請求項23に記載のメモリ装置。
【請求項32】
前記装置構造が少なくとも40000オングストロームの厚みを有する、請求項21に記載のメモリ装置。
【請求項33】
システムであって、
チャンバーと、
前記基板上に形成された装置構造と前記装置構造上に形成されたマスキング構造とを含んで、前記チャンバー内に配置されたウェハーであり、基板を含むダイ、前記マスキング構造が無定形炭素層及びキャップ層を含み、該キャップ層が非酸化物材料を含むことから成るウェハーと、
を備えるシステム
【請求項34】
前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の1つを含む、請求項33に記載のシステム。
【請求項35】
前記無定形炭素層が、400ナノメートル及び700ナノメートルの間の波長を有する輻射線に透明である、請求項33に記載のシステム。
【請求項36】
前記キャップ層が少なくとも1つの開口部を含む、請求項33に記載のシステム。
【請求項37】
前記無定形炭素層が、前記キャップ層の少なくとも1つの開口部と連続する少なくとも1つの開口部を含む、請求項36に記載のシステム。
【請求項38】
前記マスキング構造がフォトレジスト層を更に含む、請求項37に記載のシステム。
【請求項39】
前記装置構造が導電性層を含む、請求項33に記載のシステム。
【請求項40】
前記装置構造が絶縁層を更に含む、請求項39に記載のシステム。
【請求項41】
前記少なくとも1つのダイがメモリ装置用の回路を含む、請求項33に記載のシステム。
【請求項42】
前記少なくとも1つのダイがプロセッサ用の回路を含む、請求項33に記載のシステム。
【請求項43】
前記チャンバーがプラズマ強化化学気相成長チャンバーである、請求項33に記載のシステム。
【請求項44】
方法であって、
基板上にマスキング構造を形成することが、無定形炭素層及びキャップ層を形成することを含み、前記キャップ層が非酸化物材料を含むことから成る方法。
【請求項45】
前記キャップ層を形成することが、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素から成るグループから選択された材料で前記キャップ層を形成することを含む、請求項44に記載の方法。
【請求項46】
前記無定形炭素層が400ナノメートル及び700ナノメートルの間の波長を有する輻射線に透明である、請求項44に記載の方法。
【請求項47】
無定形炭素層が蒸着によって形成される、請求項44に記載の方法。
【請求項47】
無定形炭素層が蒸着によって形成される、請求項44に記載の方法。
【請求項48】
前記キャップ層が前記無定形炭素層と一緒にそのまま蒸着される、請求項47に記載の方法。
【請求項49】
前記マスキング構造を形成することが、フォトレジスト層を形成することを更に含む、請求項48に記載の方法。
【請求項50】
方法であって、
基板上に装置構造を形成し、
前記装置構造上にマスキング構造を形成し、該マスキング構造が無定形炭素層及びキャップ層を含み、該キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素から成るグループから選択された材料を含むことから成る方法。
【請求項51】
前記キャップ層の材料が前記無定形炭素層上にそのまま蒸着される、請求項50に記載の方法。
【請求項52】
前記無定形炭素層が可視光範囲において透明である、請求項50に記載の方法。
【請求項53】
方法であって、
基板上に装置構造を形成する段階と、
前記装置構造上に無定形炭素層を形成する段階と、
前記無定形炭素層上に非酸化物キャップ層を形成する段階と、
前記非酸化物キャップ層をパターニングして、パターニングされた非酸化物キャップ層を作り出す段階と、
前記パターニングされた非酸化物キャップ層をマスクとして用いて、前記無定形炭素層をパターニングする段階と、
の諸段階を含む方法。
【請求項54】
前記キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素の内の1つを含む、請求項53に記載の方法。
【請求項55】
前記炭化層が、633ナノメートルの波長で約0.15及びやく0.001の間の吸収係数を有する、請求項53に記載の方法。
【請求項56】
無定形炭素層が蒸着によって形成される、請求項53に記載の方法。
【請求項57】
前記キャップ層が前記無定形炭素層と一緒にそのまま蒸着される、請求項56に記載の方法。
【請求項58】
無定形炭素層を形成することが化学気相成長プロセスによって実行される、請求項57に記載の方法。
【請求項59】
方法であって、
基板上にゲート構造を有する装置構造を形成する段階と、
前記装置構造上にマスキング構造を形成する段階であり、該マスキング構造が無定形炭素層及びキャップ層を含み、該キャップ層が非酸化物材料を含むことから成る段階と、
前記マスキング構造をパターニングして、パターニングされたマスキング構造を形成する段階と、
前記パターニングされたマスキング構造をマスクとして用いて前記装置構造をエッチングして、メモリ・セルの一部を形成する段階と、
前記パターニングされたマスキング構造を除去する段階と、
の諸段階を含む方法。
【請求項60】
前記マスキング構造をパターニングする段階が、
パターニングされたフォトレジスト層をマスクとして用いて、前記キャップ層をパターニングしてパターニングされたキャップ層を形成することと、
前記パターニングされたキャップ層及び前記パターニングされたフォトレジスト層の内の少なくとも1つを用いて、前記無定形炭素層をパターニングすることと、
を含む、請求項59に記載の方法。
【請求項61】
前記キャップ層をパターニングすることが酸素プラズマ・エッチング・プロセスで実行される、請求項60に記載の方法。
【請求項62】
前記パターニングされた無定形炭素層を除去することが、CF4及びH2の内の1つを伴う酸素プラズマ・プロセスを用いて実行される、請求項59に記載の方法。
【請求項63】
方法であって、
チャンバー内にウェハーを配置する段階であり、該ウェハーが基板と該基板上に形成された装置構造とを有する少なくとも1つのダイを含むことから成る段階と、
前記装置構造上に無定形炭素層を形成する段階と、
前記無定形炭素層上にキャップ層を形成する段階であり、該キャップ層が、炭化硼素、窒化硼素、炭化シリコン、窒化シリコン、フッ素フィルム、酸化物がドープされたフッ素、窒化物がドープされたフッ素、並びに、炭化物がドープされたフッ素から成るグループから選択された材料を含むことから成る段階と、
の諸段階を含む方法。
【請求項64】
前記キャップ層の材料が前記無定形炭素層と一緒にそのまま蒸着される、請求項63に記載の方法。
【請求項65】
前記無定形炭素層が可視光範囲において透明である、請求項63に記載の方法。
【請求項66】
前記チャンバーがプラズマ強化化学気相成長チャンバーである、請求項63に記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公表番号】特表2007−505498(P2007−505498A)
【公表日】平成19年3月8日(2007.3.8)
【国際特許分類】
【出願番号】特願2006−526248(P2006−526248)
【出願日】平成16年9月8日(2004.9.8)
【国際出願番号】PCT/US2004/029209
【国際公開番号】WO2005/034216
【国際公開日】平成17年4月14日(2005.4.14)
【出願人】(596079127)マイクロン・テクノロジー・インコーポレーテッド (55)
【氏名又は名称原語表記】MICRON TECHNOLOGY,INC.
【Fターム(参考)】
【公表日】平成19年3月8日(2007.3.8)
【国際特許分類】
【出願日】平成16年9月8日(2004.9.8)
【国際出願番号】PCT/US2004/029209
【国際公開番号】WO2005/034216
【国際公開日】平成17年4月14日(2005.4.14)
【出願人】(596079127)マイクロン・テクノロジー・インコーポレーテッド (55)
【氏名又は名称原語表記】MICRON TECHNOLOGY,INC.
【Fターム(参考)】
[ Back to top ]