【課題】被検査体を電気的接続装置に配置する作業を容易にすることにある。
【解決手段】
電気的接続装置は、板状部材と、該板状部材に配置された多数の端子とを含む。前記多数の端子は、同一面内に位置する上端面を備え、前記電気的接続装置に被検査体が配置されると、前記端子のうち少なくとも２つの端子を含む一組の端子が、それぞれ、複数の電極を備える被検査体の各電極に接触する。この接触した前記端子が特定され、特定された前記端子を介して被検査体とテスタとの間で電気信号が送受信される。これにより、被検査体の電気的試験が可能となる。 （もっと読む）

【課題】簡単な構成で任意の被試験デバイスを試験対象から除外する。
【解決手段】複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置は、前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備えて構成されている。前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有し、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする。 （もっと読む）

【課題】被測定対象のスクリーニングを簡易かつ低コストで実現できる半導体素子の試験装置およびその試験方法を提供することである。
【解決手段】本発明にかかる半導体素子の試験装置は、電圧出力回路１０と、第１のスイッチ２１と、第２のスイッチ２２と、被測定対象４０のゲート端子に印加される電圧を生成する駆動回路３０と、を備える。電圧出力回路１０は、入力電圧Ｖｃが所定の基準電圧Ｖｒｅｆよりも低い場合、第１の電圧として第１のスイッチ２１をオフ状態とする電圧を、第２の電圧として第２のスイッチ２２をオン状態とする電圧をそれぞれ出力する。また、入力電圧Ｖｃが基準電圧Ｖｒｅｆよりも高い場合、第１の電圧として第１のスイッチ２１をオン状態とする電圧を、第２の電圧として第２のスイッチ２２をオフ状態とする電圧をそれぞれ出力する。 （もっと読む）

【課題】回路規模を増大することなくトランジスタの劣化具合を正確に評価することができる電圧出力回路、劣化検出システム及び劣化検出方法を提供すること
【解決手段】本発明にかかる劣化検出回路１０は、電源（ＶＤＤ）１００と電源（ＶＤＤ）１００よりも電位が低い電源（ＧＮＤ）１１０との間に設けられたＭＯＳトランジスタ３０と、電源（ＶＤＤ）１００と電源（ＧＮＤ）１１０との間においてＭＯＳトランジスタ３０と直列に接続され、ＭＯＳトランジスタ３０の劣化進行度よりも遅い劣化進行度を有する抵抗部２０と、ＭＯＳトランジスタ３０と抵抗部２０との接点における電圧を、ＭＯＳトランジスタ３０の劣化度を測定するために出力する劣化度測定用出力端子４０と、を備えるものである。 （もっと読む）

【課題】高電流レンジでの充電時間をできる限り長くすることにより、セトリング特性の向上を図ることを目的とする。
【解決手段】入力した電圧を増幅して出力する出力アンプ４とＤＵＴ２との間に並列に配置される抵抗値が夫々異なる複数の抵抗５Ａ〜５Ｅと、ＤＵＴ２の容量に基づいて、抵抗５Ａ〜５Ｅから１の抵抗を選択する抵抗選択部２５と、出力アンプ４の出力電圧を制限する電流制限部９と、抵抗５Ａ〜５Ｅから１の抵抗を選択的に接続する第１のスイッチＳＷ１の切り替え制御を行なう手段であって、電流制限部９が出力アンプ４の出力電圧を制限しているときに、抵抗選択部２５が選択した抵抗を接続するように第１のスイッチＳＷ１の切り替え制御を行なうスイッチ制御部２６と、を備えている。 （もっと読む）

【課題】本発明は、入力端子および入力端子からスキャンフリップフロップに至る回路を活性化する。
【解決手段】バーンインテスト装置は、半導体装置を搭載する試験基板と、バーンインテストの動作を制御する制御信号及びテストデータを供給する制御部とを具備する。半導体装置は、複数のフリップフロップと入力端子とスキャン入力端子とスキャン出力端子とループ選択回路とを備える。複数のフリップフロップは、スキャンテスト時にスキャンチェーンを形成する。入力端子は、スキャンテスト時に外部の接続が開放される。スキャン入力端子は、テストデータを入力する。スキャン出力端子は、結果データを出力する。ループ選択回路は、結果データとテストデータとの一方を選択的に出力する。試験基板は、スキャン出力端子と入力端子とを接続する配線を備える。制御部は、バーンインテストを開始するときに試験基板を介してテストデータをスキャン入力端子に供給する。 （もっと読む）

【課題】 半導体装置の不良箇所を容易に特定することができる不良解析装置およびその方法を提供する。
【解決手段】 不良解析装置１００は、サンプルＳを支持するための支持部材１１０と、支持部材１１０の上方に配置された一対の上部プローブピン１２０と、支持部材１１０の下方に配置された一対の下部プローブピン１３０と、一対の下部プローブピン１３０を固定しかつ下部プローブピン１３０のｘ、ｙ、ｚ方向の移動を可能にする下部マニュピレータ１４０と、支持部材１１０の下方に配置され支持部材１１０に支持されたサンプルＳの底面の像を映し出すミラー１５０と、ミラー１５０からの反射光を受け取り、サンプルＳの底面の拡大像を見る光学顕微鏡１６０と、下部マニュピレータ１４０の下端に取り付けられたマグネット１７０と、マグネット１７０を固定する基部プレート１８０とを含んでいる。 （もっと読む）

【課題】電子部品を少ない端子で検査し、かつ電子部品の破損を防ぐことを可能にしたソケット装置を提供する。
【解決手段】アーム１０１の上方位置において、第１のソケット体１０２側の配線端部２０２ａと第２のソケット体１０４側の配線端部３０２ａとを電気的に接続し、また、アーム１０１の下方位置において、第１のソケット体１０２側の配線端部２０２ｂと第２のソケット体１０４側の配線端部３０２ｂとを電気的に接続する。このようにして、電子部品と電気的接合をしている第１のソケット体１０２の複数の端子内配線２０２と、電子部品検査装置１０５と電気的接合をしている第２のソケット体１０４の複数の端子内端子３０２との切り替えを行うことにより、電子部品の特定の端子に対する検査を実施可能にする。 （もっと読む）

【課題】大規模な外部回路を持つことなく、高速に出力電流の測定が可能なＬＳＩテスタを実現する。
【解決手段】複数のピンを有するＤＵＴの出力電流を測定するＬＳＩテスタにおいて、ＤＵＴに印加するパターンに同期させてピンを切り替えると共にＤＵＴの出力電流を測定する。 （もっと読む）

【課題】複数種類の測定を切り替える際の待ち時間を減らす
【解決手段】
第一の導体と第一の導体を囲む第二の導体と第二の導体を囲む第三の導体とを具備する同軸線路の第一の導体に接続された被測定物の複数種類の電気的特性を、切替装置に接続された第一の測定装置および第二の測定装置を切り替えることにより測定する方法であって、切替装置により第一の測定装置が被測定物に電気的に接続されている場合に、第一の電気的特性を測定するための電圧を第一の測定装置により第一の導体に与えるとともに、第一の導体の電位と同じ電位を第二の導体に与えるステップと、切替装置により、第一の測定装置を被測定物から切り離し、第二の測定装置を被測定物に電気的に接続するステップと、被測定物の第二の電気的特性を第二の測定装置により測定するステップとを含む。 （もっと読む）

【課題】従来のテスト装置の欠点を改善でき且つより複雑なチップテストステップを行えるチップテスト装置を提供する。
【解決手段】セレクター、フリップフロップユニット、第一緩衝器、表示装置及び第二緩衝器を含む複数のテストユニットから構成される。セレクターは、第一入力ターミナル、フィードバック入力ターミナル及び第一出力ターミナルを有し、制御シグナルに制御される。フリップフロップユニットは第二入力ターミナルを有し、第一出力ターミナルに接続され、クロック入力ターミナルはクロックシグナル及び第二出力ターミナルを受け取るのに用いられる。第一緩衝器は出力データを高電圧データに転換するのに用いられる。表示装置は第一緩衝器に接続され、高電圧データのロッジク状態を表示するのに用いられる。第二緩衝器は、第一緩衝器に接続され、高電圧データを低電圧データに転換し、且つフィードバック入力ターミナルに送るのに用いられる。 （もっと読む）

【課題】ジッタの少ないクロック回路をパフォーマンスボード上に搭載することで、撮像試験における画像のノイズを低減し、なおかつユーザーが必要とする周波数のクロックを供給することを目的とする。
【解決手段】複数の周波数のクロックを用い、パフォーマンスボードおよびプローブカードを介して被測定デバイスの撮像試験を行うイメージセンサテスタにおいて、前記複数の周波数のクロック発生回路を前記パフォーマンスボード又はプローブカード上に配置した。 （もっと読む）

【課題】半導体素子の端子特性の試験時間を短縮するとともに、歩留まりの低下を防ぐ半導体試験方法を提供することを目的とする。
【解決手段】ウェイトタイムの最適値設定が最初の試験対象ロットの特性に合わせて半導体試験装置に設定し（ｓｔ２）、全ロット共通で使用して再設定に要する時間を削減する。また、この最適なウェイトタイムを使用した試験で不良品を検知した場合に、十分なマージンを有するウェイトタイムを使用することで条件を緩和して再試験を行うことにより（ｓｔ１１）、異なる特性を有するロットの試験における歩留まりの低下を防ぐことができる。 （もっと読む）

【課題】故障検出効率が高く、安価なバーンインテストを提供する。
【解決手段】複数のスキャンフリップフロップが直列に接続されたスキャンチェインと、前記複数のスキャンフリップフロップのいずれかの出力信号が活性化信号として入力される被テスト回路と、前記スキャンチェインの出力信号を当該スキャンチェインに対して帰還入力するスキャンチェイン用ループ回路を備え、前記スキャンチェイン用ループ回路に帰還入力される信号は、前記被テスト回路の出力に応じた信号であるバーンインテスト回路である。 （もっと読む）

【課題】ＬＳＩ内のアナログ回路のバーンインテストでは、デジタル信号印加のみではバーンイン効果が不十分で効果向上のために各種アナログ回路毎にＬＳＩ外部で発生させたアナログ信号を印加する必要があり手間がかかる。
【解決手段】ＬＳＩ内のアナログ回路２用のバーンインテスト信号発生回路において、アナログ回路２への通常信号経路６に並列にバーンインテスト信号経路７を設け、このバーンインテスト信号経路７にデジタル波形のバーンインテスト信号をアナログ波形のバーンインテスト信号に変換する信号波形変換回路８を設け、アナログ回路２のバーンインテストに際してバーンインテスト信号経路７に切り替え制御する。 （もっと読む）

【課題】一般的な検査装置（テスタ）を用いて、この装置からは入力することができない高周波信号（もしくは高速信号）を測定対象半導体集積回路装置に入力可能にし、出力電圧を高精度で測定可能にする。
【解決手段】測定対象である半導体集積回路装置１２の信号入力点に接触させる第１のプローブ３、半導体集積回路装置１２の測定点に接触させる第２のプローブ４、テスト信号出力回路１３に接続するための入力端子２、第２のプローブと接続され半導体集積回路装置１２からの入力信号を高精度測定が可能な信号に変換する入力信号変換回路５、入力信号変換回路５の出力が入力されテスタ１４よりも高い精度を有するアナログデジタル変換回路６、およびアナログデジタル変換回路６のデジタル出力が接続される出力端子７を備え、出力端子７はテスタ１４に接続され、入力端子２は第１のプローブ３に接続される。 （もっと読む）

【課題】人手によるＬＥＤの基板への取り付けの際に、ＬＥＤを間違って取り付けることがないようにする。
【解決手段】被検用ＬＥＤを装着する被検用ソケット１１と、基準とするダミー用ＬＥＤを装着するダミー用ソケット１２間に極性設定スイッチ１３を設け、前記スイッチ１３とソケット１１、１２が、基板のＬＥＤのシンボルの向きと並行に配置できるようにする。前記極性設定スイッチは、前記シンボルの向きに切り替えるとその向きに合わせて被検用ソケットへ印加する点灯電圧の極性を反転させるので、スイッチをシンボルの向きに切り換えて、前記ソケットに装着した被検用ＬＥＤとダミー用ＬＥＤとが点灯すれば、そのままの状態で被検用ＬＥＤを基板に装着すると極性が一致して装着ミスを起こさない。また、ダミー用ＬＥＤと被検用ＬＥＤとが点灯したときに色を比較すれば、ＬＥＤの取り違いミスも起こさない。 （もっと読む）

【課題】 測定装置の切替えを迅速に行えるようにする。
【解決手段】 切替手段１２５６、１２５８に接続されている複数の測定手段を切り替えて、半導体素子である被測定素子１０の複数種類の電気特性を測定する際に、被測定素子を第２の測定手段から切り離し第１の測定手段に接続し、次いで、電圧を第１の測定手段により被測定素子に切替手段を通じて印加して第２の測定手段の出力電圧を合わせる。そして、被測定素子１０を第１の測定手段から切り離して第２の測定手段に接続して測定する。 （もっと読む）

【課題】 校正作業無しで所望強度の検査用の光を固体撮像素子に照射可能にし、検査コストの低減を図る。
【解決手段】 検査対象の固体撮像素子３１に検査用の光１５を照射する光源装置１０と、固体撮像素子３１を載置するステージ２１及び固体撮像素子３１の電極パッドにプローブ針２２ａを接触させて固体撮像素子３１の出力信号を取得するプローブカード２２を備えるブローバ装置２０とを備える検査装置において、固体撮像素子３１に照射される検査用の光１５を検出する光センサ２５をブローバ装置２０内に設け、光センサ２５の検出値に応じて光源装置１０を制御し所定の検査用の光１５を固体撮像素子３１に照射させる制御手段１４を設け、固体撮像素子３１の検査を行う。 （もっと読む）

【課題】 本発明は、ＰＤＰ用ドライバＩＣのような高電圧で動作する多ピン出力の集積回路に関して、従来に比して試験時間を短くすることができるようにする。
【解決手段】 本発明は、試験対象５の各ピンにそれぞれ直流電源を出力する測定モジュールマルチプレクスボード１１と、各測定モジュールマルチプレクスボード１１を介して、少なくとも各ピンに印加される直流電源の電圧を測定する複数の高圧測定モジュール６等を複数設け、これらにより同時並列的に各ピンの特性を試験する。またＭＯＳＦＥＴと電流検出回路との直列回路に負荷電流を流すようにして、この負荷電流の増大により電流検出回路でバイポーラトランジスタをオン動作させて、ＭＯＳＦＥＴのバイアス電圧を立ち下げる瞬時過電流保護回路１４を各測定モジュールマルチプレクスボード１１に設ける。 （もっと読む）